# به نام خدا



گزارش کار پروژه نهایی درس مدار های منطقی


استاد: دكتر حاتم عبدلي

دانشجویان: امیر مهدی رضایی توانا 9812358021

محمد مرادى 9812358034


# بازی حدس عدد تولید شده تصادفی

توسعه و شبیه سازی این پروژه توسط نرم افزار xilinx ise انجام شده است فایل top ماژول اصلی پروژه است که سایر ماژول ها و اتصالات را در بر میگیرد.



ورودی در نظر گرفته شده چهار بیت است.

ساختار داخلی و ساب مدل ها و اتصالات ماژول ها به صورت زیر است .



#### نتیجه تست بنچ اصلی:



### کد بخش اصلی (top)

library IEEE;

use IEEE.STD\_LOGIC\_1164.ALL;

entity top is

<mark>معرفی ورودی ها و خروجی ها</mark>

;Port ( clk : in STD\_LOGIC

input: in STD\_LOGIC\_VECTOR (3 downto 0;(

correct : out STD\_LOGIC;

upper : out STD\_LOGIC;

less : out STD\_LOGIC;

--lock : out STD\_LOGIC;

segment7: out STD\_LOGIC\_VECTOR (7 downto 0;((

end top;

#### architecture Behavioral of top is

### تعریف سیگنال و اتصالات مدار

#### signal clk2:std\_logic;

signal cnt:std logic vector(2 downto 0); -- 5 "000" "101"

signal a:std logic vector(3 downto 0;(

signal b:std\_logic\_vector(3 downto 0;(

#### معرفی ماژول های مورد استفاده:

#### بخش register

در این بخش که یک رجیستر آسنکرون هست در هر کلاک مقدار ورودی کاربر ذخیره میشود تا به مقایسه گر فرستاده شود.

#### بخش توليد اعداد تصادفي

در این بخش اعداد تصادفی با الگوریتمی به صورت شیفت حلقوی تولید میشوند.

#### بخش مقایسه کننده nبیتی

در این بخش عدد ورودی کاربر با عدد تولیدی مدار بیت به بیت مقایسه میشود.

#### بخش شمارنده

اینجا clk2ما زمانی فعال میشه و برابر clk میشه که counterمام بیشتر از 5 شمرده باشه.

## ماژول 7-segment

عدد سون سگمنت اگر از 5 بیشتر شود بازی خاتمه میابد و کاربر توانایی حدس عدد دیگری را ندارد.

## ارسال

تمرین به همراه گزارش کار به استاد و دستیار آموزشی تحویل داده شد.

baharehamidimoheb@gmail.com