

Устройство процессора

Иван Викторович Михайлов

ИТМО, КТ

imihajlow@gmail.com

18.03.2015

Цифровая электроника

Логические уровни

0 и 1.

Физические параметры зависят от среды передачи данных.

Логические уровни






Figure 3: Standard Logic Levels



$$Q = \neg(A \wedge B)$$


CMOS

CMOS NAND gate




Асинхронная логика


Элементарная логика




Мультиплексор




Демультимплексор



ALU (арифметико-логическое устройство)




ALU (арифметико-логическое устройство)




Синхронная логика


Триггер




Триггер



Регистр




Статическая память




Logic Block diagram


Статическая память



Динамическая память




Динамическая память



Процессор

Процессор



- CISC (complex instruction set computer) – набор сложных инструкций;
- RISC (reduced instruction set computer) – набор простых инструкций.

Сложная инструкция ($\text{ADD AX, [BX + 4 * ESI + n]}$)




Указатель на микропрограмму.


Сложная инструкция ($\text{ADD AX, [BX + 4 * ESI + n]}$)



Одна или несколько внутренних RISC-инструкций.




Конвейер



Суперскалярная архитектура

Больше одной инструкции за такт.



Подсказки для кэширования

- `PREFETCHh mem8` – загрузить в кэш. `h`:
 - `T0` – 1 или 2 уровень
 - `T1` – 2 уровень
 - `T2` – 2 уровень
 - `NTA` – „non-temporal” – собираемся использовать данные только раз.
- `PREFETCHW mem8` – кэширование для записи.
- `PREFETCHWT1 mem8` – `T1` для записи.

- CLFLUSH mem8 – записать из кэша в память.
- WBINVD – сбросить весь кэш в память и очистить кэш (invalidate).
- INVD – очистить кэш без записи (может потерять данные).

Барьеры:

- LFENCE – все чтения завершатся до этой инструкции;
- SFENCE – все записи завершатся до этой инструкции;
- MFENCE – любые операции с памятью завершатся до этой инструкции.

- The Art of Assembly Language (3, 4, 5)
- AMD System Programming (7)

Конец.