## Лабораторная работа №1 «Проектирование вычислительной системы с блоками анализа и формирования цифровых периодических сигналов»

по дисциплине «Системы ввода/вывода и периферийные устройства» [гр. Р3401, Р3402, Р3417, Р3418]

#### Цель работы

Получение навыков проектирования вычислительной системы с блоками анализа и формирования цифровых сигналов с использованием языка SystemC.

#### Порядок выполнения работы

1. Разработать модель вычислительной системы в соответствии с вариантом задания на языке SystemC. Обобщенная структурная схема изображена на рисунке 1. Конкретная структура системы определяется вариантом задания.

Вычислительным ядром рассматриваемой системы является процессор (CPU) с фон-Неймановской архитектурой, который подключен к шине передачи данных как ведущее устройство. К шине также подключаются множество периферийных устройств (Dev 1, Dev2, ... Dev N) в качестве ведомых, как показано на рисунке 1. Элементы рассматриваемой системы объединены единым каналом передачи данных, контроль доступа к которому осуществляется с помощью шинной матрицы (BUS MATRIX).




Рисунок 1 – Обобщенная структурная схема разрабатываемой вычислительной системы.

Сигнальный интерфейс шинной матрицы представлен на рисунке 2.




Рисунок 2 – Сигнальный интерфейс соединения блоков с помощью шинной матрицы

Интерфейс шинной матрицы включает следующие сигналы:

- addr bo адрес обращения, 32 бита;
- data\_bo данные записи от ведущего к ведомому, 32 бита;
- data\_bi данные чтения от ведомого к ведущему, 32 бита;
- rd\_o сигнал операции чтения;
- wr\_o сигнал операции записи.

Временные диаграммы записи и чтения данных на шине представлены на рисунке 3.




Рисунок 3 — Временные диаграммы записи и чтения данных по шинному интерфейсу в разрабатываемой системе

За каждым ведомым устройством на шине зарезервирован диапазон адресов (задается вариантом задания). При обращении ведущего к адресу определенного ведомого формируются сигналы управления (rd\_o, wr\_o) только к выбранному ведомому. Сигналы управления к остальным ведомым (rd\_o, wr\_o) остаются в неактивном уровне. Арбитраж и формирование сигналов управления к адресуемому ведомому реализует шинная матрица (BUS MATRIX).

- 2. Составить план тестирования модели разработанной системы. Должны быть проверены все функциональные возможности блоков, входящих в состав системы.
- 3. Разработать необходимы блоки формирования и анализа тестовых воздействий.
- 4. Провести тестирование модели в соответствии с разработанным планом.
- 5. Подготовить отчет по работе.

#### Задания по вариантам

№ варианта	Структура системы	Функции программного обеспечения системы			
1	Соответствует	Определение периодичности входного сигнала ins.			
	описанию в				
	приложении А	Если входной сигнал периодический, то в консоль			
		симуляции выводится его период и частота.			
		, , , , , , , , , , , , , , , , , , , ,			
		Если входной сигнал не является периодическим, то в			
		консоль симуляции выводится соответствующее			
		сообщение.			
2	Соответствует	Определение скважности ШИМ, поданного на вход ins.			
	описанию в	, sili			
	приложении А	В консоль симуляции должно выводиться значение			
	TIPINIOMETINI T	скважности по факту любого её изменения.			
		CKBUNCTOCTO TO QUICTY MODOTO CE VISMETICITONI.			
		Под скважностью понимается отношения периода к			
		длительности логической единицы.			
3	Соответствует	Измерение длительности логической единицы на входе			
3	•				
	описанию в	ins.			
	приложении А	D HOUSE THE CHANGE CHANGE CHANGE TO THE COURT			
		В консоль симуляции должна выводится длительность			
		логической единицы во входном сигнале по факту её			
4		изменения.			
4	Соответствует	Измерение длительности логического нуля на входе ins.			
	описанию в	8			
	приложении А	В консоль симуляции должна выводится длительность			
		логического нуля во входном сигнале по факту её			
		изменения.			
5	Соответствует	Генерация сигнала с заданным периодом. Период			
	описанию в	задается с помощью аргумента командной строки при			
_	приложении Б	вызове модели на исполнение.			
6	Соответствует	Генерация ШИМ заданной скважности. Под скважностью			
	описанию в	понимается отношение периода сигнала к длительности			
	приложении Б	логической единицы. Скважность задается с помощью			
		аргумента командной строки при вызове модели на			
		исполнение.			
7	Соответствует	Генерация последовательности 101 (двоичное число, 3			
	описанию в	бита) с заданной длительностью каждого символа.			
	приложении Б	Длительность каждого символа задается с помощью			
		аргумента командной строки при вызове модели на			
		исполнение.			
8	Соответствует	Генерация последовательности 011 (двоичное число, 3			
	описанию в	бита) с заданной длительностью каждого символа.			
	приложении Б	Длительность каждого символа задается с помощью			
		аргумента командной строки при вызове модели на			
		исполнение.			

Программное обеспечение системы моделируется с помощью потока SC\_CTHREAD в модуле процессора CPU. Поток SC\_THREAD должен рассматриваться как точка входа в программу, по аналогии с функцией main при программировании на C/C++). В SC\_CTHREAD не должно быть в явном виде определено время, не должно быть вызовов функций wait().

Все цифровые сигналы интерфейсов должны обрабатываться потактово. Все блоки должны синхронизироваться от единого сигнала синхронизации в 100 МГц.

#### Состав отчета

- 1. Титульный лист с указанием ФИО исполнителей, ФИО преподавателя, даты сдачи, года, наименования ВУЗа, мегафауальтета, факультета и кафедры.
- 2. Содержание.
- 3. Задание по варианту.
- 4. Блок-схему организации программного обеспечения процессора.
- 5. Блок-схема организации плана тестирования.
- 6. Структурная схема (рисунок) тестового окружения, включая структуру разработанной системы и набор блоков формирования/анализа сигналов.
- 7. Отчет о тестировании функциональности разработанной системы, включая листинги консольного вывода модели и комментарии результатов.
- 8. Временные диаграммы обмена данными по шине между блоками системы (чтение/запись).
- 9. Временные диаграммы изменения сигналов на входе (для блока Input Capture) или выходе (для блока Output Capture) в соответствии с планом тестирования.
- 10. Выводы по работе.

#### Вопросы к защите

Каждый из сдающих должен уметь объяснять любую часть отчета и знать ответы на вопросы:

- 1. В чем состоит назначение и основное отличие конструкций SC CTHREAD и SC METHOD?
- 2. Какие в SystemC приняты правила описания и моделирования портов ввода/вывода?
- 3. Какие в SystemC приняты правила описания и моделирования каналов передачи данных?
- 4. Как в модели SystemC может быть представлено время?
- 5. Какое назначение канала sc\_fifo в SystemC?
- 6. Какие существуют методы отладки и тестирования модели на SystemC?
- 7. Каким образом можно совмещать разработку программного и аппаратного обеспечения с использованием SystemC? Какие ещё существуют инструменты, обладающие схожими возможностями?
- 8. Что понимается под аппаратным портом ввода/вывода?
- 9. Чем отличаются дискретные и аналоговые порты ввода/вывода?
- 10. Что понимается под аппаратным и программным интерфейсом? Ответ поясните с использованием разработанной системы.
- 11. Что понимается под широтно-импульсной модуляцией (ШИМ)? Где она используется?
- 12. Перечислите известные вам способы арбитража доступа к среде передаче данных на системной шине в вычислительной системе?

## Вычислительная система с блоком захвата цифрового сигнала

## (Input Capture)

На рисунке A.1 представлена структура системы с блоком захвата цифрового сигнала Input Capture. Блок захвата Input Capture позволяет измерять время между событиями, связанные с изменениями цифрового сигнала с 0 на 1 и обратно на цифровом входе ins, то есть между приходами нарастающих, либо спадающих фронтов соответственно.




Рисунок A.1 – Структурная схема с блоком захвата цифрового сигнала Input Capture

Блоки Timer 1 и Timer 2 выполняют функции таймеров, которые могут быть настроены либо на инкрементирующий, либо на декрементирующий режим. Значения таймеров используются блоком Input Capture для измерения времени между событиями-фронтами входного сигнала ins.

Структурная схема блока Input Capture представлена на рисунке A.2.




Рисунок A.2 – Структурная схема блока Input Capture

Блок Input Capture состоит из предделителя (Prescaler), позволяющего подсчитывать время между каждым четвертым и каждым шестнадцатым фронтом входного сигнала, детектора фронта (Edge detector) и буферов для сохранения значения таймеров. В зависимости от настроек блок Input Capture способен сохранять в очередь значения таймеров по факту прихода фронта входного сигнала. Значение очереди может быть считано с помощью процессора по интерфейсу передачи данных (Data bus interface).

Адресная карта системы, представленной на рисунке А.1, описана в таблице А.1. Каждый регистр имеет разрядность 32 бита.

Таблица А.1

	<b>Ч</b> дрес	Название	Описание функций	
функционального блока		регистра		
Timer 1	0x00000000	TMR	Значение инициализации таймера.	
			Если таймер настроен как	
			декрементирующий, то с данного	
			значения таймер начинает счет и при	
			достижении 0, таймер вновь	
			инициализируется данным значением.	
			Если таймер настроен как	
			инкрементирующий, то таймер	
			досчитывает до данного значения и	
			обнуляется.	
	0x00000004	TVAL	Текущее значение таймера	
	0x00000008	TCONF	Настройки таймера:	
			<ul> <li>Бит 0 – если 0, то таймер</li> </ul>	
			инкрементирующий, если 1, то	
			декрементирующий	
			<ul> <li>Бит 1 – если 0, то таймер</li> </ul>	
			остановлен, если 1, то таймер	
			запущен (работает)	
			<ul> <li>Биты с 2 по 31 - резерв</li> </ul>	
Timer 2	0x000000C	TMR	Аналогично Timer 1	
	0x0000010	TVAL	Аналогично Timer 1	
	0x0000014	TCONF	Аналогично Timer 1	
Input Capture 0	0x00000018	ICCONF	Настройки блока:	
			<ul> <li>Биты с 0 до 2 (ICM) задают</li> </ul>	
			режим работы:	
			o 0x0 – блок захвата	
			выключен;	
			<ul><li>Ох1 − сохранение</li></ul>	
			значение таймера в	
			буфер при любом	
			фронте входного	
			сигнала ins;	
			<ul><li>0x2 – сохранение</li></ul>	
			значение таймера в	
			буфер при спадающем	
			фронте входного	
			сигнала ins;	

1		
		<ul> <li>Ох3 — сохранение значение таймера в буфер при нарастающем фронте входного сигнала ins;</li> <li>Ох4 — сохранение значение таймера в буфер при каждом четвертом нарастающем фронте входного сигнала ins;</li> <li>Ох5 — сохранение значение таймера в буфер при каждом шестнадцатом нарастающем фронте входного сигнала ins;</li> <li>Ох6 — сохранение значение таймера в буфер при каждом четвертом спадающем фронте входного сигнала ins;</li> <li>Ох7 — сохранение значение таймера в буфер при каждом четвертом спадающем фронте входного сигнала ins;</li> <li>Ох7 — сохранение значение таймера в буфер при каждом шестнадцатом спадающем фронте входного сигнала ins</li> <li>Биты 3 (ICBNE) — если 0, то буфер данных пуст, если 1, то не пуст;</li> <li>Бит 4 (ICOV) — если 0, то буфер полон;</li> <li>Бит 5 и 6 (ICTMR) — если 0, то захват значений таймеров выключен, если 1, то в буфер сохраняется значение Timer 1, если 2, то в буфер сохраняется значение Timer 2, если равен 3, то блок захвата работает в 32-битном режиме и в буфер сохраняются значения обоих таймеров;</li> <li>Биты с 7 по 31 - резерв</li> </ul>
		• Биты с 7 до 31 - резерв
0x000001C	ICBUF	Значение вершины очереди. При
		считывании, значение из очереди удаляется.

# Вычислительная система с блоком формирования цифрового сигнала

## (Output Compare)

На рисунке Б.1 представлена структурная схема системы с блоком формирования цифрового сигнала Output Compare. Блок Output Compare предназначен для формирования цифровых импульсов заданной длительности на выходе outs.




Рисунок Б.1 – Структурная схема вычислительной системы с блоком формирования цифрового сигнала Output Capture

Блоки Timer 1 и Timer 2 выполняют функции таймеров, которые могут быть настроены либо на инкрементирующий, либо на декрементирующий режим. Значения таймеров используются блоком Output Compare для измерения времени формирования цифровых импульсов на выходе outs.

Упрощенная структурная схема блока Output Compare представлена на рисунке Б.2.




Рисунок Б.2 – Структурная схема блока Output Compare

Блок Output Compare состоит из регистра OCR для задания значения, с которым будут сравниваться значения таймеров. В случае совпадения значения OCR и значения таймеров, в зависимости от режима работы, на выходе outs будет формироваться логическая единица или логический ноль. Таким образом возможно формировать на выходе как одиночные импульсы, так и периодические сигналы заданной скважности.

Адресная карта системы, представленной на рисунке Б.1, описана в таблице Б.1. Каждый регистр имеет разрядность 32 бита.

Таблица Б.1

Название	Адрес	Название	Описание функций	
функционального блока		регистра		
Timer 1	0x00000000	TMR	Значение инициализации таймера.	
			Если таймер настроен как	
			декрементирующий, то с данного	
			значения таймер начинает счет и при	
			достижении 0, таймер вновь	
			инициализируется данным значением.	
			Если таймер настроен как	
			инкрементирующий, то таймер	
			досчитывает до данного значения и	
			обнуляется.	
	0x00000004	TVAL	Текущее значение таймера	
	0x00000008	TCONF	Настройки таймера:	
			<ul> <li>Бит 0 – если 0, то таймер</li> </ul>	
			инкрементирующий, если 1, то	
			декрементирующий	
			• Бит 1 – если 0, то таймер	
			остановлен, если 1, то таймер	
			запущен (работает)	
			• Биты с 2 по 31 - резерв	
Timer 2	0x000000C	TMR	Аналогично Timer 1	
	0x0000010	TVAL	Аналогично Timer 1	
	0x00000014	TCONF	Аналогично Timer 1	
Output Compare	0x0000018	OCCONF	Настройки блока:	
			• Биты с 0 до 2 задают режим	
			работы:	
			<ul> <li>0x0 – блок выключен;</li> </ul>	
			<ul> <li>0x1 – в начале работы</li> </ul>	
			выход outs переводится в логический 0 и при	
			совпадении значения	
			выбранного таймера со	
			значением ОСК,	
			формируется значение	
			логической 1 на выходе	
			outs;	
			<ul><li>Ох2 – в начале работы</li></ul>	
			выход outs переводится	
			в логическую 1 и при	
			совпадении значения	

0x0000001C	OCR	<ul> <li>Биты 3 -</li> <li>ОСR сраесли 1,</li> <li>Биты с 4</li> <li>Значение, с кот значение выбра</li> </ul>	логической 1. При равенстве ОСВ и значения выбранного таймер на выходе outs формируется логический 0. При переполнении таймера выход outs переводится в 1; — если 0, то значение внивается с Timer 1, то с Timer 2; до 31 - резерв орым сравнивается анного таймера для соответствующего
		0	нуле. Начальное значение выхода outs соответствует логическому 0. При равенстве ОСК и значения выбранного таймер на выходе outs формируется логическая 1. При переполнении таймера выход outs сбрасывается в 0; 0х5 — режим ШИМ с началом в логической единице. Начальное значение выхода outs соответствует
		0	выбранного таймера со значением ОСR, формируется значение логического 0 на выходе outs; Ох3 — при совпадении значением ОСR значение выхода outs меняется на противоположное; Ох4 — режим ШИМ с началом в логическом