

Marco Fontana

Ingegnere Elettronico Junior


Castel d'Ario – Mantova

* 24/01/1997

+39 345 8575 084

fontana.marco.097@gmail.com

github.com/its-fonsy



Istruzione

- 100 **Laurea Magistrale in Ingegneria Elettronica, 03/2024**
Università di Bologna
Tesi: *Progettazione Hardware-Software di un modulo ethernet su Piattaforma FPGA*
- 104 **Laurea Triennale in Ingegneria Informatica, Elettronica e delle Telecomunicazioni, 03/2020**
Università degli studi di Parma
Tesi: *Stima delle performance di un modulo IP per il calcolo della IFFT su FPGA*
- 94 **Diploma Istituto Tecnico Settore Tecnologico, 07/2016**
Istituto Superiore Enrico Fermi – Mantova
Tesi: *Robot risolutore del cubo di Rubik*

Esperienze

- da 05/2025 **Software Engineer, EXOR International, San Giovanni Lupatoto (VR)**
Presente Sviluppo software per l'integrazione di protocolli industriali all'interno di sistemi embedded.
- da 05/2024 **Ingegnere Elettronico, Fraste, Nogara (VR)**
a 11/2024 Progettazione impianti elettrici per macchine perforatrici.
- da 04/2024 **Sviluppatore Driver, Università di Bologna, Bologna (BO)**
a 05/2024 Sviluppo e validazione di un driver NuttX per periferica Ethernet.
- da 05/2015 **Elettricista, Gasparini P.I. Andrea, Castel d'Ario (MN)**
a 07/2015 Realizzazione di impianti elettrotecnici per privati.

Competenze Informatiche

Linguaggi di Programmazione

C	■ ■ ■ ■ ■	C++	■ ■ ■ ■ ■	Rust	■ ■ ■ ■ ■
VHDL	■ ■ ■ ■ ■	SystemVerilog	■ ■ ■ ■ ■	Python	■ ■ ■ ■ ■
Make	■ ■ ■ ■ ■	Git	■ ■ ■ ■ ■	Bash	■ ■ ■ ■ ■

Sistemi Operativi

GNU/Linux	■ ■ ■ ■ ■	Windows	■ ■ ■ ■ ■	MacOS	■ ■ ■ ■ ■
-----------	-----------	---------	-----------	-------	-----------

Progetti Personali

Pomodoro Timer Progettazione e implementazione in C di un Pomodoro Timer utilizzando i microcontrollori ATmega328p/STM32F401RCT6 e il display OLED SSD1306. Il driver per la gestione del display e delle periferiche dei microcontrollori sono stati scritti da zero.

[<https://github.com/its-fonsy/avr-pomodoro>] [<https://github.com/its-fonsy/stm32-pomodoro>]

UART Core in VHDL Implementazione in VHDL di un UART Core configurabile. I parametri modificabili sono: baud rate; dimensione dei dati ricevuti/spediti; e tipologia di parità.

[https://github.com/its-fonsy/uart_vhdl]

Lingue

Italiano Nativo
Inglese B2 (letto, scritto e parlato)

Interessi

○ Libri ○ 3D Printing & DIY
○ Computer & Videogiochi ○ Corsa