در این پروژه، پردازنده ۶ بیتی که در کلاس طراحی شده را پیادهسازی کرده و برای آن برنامهنویسی میکنیم.

توجه: این پروژه در صورتی قابل قبول است که برای آن گزارش هم نوشته شود. در این گزارش نحوه پیادهسازی پردازنده و اجرای برنامه توسط آن با استفاده از عکسهای مناسب از خروجی شبیهسازی نشان داده شود.


بخش اول (۴۰٪ نمره پروژه): برای انجام این پروژه ابتدا پردازنده را با استفاده از VHDL یا Verilog پیادهسازی کرده و صحت عملکرد آن را با اجرای کد زیر که دو عدد ۷ و ۴ را با هم جمع می کند بررسی کنید.

LOAD R0, 7 LOAD R1, 4 ADD R0, R1

بخش دوم (۲۰۰٪ نمره پروژه): با توجه به این که این پردازنده دستور ضرب ندارد، عمل ضرب را با استفاده از عمل جمع و به صورت نرمافزاری پیاده سازی کرده و صحت عملکرد آن را با یک مثال نشان دهید (مشابه بخش اول یک کد اسمبلی بنویسید که عمل ضرب را انجام دهد). به عنوان مثال، حاصلضرب عدد ۸ در ۶ را حساب کند.

بخش سوم (% نمره پروژه): دستور ضرب را با کمترین سربار سختافزاری به مجموعه دستورات اضافه کرده و صحت عملکرد آن را با نوشتن یک کد که حاصلضرب % در % را حساب کند نشان دهید. توجه کنید که برای این کار نیاز است تغییراتی در سختافزار و کد دستورات ایجاد کنید.

نمره اضافی (۱ نمره): پیاده سازی اسمبلر برای تبدیل کد اسمبلی به کد باینری با استفاده از زبانهای سطح بالا مانند جاوا و پایتون. معماری پردازنده:



دستورات پردازنده:

این پردازنده چهار دستور SUB ،ADD ،LOAD و JNZ و JNZ با کد دستور (Op Code) زیر است:


کد دستور	دستور
00	LOAD
01	ADD
10	SUB
11	JNZ

قالب دستورات:

Op Code	R _{SRC}	R_{DST}
---------	------------------	-----------

چینش در حافظه	RTL	اسمبلی دستور
00 Rx 00 مقدار دستور بعدی	Rx ← M[PC]	LOAD Rx, VALUE
01 Rx Ry PC → دستور بعدی	Rx ← Rx + Ry	ADD Rx, Ry
10 Rx Ry PC → دستور بعدی	Rx ← Rx - Ry	SUB Rx, Ry
11 Rx 00 PC → آدرس پرش دستور بعدی	If $(Rx != 0) PC \leftarrow M[PC]$ else $PC \leftarrow PC + 1$	JNZ Rx, Address

_____ چارت ASM برای طراحی واحد کنترل:



به نام خدا

گزارش پروژه پایانی همطراحی

امین دائم دوست

91.17781..4.

محمد حسين رحيمي

91.17781.78

پوریا عباسی شنبه بازاری

91.17781.17

توضيحات كلى:

در این پروژه دو پردازدهی design1 و design2 طراحی شده اند که اولی برای چهار عملیات ADD، SUB، SUB، JNZ، SUB را نیز انجام میدهد.

همچنین فایل تبدیل اسمبلی به باینری نیز در پوشهی پروژه قابل مشاهده است که بزای هر کی از پردازنده ها اماده شده است تا دستورات را به صورت مستقیم وارد فایل memory.vhd کند.

همچنین توضیحات opcode ها در بخش اسمبلر با جزئیات نوشته شده.

بخش اول: طراحی پروژه و تست جمع

ALU:

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_signed.all;
entity ALU is
port(
    in1,in2 : in std_logic_vector(5 downto 0);
    cmd : in std_logic;
    result : out std_logic_vector(5 downto 0)
    );
end ALU;
architecture ALU of ALU is
 signal result_sig: std_logic_vector(5 downto θ);
    begin
        process(cmd,in1,in2)
            begin
                case cmd is
                 when '0' =>
                  result_sig <= in1 + in2; -- add
                 when '1" =>
                   result_sig <= in1 - in2; -- sub
                 when others => result_sig <= (others => 'X');
                 end case;
        end process;
        result <= result_sig;
end ALU;
```

وظیفه این واحد اجرای عمل جمع و تفریق دو رجیستر است، اگر CMD=1 عمل تفریق و اگر CMD=0 عمل جمع را انجام میدهد.

MRegister:

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity MRegester is
    port(
        RIN : in std_logic_vector(5 downto 0);
        CLK : in std_logic;
        LD : in std_logic;
ROUT : out std_logic_vector(5 downto 0);
        ZR : out std_logic);
end MRegester;
architecture MRegester of MRegester is
--signal RNO,RN1,RN2,RN3,R_0,R_1,R_2,R_3: std_logic_vector(5 downto 0);
signal Reg: std_logic_vector(5 downto 0);
begin
    ------ MAIN registers
   process (CLK)
      begin
       if(rising_edge(CLK)) then
           if ( LD = '1') then
               Reg <= RIN;
           end if;
       end if;
    end process;
   ROUT <= Reg;
    ZR <= '1' when (Reg="000000") else '0';</pre>
end MRegester;
```

چهار رجیستر اصلی، که مقداری را لود کرده و خروجی میدهند. همچنین اگر برابر ۰ باشند، مقدار ER=1 میکنند.

Main:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
                                         Hain 1s

(LK : in STD_LOGIC;

RST: in STD_LOGIC;

BUS_sel out STD_LOGIC;

BUS_sel out STD_LOGIC;

CMO : out STD_LOGIC (VECTOR(5 downto 0);

IR : out STD_LOGIC (VECTOR(5 downto 0));

LD_RGG: out STD_LOGIC VECTOR(6 downto 0);

LD_RGG: out STD_LOGIC VECTOR(6 downto 0);

Reg0: out STD_LOGIC VECTOR(5 downto 0);

Reg0: out STD_LOGIC VECTOR(5 downto 0);

Reg1: out STD_LOGIC VECTOR(6 downto 0);

Selecti out STD_LOGIC (VECTOR(6 downto 0);

Selecti out STD_LOGIC (VECTOR(6 downto 0);

Selecti out STD_LOGIC (VECTOR(6 downto 0);

ALU_out : out STD_LOGIC (VECTOR(6 downto 0);

Memory_Data : out STD_LOGIC (VECTOR(6 downto 0);

Memory_Data : out STD_LOGIC (VECTOR(6 downto 0);

Memory_Data : out STD_LOGIC (VECTOR(6 downto 0);
       end Main;
     --}} End of automatically maintained section
    signal LDO_sig,LDI_sig,LD2_sig,LD3_sig,LD_PC_sig, LD_IR_sig, ZR0_sig, ZR1_sig, ZR2_sig, ZR3_sig, INC_sig, CLR_sig, alu_cmd_sig,BUS_Sel_sig: std_logic;
signal RINO_sig, RINI_sig, RIN2_sig, RINS_sig, RIN_PC_sig, RIN_IR_sig, ROUTO_sig, ROUT1_sig, ROUT2_sig, ROUT3_sig, ROUT_PC_sig, ROUT_IR_sig,MData_sig,bus_input_sig: std_logic_vector(S downto 0);
signal alu_in1_sig, alu_in2_sig, alu_cresult_sig: std_logic_vector(S downto 0);
signal sel0_sig,sel1_sig: std_logic_vector(I downto 0);
    port(
   inl,in2 : in std_logic_vector(5 downto 0);
   cmd : in std_logic;
   result : out std_logic_vector(5 downto 0)
   j;
end component;
  component Megester is
port(
RIN: :in std_legic_vector(S downto 0);
CLK: :in std_legic;
LD: :in std_legic,
ROUT: out std_legic_vector(S downto 0);
end components.
     component IR_Regester is
                                          (
RIN: in std_logic_vector(5 downto 0);
CLK: in std_logic;
LD: in std_logic;
ROUT: out std_logic_vector(5 downto 0);
     );
end component;
  component PC_Regester is
port(
RIN : in std_logic_vector(5 downto 0);
CLK : in std_logic;
LD, INC], CLR : in std_logic;
ROUT : out std_logic_vector(5 downto 0));
 end component;

component clk,rst: in std_logic;
    port clk,rst: in std_logic;
    ROU_IR: in std_logic;
    ROU_IR: in std_logic vector(s downto 0);
    LD PC: LD IR: iout std_logic;
    Selo: out std_logic vector(i downto 0);
    Sell: out std_logic vector(i downto 0);
    Sell: out std_logic vector(i downto 0);
    SUS_Sel, AU_CON: out std_logic;
    and component.
 component MUX4x2 is
   port(
   in0,in1,in2,in3 : in std_logic_vector(5 downto 0);
   S : in std_logic_vector(1 downto 0);
   output : out std_logic_vector(5 downto 0)
):
port(
Address: in std_legic_vector(5 downto 0);
Data: out std_legic_vector(5 downto 0)
};
end component;
begin
                  in -- Regesters -- Main Rege Cmp : MRegester Reg1_Cmp : MRegester Reg2_Cmp : MRegester Reg3_Cmp : MRegester -- PC
                    -- ALU PORT MAP (inl=>alu_inl_sig, in2=>alu_in2_sig, cmd=>alu_cmd_sig,result =>alu_result_sig);
-- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- <
                    --ALU inputs MUltiplexers
MUX0 : MUX4x2 PORT MAP (ind=> ROUT0_sig, in1=>ROUT1_sig, in2=>ROUT2_sig, in3=>ROUT3_sig, s=>sel0_sig, output=>alu_in1_sig);
MUX1 : MUX4x2 PORT MAP (ind=> ROUT0_sig, in1=>ROUT1_sig, in2=>ROUT2_sig, in3=>ROUT3_sig, s=>sel1_sig, output=>alu_in2_sig);
                    --BUS
bus input sig <= alu result sig when BUS Sel sig='0' else MData sig when BUS Sel sig='1';
    bus input sia <= alu result

BUS_Sel <= BUS_Sel_sig;

INC <= INC_sig;

CMD <= alu_cnd_sig;

PC <= ROUT_EC_sig;

LD REG(i) <= LDG sig;

LD REG(i) <= LDG sig;

LD REG(i) <= LDZ_sig;

LD REG(i) <= LDZ_sig;

LD REG(i) <= LDZ_sig;

Reg0 <= ROUT_sig;

Reg1 <= ROUT_sig;

Reg3 <= ROUT_sig;

Reg4 <= ROUT_sig;

Reg5 <= ROUT_sig;

Reg6 <= ROUT_sig;

Reg7 <= ROUT_sig;

Reg8 <= ROUT_sig;

Reg9 <= ROUT_sig;

Reg9 <= ROUT_sig;

Reg1 <= ROUT_sig;

Reg2 <= ROUT_sig;

Reg3 <= ROUT_sig;

Reg4 <= ROUT_sig;

Reg5 <= ROUT_sig;

Reg6 <= ROUT_sig;

Reg7 <= ROUT_sig;

Reg8 <= ROUT_sig;

Reg9 <= ROUT_s
```

وظیفه تعریف کامپوننت ها و برقراری اتصال بین آن ها و همچنین مپ کردن پورت ها را بر عهده دارد

IR register:

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity IR_Regester is
    port(
         RIN : in std_logic_vector(5 downto 0);
CLK : in std_logic;
        LD : in std_logic;
         ROUT : out std_logic_vector(5 downto 0)
        );
end IR_Regester;
architecture IR_Regester of IR_Regester is
--signal RNO,RN1,RN2,RN3,R_0,R_1,R_2,R_3: std_logic_vector(5 downto 0);
signal IR: std_logic_vector(5 downto 0);
begin
    ·----- MAIN registers
    process(CLK)
       begin
        if(rising_edge(CLK)) then
            if (LD = '1') then
               IR <= RIN;</pre>
            end if;
        end if;
    end process;
    ROUT <= IR;
end IR_Regester;
```

رجیستر Instruction Register که وظیفه خواندن دستور مموری و ارسال آن به واحد کنترل را برعهده دارد

PC Register:

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
entity PC Regester is
    port(
         RIN : in std_logic_vector(5 downto 0);
         CLK : in std_logic;
         LD, INC, CLR : in std_logic;
         ROUT : out std_logic_vector(5 downto 0));
end PC_Regester;
architecture PC_Regester of PC_Regester is
--signal RNO,RN1,RN2,RN3,R_0,R_1,R_2,R_3: std_logic_vector(5 downto 0);
signal PC: std_logic_vector(5 downto 0);
begin
                   ----- MAIN registers
    process(CLK,CLR)
    begin
        if CLR = '1' then
            PC <= (others => '0');
        elsif(rising edge(CLK)) then
            if (LD = '1') then
               PC <= RIN;
            end if;
            if (INC = '1') then
                PC \leftarrow PC + 1;
            end if;
        end if;
    end process;
    ROUT <= PC;
end PC Regester;
```

رجیستر Program Counter که وظیفه اشاره به آدرس در حافظه و ارسال آن به واحد کنترل را برعهده دارد

Memory:

```
% 1 5 6 88 IR
    library IEEE;
   use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_unsigned.all;
   use ieee.numeric_std.all;
5 6 7 8
    entity Memory is
        port(
             Address : in std_logic_vector(5 downto 0);
             Data : out std_logic_vector(5 downto 0)
9
10
    architecture Memory of Memory is
11
    type mem_type is array(0 to 63) of std_logic_vector(5 downto 0);
12
13
    signal ROM : mem_type;
14
    begin
    ROM(0) <= "000001";
15
   ROM(1) <= "000111";
16
17
   ROM(2) <= "000101";
18
   ROM(3) <= "000100";
   ROM(4) <= "010001";
19
   Data <= ROM(to integer(unsigned(Address)));
20
21
    end Memory;
```

کد برنامه درون مموری ریخته میشود. وظیفه ایجاد این کد بر عهده اسمبلر است که به عنوان نمره اضافی طراحی شده. (اسمبلر در قسمت مربوط به خود توضیح داده میشود) عکس تغییر کنه!!!!!

ControlUnit:


```
library IEEE;
use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
6
7
    entity ControlUnit is
         port( clk,rst: in std_logic;
               ZR0,ZR1,ZR2,ZR3 : in std_logic;
ROUT_IR : in std_logic_vector(5 downto 0);
9
10
11
               LD0,LD1,LD2,LD3 : out std_logic;
12
               LD_PC , LD_IR :out std_logic;
               selm0_0,selm0_1,selm1_0,selm1_1: out std_logic;
13
               BUS_sel , ALU_CMD : out std_logic;
14
15
               INC , CLR : out std_logic);
16 end ControlUnit;
17
18
19
   architecture ControlUnit of ControlUnit is
20
        signal index : integer;
21
         signal Z : std logic vector(3 downto 0);
22
         type States is (S0, S1, S2, S3, S4, S5, S6, S7, S_HLT);
23
         signal STATE : States;
24
    begin
25
        index <= to integer(unsigned(ROUT IR(3 downto 2)));
26
27
        Z(0) \iff ZR0;
        Z(1) \ll ZR1;
28
29
        Z(2) \leftarrow ZR2;
30
        Z(3) \iff ZR3;
31
32
        process( rst, CLK )
33
        begin
             if(rst = '1') then
34
35
                       <= '1';
36
                 CLR
                      <= '0';
37
                 LD0
                       <= '0';
38
                 LD1
                       <= '0';
39
                 LD2
                      <= '0';
40
                 LD3
41
                 LD_IR <= '0';
42
                 LD PC <= '0';
                 INC <= '0';
43
44
                 BUS Sel <= '0':
45
                 ALU CMD <= '0';
46
                 STATE <= S0;
47
```

```
elsif( rising_edge(CLK) ) then
49
                 CLR <= '0';
                      <= '0':
50
                 LD0
                      <= '0';
51
                 LD1
                      <= '0';
52
                 LD2
                      <= '0';
53
                 LD3
54
                 LD_IR <= '0';
55
                 LD_PC <= '0';
                 INC <= '0';
56
57
                 BUS_Sel <= '0';
58
                 ALU_CMD <= '0';
59
                 case STATE is
                     when S0 =>
60
                         INC <= '1';
61
                         LD0 <= '0';
62
                         LD1 <= '0';
63
                         LD2 <= '0';
64
                         LD3 <= '0';
65
66
                         LD IR <= '1';
                         LD PC <= '0';
67
68
                         BUS_Sel <= '0';
69
70
71
                         STATE <= S1;
72
                     when S1 =>
73
74
                         CLR <= '0';
75
                         INC <= '0';
76
                         LD_IR <= '0';
77
78
                         STATE <= S_HLT;
79
80
                     when S HLT =>
81
                         if(ROUT_IR= "000000")then
82
83
                             STATE <= S2;
                         elsif (ROUT_IR(5 downto 4)= "00")then
84
85
                             STATE <= S3;
                         elsif (ROUT_IR(5 downto 4) = "01")then
86
87
                             STATE <= S4;
                         elsif (ROUT IR(5 downto 4) = "10")then
88
89
                             STATE <= S5;
                         elsif (ROUT_IR(5 downto 4) = "11")then
91
                             if(Z(index) = '0')then
                                  STATE <= S6;
92
93
                                  STATE <= S7;
94
95
                             end if;
                         end if;
96
```

```
98
                      when S2 =>
 99
                          INC <= '0';
100
                          STATE <= S2;
101
102
                      when S3 =>
103
                          if(ROUT_IR(3 downto 2) = "00")then
                              LD0 <= '1';
104
                          elsif(ROUT_IR(3 downto 2) = "01")then
105
                              LD1 <= '1';
106
107
                          elsif(ROUT_IR(3 downto 2) = "10")then
                              LD2 <= '1';
108
                          elsif(ROUT_IR(3 downto 2) = "11")then
109
110
                              LD3 <= '1';
111
                          end if;
112
113
                          INC <= '1';
                          BUS Sel <= '0';
114
115
116
                          STATE <= S0;
117
118
                      when S4 =>
119
                          if(ROUT_IR(3 downto 2) = "00")then
                              LD0 <= '1';
120
                          elsif(ROUT_IR(3 downto 2) = "01")then
121
                              LD1 <= '1';
122
                          elsif(ROUT_IR(3 downto 2) = "10")then
123
124
                              LD2 <= '1';
125
                          elsif(ROUT_IR(3 downto 2) = "11")then
126
                              LD3 <= '1';
127
                          end if;
128
                                      <= '0';
129
                          ALU_CMD
                          BUS_Sel <= '1';
130
131
132
                          selm0 0 <= ROUT IR(2);
133
                          selm0 1 <= ROUT IR(3);
                          selm1_0 \le ROUT_IR(0);
134
135
                          selm1 1 <= ROUT IR(1);
136
137
                          STATE <= S0;
```

```
138
                      when S5 =>
139
140
                           if(ROUT_IR(3 downto 2) = "00")then
141
                               LD0 <= '1';
                           elsif(ROUT IR(3 downto 2) = "01")then
142
143
                               LD1 <= '1';
144
                          elsif(ROUT_IR(3 downto 2) = "10")then
                               LD2 <= '1';
145
                          elsif(ROUT_IR(3 downto 2) = "11")then
146
147
                               LD3 <= '1';
148
                          end if;
149
150
                          ALU CMD <= '1';
151
                          BUS Sel <= '1';
152
                          selm0_0 <= ROUT_IR(2);
                          selm0_1 <= ROUT_IR(3);
153
154
                          selm1_0 <= ROUT_IR(0);
155
                          selm1_1 <= ROUT_IR(1);
156
157
                          STATE <= S0;
158
159
                      when S6 =>
160
                          LD PC <= '1';
161
                          BUS Sel <= '0';
162
163
                          STATE <= S0;
164
165
                      when S7 =>
166
                          INC <= '1';
167
                          STATE <= S0;
168
                  end case;
169
              end if;
170
          end process;
171
172
173
     end ControlUnit;
174
```

واحد كنترل اصلى ترين بخش پردازنده است. طراحي آن طبق اين فلوچارت انجام شده:



در استیت ۰، تمام مقادیر را ۰ میکنیم و مقدار PC را ریست میکنیم.

در استیت ۱، به IR دستور خواندن میدهیم و PC را یک واحد جلو میبریم

در استیت hlt، دستور را از IR میگیریم و بر اساس opcode تصمیم میگیریم چکار کنیم

در استیت ۲، دستور را متوقف میکنیم

در استیت ۳، رجیستر مبدا را لود میکنیم و PC را رو به جلو میبریم

در استیت ۴، مقادیر select را برای ALU تعیین میکنیم و رجیستر مبدا را لود میکنیم و همچنین عمل جمع را مشخص میکنیم

در استیت ۵، مشابه استیت ۴ است ولی برای عمل تفریق

در استیت ۶، PC را به آدرس مقصد عمل JNZ منتقل میکنیم

در استیت ۷، PC را به جلو میبریم.

حال بررسی اجرا برای عمل جمع:

Signal name	Value	40 80	120 . 160	200 240	280 320	ns
JL CLK	0 to 1					T
JUT RST	0					
лг BUS_Sel	0					
лг INC	0					
лг СМО	0					
⊞ лгIR	UU	UU X 01	X 05 X	11 X	UU	_
⊞лгРС	06	00 X 01 X 02	X 03 X 04 X	05 X	06	
⊞ JUL LD_REG	0	UX 0 X 8 X	0 X 4 X	0 X 8 X	Θ	_
⊞ лг Reg0	0B	00 X	07	X	OB	
⊞ лг Reg1	04	00	X	04		_
⊞ лг Reg2	00		00			
⊞ лг Reg3	00		90			_
⊞ лг ALU_out	0F	X	XX	X ØB X	OF	_
⊞ лг bus_data	UU	X 01 X 07 X 05	X 04 X 11 X	UU X OB X	UU	
⊞ .⊓.r Memory_Data	UU	01 X 07 X 05	X 04 X 11 X	UU		

مقدار RO=OBHex را مشاهده میکنیم که برابر با 11 است. پس به درستی عمل میکند.

بخش دوم: طراحی ضرب به صورت نرم افزاری

برای این کار میبایست عمل جمع را به تعداد کافی انجام دهیم، در این صورت، 8*6 باید شش بار عدد ۸ را با خودش جمع کنیم، این کار را با دستورات ADD و JNZ انجام میدهیم:

Load R0, 0 Load R1, 1 Load R2, 8 Load R3, 6 Add R0, R2 Sub R3, R1 Jnz R3, 8 Hlt

عمکرد به این صورت است: ابتدا مقادیر ۰ و ۱ در رجیستر لود میشوند،

عمل جمع شدن در رجیستر ۱۰ انجام میشود و از رجیستر ۱ برای کم کردن طرف دوم ضرب، در اینجا عدد ۶۰ استفاده میشود. هربار که رجیستر ۱۰ را با عدد ۸ جمع کردیم، یک واحد از رجیستر ۳ که عدد ۶ است کم میکنیم.

این کار را آنقدر تکرار میکنیم تا مقدار رجیستر ۳ به ۰ برسد.

در این حالت، ۶ بار جمع انجام شده و رجیستر ۰ عدد ۴۸ نشان میدهد.

با اسمبل کردن کد توسط اسمبلری که به عنوان نمره مثبت طراحی شده (خود اسمبلر در بخش مربوطه توضیح داده میشود) این مقادر در فایل رام ایجاد میشود:

```
ROM(0) <= "000001";

ROM(1) <= "000000";

ROM(2) <= "000101";

ROM(3) <= "000001";

ROM(4) <= "001001";

ROM(5) <= "001000";

ROM(6) <= "001101";

ROM(7) <= "000110";

ROM(8) <= "010010";

ROM(9) <= "101101";

ROM(10) <= "111100";

ROM(11) <= "001000";

ROM(12) <= "0000000";
```

نتیجه پیاده سازی:

Signal name	Value	· · 1040 · 1120 · 1200 · 1280 · 1360 · 1440 · 1520 · 1600 · 1680 · 1760 · 1840 · 1920
ЛГСLК	0	
JU RST	0	
лг BUS_Sel	0	
JIT INC	1	
JUL CWD	0	
⊞ лrIR	3C	2DX 3C X 12 X 2D X 3C X 12 X 2D X 3C X 12 X 2D X 3C X 00
⊞ лr PC	OB	0AX 0B XX 09 X 0A X 0B XX 09 X 0A X 0B XX 09 X 0A X 0B XX
⊞ лr LD_REG	0	X 0 XX 0 XX 0 XX 0 XX 0 XX 0 XX 0
⊞ лг Reg0	30	18 X 20 X 28 X 30
⊞ лr Reg1	01	91
⊞ лг Reg2	08	08
⊞ лг Reg3	00	X 03 X 02 X 01 X 00
⊞ лг ALU_out	01	X 94 X 28 X 93 X 30 X 92 X 38 X 91
⊞ лг bus_data	08	XX 68 X 2D XX 3C XX 68 X 2D XX 3C XX 68 X 2D XX 3C XX 68 X
	08	3CV 08 X X 2D X 3C X 08 X X 2D X 3C X 08 X X 2D X 3C X 08 X X UU

مشاهده میشود که مقدار RO=30Hex که برابر ۴۸ است میشود.

پس پیاده سازی موفق بود.

بخش سوم، سخت افزار ضرب:

Design2 تقریبا مشابه design1 است ولی در چند کامپوننت تفاوت دارند

ALU:

```
library IEEE;
      use IEEE.std_logic_1164.all;
     use IEEE.numeric_std.all;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
     entity ALU is
            in1,in2 : in std_logic_vector(6 downto 0);
alu_cmd : in std_logic_vector(1 downto 0);
result : out std_logic_vector(6 downto 0)
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
      architecture ALU of ALU is
    signal_result_sig: std_logic_vector(6 downto 0);
                  process(alu_cmd,in1,in2)
                         begin
                              case alu_cmd is
                                when "0
                                    en "00" =>
result_sig <= in1 + in2; -- add
                                when "01
                                    result_sig <= in1 - in2; -- sub
                                    result_sig <= std_logic_vector(to_unsigned(to_integer(unsigned(IN1)) * to_integer(unsigned(IN2)), 7));
                                when others => result_sig <= (others => 'Z');
                  end process;
result <= result_sig;</pre>
      end ALU;
```

در ازای CMD=00 عمل جمع، CMD=01 هم تفریق، CMD=10 عمل ضرب را انجام میدهد.

ControlUnit:

```
78
                     when S8 =>
79
                          if(ROUT_IR(3 downto 2) = "00")then
80
                              LD0 <= '1';
81
                          elsif(ROUT_IR(3 downto 2) = "01")then
82
                              LD1 <= '1':
83
                          elsif(ROUT_IR(3 downto 2) = "10")then
84
                              LD2 <= '1';
                          elsif(ROUT_IR(3 downto 2) = "11")then
85
86
                              LD3 <= '1';
87
                          end if;
88
89
                          alu CMD <= "10";
90
                          BUS_Sel <= '1';
91
92
                          selm0 0 <= ROUT IR(2);
93
                          selm0_1 <= ROUT_IR(3);
94
95
                          -- MUX1 selector
96
                          selm1 0 <= ROUT IR(0);
97
                          selm1 1 \le ROUT IR(1);
98
99
                          STATE <= S0;
```

مشابه design1 است ولى استيت هشتم اضافه شده.

حال باید ضرب را تست کنیم:

```
Load R0, 6
Load R1, 8
MULT R0, R1
Hlt
```

کد اسمبلی آن به این صورت است. با دادن این کد به اسمبلر design2، فایل مموری به این شکل میشود:

```
library IEEE;
   use IEEE.STD_LOGIC_1164.all;
   use IEEE.STD_LOGIC_unsigned.all;
   use ieee.numeric_std.all;
   entity Memory is
6
        port(
             Address : in std_logic_vector(6 downto 0);
8
             Data : out std_logic_vector(6 downto 0)
9
10
   end Memory;
   architecture Memory of Memory is
11
   type mem_type is array(0 to 63) of std_logic_vector(5 downto 0);
    signal ROM : mem_type;
14
   begin
15
   ROM(0) <= "000001";
   ROM(1) <= "000110";
   ROM(2) <= "000101";
ROM(3) <= "001000";
18
   ROM(4) <= "110001";
19
  ROM(5) <= "000000";
   Data(5 downto 0) <= ROM(to_integer(unsigned(Address)));
   data(6) <= '0';
   end Memory;
```

حال باید تست بگیریم:

Signal name	Value	2	08.	.216		224.	232	2	.240 .	248	3	.256		264		272		.280		288.	.296 .	
JIT CLK	1 to 0				\neg								一二					一				\neg
JU RST	0																					
лг BUS_Sel	0																					
JL INC	0																					
∃ ЛГ CMD	0			0			$\overline{}$		2		X						0					
T IL IE	00							31							$\overline{}$	$\overline{}$			99			
TU PC	06							05							$\overline{}$	$\overline{}$			96			
∄ ЛΓ LD_REG	0			Θ			\sim		8		X						Θ					
∄ лг Reg0	30					96					X						30					
∄ лг Reg1	08										08											
⊞ лг Reg2	00										99											
⊞ лг Reg3	00										00											
⊞ .T.r ALU_out	38			XX			X		30		Х					- 1	38					
	?U			00			X		30		X		99						7U			
	?U							00							$\overline{}$	$\overline{}$?U			

مشاهده میشود که به درستی عمل میکند.

اسمبلر، بخش نمره اضافی:

اسمبلر بخش ۱و ۲ از design1:

```
header = "library IEEE;\nuse IEEE.STD LOGIC 1164.all;\nuse IEEE.STD LOGIC unsigned.all;\nuse ieee.num
  footer ="Data <= ROM(to_integer(unsigned(Address)));\nend Memory;"</pre>
  reg_dic = {"R0": "00", "R1": "01", "R2": "10", "R3": "11", }
  def getIn6bitBinaryFormat(Integer: int):
      binary = bin(Integer)[2:]
      while(len(binary) < 6): binary = "0" + binary</pre>
      return binary
  def getCodeInBinaryFormat(file_path):
      output = []
          f = open(file_path, "r")
          print("File not found")
      try:
          for line in f:
              parts = line.upper().replace(",","").split()
              if parts[0] == "LOAD":
                 output.append( "00" + reg_dic[parts[1]] + "01")
                 output.append(getIn6bitBinaryFormat(int(parts[2])))
              elif parts[0] == "ADD":
                  output.append("01" + reg_dic[parts[1]] + reg_dic[parts[2]])
              elif parts[0] == "SUB"
                  output.append("10" + reg_dic[parts[1]] + reg_dic[parts[2]])
              elif parts[0] == "JNZ":
                  output.append("11" + reg_dic[parts[1]] + "00")
                  output.append(getIn6bitBinaryFormat(int(parts[2])))
              elif parts[0] == "HLT":
                  output.append("000000")
              else:
                  print("Invalid OP code: " + parts[0] + "")
                  return ""
      except:
          print("Syntax error")
      f.close()
      return output
40 ∨ def getVHDLCode(binaryCode):
           output = header
           for i, code in enumerate(binaryCode):
               output += "\nROM("+ str(i) +") <= \"" + code + "\";"
           return output + "\n" + footer
46 ∨ def Main(_argv):
           code = getVHDLCode(getCodeInBinaryFormat( argv[0]))
           f = open("./Design1 LOAD SUM SUB JNZ/src/Memory.vhd", "w")
           f.write(code)
           f.close()
53 v if __name__ == "__main__":
           import sys
           Main(sys.argv[1:])
```

دو بخش هدر و فوتر، نوشتن قالب ثابت فایل رام هستند که تغییر نمیکنند. یعنی بخش های مشخص شده را مینویسنند:

```
library IEEE;
 use IEEE.STD_LOGIC_1164.all;
 use IEEE.STD LOGIC unsigned.all;
 use ieee.numeric_std.all;
 entity Memory is
     port(
          Address : in std logic vector(6 downto 0);
          Data : out std_logic_vector(6 downto 0)
end Memory;
 architecture Memory of Memory is
 type mem_type is array(0 to 63) of std_logic_vector(6 downto 0);
 signal ROM : mem_type;
 ROM(0) <= "0000001";
 ROM(1) <= "0000110";
 ROM(2) <= "0000101";
 ROM(3) <= "0001000";
 ROM(4) <= "1000001";
 ROM(5) <= "0000000";
 Data <= ROM(to integer(unsigned(Address)));
 end Memory;
```

اصل کار بخش میانی است که باید برنامه نویسی شود

برای دستور LOAD، ابتدا opcode=00، سپس رجیستر مبدا، و دو رقم آخر 01 طراحی میشود. در خانه بعدی حافظه نیز، مقداری که باید لود شود نوشته میشود:

```
if parts[0] == "LOAD":
   output.append( "00" + reg_dic[parts[1]] + "01")
   output.append(getIn6bitBinaryFormat(int(parts[2])))
```

برای دستور ADD، ابتدا opcode =01، سیس رجیستر مبدا و مقصد نوشته میشوند:

```
elif parts[0] == "ADD":
    output.append("01" + reg_dic[parts[1]] + reg_dic[parts[2]])
```

برای دستور SUB، ابتدا opcode = 10، سپس رجیستر مبدا و مقصد نوشته میشوند:

```
elif parts[0] == "SUB":
   output.append("10" + reg_dic[parts[1]] + reg_dic[parts[2]])
```

برای دستور JNZ، ابتدا opcode = 11، سپس رجیستر مبدا، و دو رقم راست o0 طراحی میشوند، در خط بعدی نیز آدرس پرش نوشته میشود:

```
elif parts[0] == "JNZ":
    output.append("11" + reg_dic[parts[1]] + "00")
    output.append(getIn6bitBinaryFormat(int(parts[2])))
```

دستور HLT با کد ۰۰۰۰۰۰ نمایش داده میشود:

```
elif parts[0] == "HLT":
   output.append("000000")
```

اسمبلر بخش ۳ از design2: مشابه ۱ است ولی opcode ها تغییر کردند.

```
C: > Users > taban > Downloads > Telegram Desktop > 🏺 Design2_Assembeler (4).py > 🕪 header
      header = "library IEEE;\nuse IEEE.STD_LOGIC_1164.all;\nuse IEEE.STD_LOGIC_unsigned.all;\nuse ieee.numeric
      footer ="Data(5 downto 0) <= ROM(to_integer(unsigned(Address)));</pre>
                                                                               \ndata(6) <= '0';\nend Memory;"</pre>
      reg_dic = {"R0": "00", "R1": "01", "R2": "10", "R3": "11", }
      def getIn6bitBinaryFormat(Integer: int):
          binary = bin(Integer)[2:]
          while(len(binary) < 6): binary = "0" + binary
          return binary
      def getCodeInBinaryFormat(file_path):
          output = []
              f = open(file path, "r")
          except:
               print("File not found")
               for line in f:
                   parts = line.upper().replace(","," ").split()
                   if parts[0] == "LOAD":
                      output.append( "00" + reg_dic[parts[1]] + "01")
                      output.append(getIn6bitBinaryFormat(int(parts[2])))
                   elif parts[0] == "JNZ":
   output.append("00" + reg_dic[parts[1]] + "10")
                       output.append(getIn6bitBinaryFormat(int(parts[2])))
                   elif parts[0] == "ADD":
                       output.append("01" + reg_dic[parts[1]] + reg_dic[parts[2]])
                   elif parts[0] == "SUB":
                       output.append("10" + reg_dic[parts[1]] + reg_dic[parts[2]])
                   elif parts[0] == "MULT":
                       output.append("11" + reg_dic[parts[1]] + reg_dic[parts[2]])
                   elif parts[0] == "HLT":
                       output.append("000000")
                       print("Invalid OP code: " + parts[0] + "")
               print("Syntax error")
           f.close()
          return output
```

برای دستور LOAD، ابتدا opcode=00، سپس رجیستر مبدا، و دو رقم آخر 01 طراحی میشود. در خانه بعدی حافظه نیز، مقداری که باید لود شود نوشته میشود:

```
if parts[0] == "LOAD":
   output.append( "00" + reg_dic[parts[1]] + "01")
   output.append(getIn6bitBinaryFormat(int(parts[2])))
```

برای دستور ADD، ابتدا opcode =01، سپس رجیستر مبدا و مقصد نوشته میشوند:

```
elif parts[0] == "ADD":
   output.append("01" + reg_dic[parts[1]] + reg_dic[parts[2]])
```

برای دستور SUB، ابتدا opcode = 10، سیس رجیستر مبدا و مقصد نوشته میشوند:

```
elif parts[0] == "SUB":
output.append("10" + reg_dic[parts[1]] + reg_dic[parts[2]])
```

برای دستور JNZ، ابتدا opcode = 00، سپس رجیستر مبدا، و دو رقم راست ۱۰ طراحی میشوند، در خط بعدی نیز آدرس پرش نوشته میشود:

```
elif parts[0] == "JNZ":
   output.append("00" + reg_dic[parts[1]] + "10")
   output.append(getIn6bitBinaryFormat(int(parts[2])))
```

دستور HLT با کد ۰۰۰۰۰۰ نمایش داده میشود:

```
elif parts[0] == "HLT":
  output.append("000000")
```

برای دستور MULT، ابتدا opcode = 11، سپس رجیستر های مبدا و مقصد نوشته میشوند.

```
elif parts[0] == "MULT":
    output.append("11" + reg_dic[parts[1]] + reg_dic[parts[2]])
```