



پیاده سازی فیلتر FIR مرتبه ۲۰ میانگذر با تقارن و پایپلاین

گزارش پروژه درس مدار منطقی پیشرفته

استاد میرزا کوچکی

انجام دهندگان : (گروه ۳)

محمد حسين حسني سرزه

994114.1

امین فیضی شهری

99417411

Contents

طراحی فیلتر و مشخصات آن	4
مشخصات فيلتر	
Scaling。Quantization	
. مقایسه فیلتر ها در سیمولینک	
مقايسه با متلب	
PipeLineمدل همراه با	
مقانسه با مثلب	

طراحی فیلتر و مشخصات آن


به طور کلی فیلتر های FIR به ۴ نوع تقسیم بندی میشوند

رابطه مرتبه(درجه) فیلتر با تعداد ضرایب:

order = number(Coeffs) - 1


نوع ۱) فیلتر متقارن با تعداد ضرایب فرد یا مرتبه زوج

در این پروژه از این نوع بخصوص استفاده شده است.




این نوع فیلتر ، برخلاف سایر محدودیتی در پیاده سازی ندارد .


نوع ۲) فیلتر متقارن با تعداد ضرایب زوج یا مرتبه فرد



بدلیل وجود صفر در z=-1 این فیلتر برای موارد بالاگذر مناسب نیست. نوع ۳) فیلتر نا متقارن با تعداد ضرایب فرد یا مرتبه زوج



بدلیل وجود صفر در z=1,-1 برای استفاده بالاگذر ، پایین گذر و یا میان نگذر مناسب نیست. نوع z=1,-1 فیلتر نا متقارن با تعداد ضرایب زوج یا مرتبه فرد



این نوع نیز بدلیل وجود صفر در z=1 برای موارد پایین گذر مناسب نیست.

مشخصات فيلتر

این فیلتر تماما با افزونه fdatool نرم افزار matlab طراحی شده و در ادامه به فرمت fixed point تبدیل شد.

Current Filter Information	Magnitude Response (dB)		
Structure: Direct-Form FIR Order: 20 Stable: Yes Source: Designed (quantized) Store Filter Filter Manager	0 -10 (gp) -30 -60 -70 0 0.5	1 1.5 Frequency (MHz)	Bandpass Equiripple: Quantized Bandpass Equiripple: Reference
Response Type	Filter Order	Frequency Specifications	Magnitude Specifications
Lowpass V	Specify order: 20	Units: MHz	Enter a weight value for each band below.
Highpass Bandpass	○ Minimum order	Fs: 5	Wstop1: 1
Bandstop	Options	Fstop1: 0.5	Wpass: 1
Differentiator Design Method	Density Factor: 20	Fpass1: 0.8	Wstop2: 1
O IIR Butterworth		Fpass2: 1.2	
● FIR Equiripple ✓		Fstop2: 1.5	
	D	J Lesign Filter	

شكل ١) مشخصات فيلتر

Quantization **Scaling**

در بخش بعدی به سراغ تبدیل ضرایب به Fixed Point و مقایسه فیلتر حاصل با Floating Point میرویم:


Filter arithmetic:	Fixed-point	~	Filter precision:	Specify all fixed-point settings	~	Coefficients	Input/Output	Filter Internals
	Rounding mode:	Nearest (convergent)	~		Overflow Mode:	Wrap	`	•
Product word length: Product fraction length:	24 22	Accum. word length: Accum. fraction length:	25 22					

Filter arithmetic:	Fixed-point		∨ Filter precision:	Specify all fixed-point settings	Coefficients	Input/Output	Filter Internals
Input word length:	[14	Output word length:	14			
Input fraction length:		13					
O Input range (+/-):		1	Output fraction length:	13			
			Output range (+/-):	1			

Filter arithmetic:	Fixed-point	✓ Filter precision:	Specify all fixed-point settings	~	Coefficients	Input/Output
Numerator word length:	10	Best-precision fraction lengths		Use unsig	ned representation	
Numerator frac. length:	9				numerator coefficients to full	
O Numerator range (+/-):	1			utiliz	ze the entire dynamic range	

در این مرحله عرض بیت ورودی و خروجی که به طور تقریبی محاسبه میشود را ۱۴ بیت با ۱ بیت قسمت صحیح همچنین برای ضرایب، عرض بیت را ۱۰ که ۹ بیت آن قسمت کسری و یک بیت مقدار صحیح است ،در نظر گرفته میشود.


در شکل ۱) حاصل نشان داده شده که با مقدار Floating Point (نمودار نقطه چین) مقایسه شده.



شكل ٢) مقايسه پاسخ پله ها

در شکل ۲) نیز مقایسه پاسخ پله ها را میبینیم که به طور واضح مقدار کوانتیزه شده ضرایب ، تقریب خوبی از مقدار ممیز شناور آن هاست.

مقایسه فیلتر ها در سیمولینک




شکل ۳) مقایسه پاسخ پله (اَبی مدل فیکس پوینت زرد مدل ممیز شناور)


مطابق شکل ۳) پاسخ پله مدل کوانتزه شده که با تقریب خوبی مطابق مدل اصلی یا ممیز شناور است.

بررسى مدل بدون PipeLine

پیاده سازی فیلتر ها FIR به دو روش Direct و Transposed انجام میشود که ما دراینجا به مدل yorect پیاده سازی فیلتر ها پرداختیم :



ساختار Direct Form فيلتر



ساختار Transposed Structure فيلتر

شکل ۴) تفاومت مدل Direct و Transposed

در مدل Transposed تاخیر زمانی محاسبه جمع ها کمتر خواهد بود پس نسبت به مدل Direct بهینه تر است اما پیاده سازی آن پیچیده تر خواهد بود.

در پیاده سازی فیلتر این پروژه در مدل Direct بدون PipeLine کافیست در یک پروسه خطوط تاخیر(Delay Line) ها را بسازیم و سپس ضرب در ضرایب فیلتر کنیم و نتیجه را با هم به یکباره جمع کنیم و به خروجی بدهیم.


پس به تعداد ضرایب فیلتر یعنی ۲۱، عمل ضرب خواهیم داشت که نتیجه این ضرب ها را باید با هم جمع کنیم تا به خروجی بدهیم.

- برای صحت سنجی پیاده سازی پس از سنتز ماژول باید برای آن تست بنچ نوشته شود که خروجی را در فایلی ذخیره کند سپس نتایج این فایل را در نرم افزار متلب خوانده و با فیلتر پیاده شده اصلی با ضرایب ممیز شناور مقایسه میشود .
 - نوشتن روی فایل با دستور ساده fwrite انجام میشود.
- برای بررسی تاخیر های زمانی این ماژول و طراحی باید ابتدا فایلی به فرمت UCF به نام Post-PAR Static Timing Report را مشاهده کنیم

در این فایل به تعریف فرکانس کلاک بسنده کردیم:


NET "clk" PERIOD = 10 ns;

با این کار میتوان گزارش کاملی از تاخیر ها زمانی مانند Critical Path و یا Maximum Clock با این کار میتوان گزارش کاملی از تاخیر ها زمانی مانند Frequency را بدست آورد.



همانطور که مشخص است بیشترین کلاکی که میتوان به سیستم اعمال کرد برابر 16.027 MHz خواهد بود که مقدار بسیار کمی است.

مقایسه با متلب کافیست خروجی تست بنچ را به متلب دهیم و با فیلتر طراحی شده اصلی مقایسه کنیم




شکل ۶) مقایسه خروجی وریلاگ با فیلتر ممیز شناور اصلی

همانطور که مشخص است خروجی تست بنچ دقیقا همان خروجی فیلتر طراحی شده با فرمت Float است. تنها عیبی که میتوان به این طراحی گرفت بحث زمانی یعنی ماکزیمم کلاک قابل اعمال است که برای رفع این مشکل به سراغ Pipe Line میرویم.

بررسی مدل همراه با PipeLine

برای پیاده سازی مدل با پایپ لاین تنها کاری که باید بکنیم این است که عملیات های طولانی جمع را به جمع های دو بخشی کوچک تر تقسیم کنیم و حاصل را رجیستر کنیم با این کار برای رسیدن به ۱ داده خروجی نیاز نیست منتظر کل عملیات بمانیم چون بخشی از محاسبات از قبل و در مراحل قبلی انجام شده.




شكل ٧) مدل ساده پايپ لاين

در کد این مدل کافیست خروجی تمام ضرب ها را دو به دو به صورت non Blocking جمع کنیم و دوباره خروجی این جمع ها را با هم جمع کنیم تا در نهایت به ۲ یا ۳ جمع با دو عامل برسیم .

مقایسه با متلب

خروجی این ماژول دقیقا همان اعداد مدل بدون پایپ لاین میشود پس نیازی به مقایسه نیست اما در بخش گزارش زمانی (Timing Report) خواهیم داشت :



همانطور که مشخص است بیشترین کلاک قابل اعمال سیستم به شکل چشم گیری افزایش یافته و به مقدار 122.205MHz رسیده که نشان از کم شدن مسیر بحرانی و تاخیر سیستم میدهد.