

گزارش کار آزمایشگاه طراحی سیستم‌های دیجیتال

(Full) و جمع‌کننده کامل (Half Adder) مدارهای جمع‌کننده نیمه، Quartus II در این آزمایش، با استفاده از نرم‌افزار را طراحی و شبیه‌سازی کردیم. (Adder)

مدارهای مورد نظر را، (Block Diagram/Schematic File) در ابتدا، با استفاده از محیط طراحی شماتیک پیاده‌سازی کردیم. سپس آن‌ها را کامپایل کرده و بررسی کردیم که آیا از نظر منطقی و ساختاری درست پیاده‌سازی شده‌اند یا نه.

در نرم‌افزار (VWF Simulation) در مرحله بعدی، برای ارزیابی صحت عملکرد مدارها، از ابزار شبیه‌ساز موجی استفاده کردیم. با استفاده از این ابزار، ورودی‌های مختلفی به مدار دادیم و خروجی‌های آن را با جدول Quartus مقایسه کردیم. (Truth Table) درستی هدف از این آزمایش، بررسی عملکرد منطقی مدارهای جمع‌کننده بود و نتایج به دست آمده مطابق با انتظارات تئوری بودند.

جدول درستی

Half Adder: جدول درستی

A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Full Adder: جدول درستی

A	B	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Compile طراحی کردیم. سپس آن‌ها را Quartus II را در محیط شماتیک Full Adder و Half Adder ابتدا مدارهای کرده و از نظر ساختاری بررسی کردیم که بدون خطا باشند.

ایجاد کردیم و ورودی‌های ممکن را به مدار اعمال (VWF) پس از اطمینان از صحت طراحی، فایل شبیه‌سازی موجی کردیم. خروجی‌های به‌دست‌آمده با مقادیر مورد انتظار از جدول درستی مطابقت داشتند که این نشان‌دهنده عملکرد صحیح مدارها بود.

در نهایت می‌توان نتیجه گرفت که طراحی و پیاده‌سازی مدارهای جمع‌کننده نیمه و کامل با موفقیت انجام شده و تمامی مراحل تست و شبیه‌سازی نیز به درستی پیش رفت.