


TEMA 4. UNIDAD CENTRAL DE PROCESAMIENTO







UNIDAD CENTRAL DE PROCESAMIENTO

Índice

- Introducción
- © Construcción de la ruta de datos
- Esquema de implementación monociclo
- Esquema de implementación multiciclo






UNIDAD CENTRAL DE PROCESAMIENTO

- Las estructuras básicas del computador:
 - Unidad Central de Procesamiento
 - Unidad Aritmético-Lógica
 - Unidad de Control
 - Memoria Principal
 - Unidad de E/S
 - Ruta de datos














UNIDAD CENTRAL DE PROCESAMIENTO (CPU)








PROCESADOR EN ESTUDIO: MIPS

- Máquina RISC (computador con repertorio de instrucciones reducido)
- Tamaño buses y ancho de palabra: 32 bits
- Banco de registros
 - 32 registros de propósito general
 - Ancho de los registros: 32 bits
- Memoria:
 - 4G x 32
 - Acceso por byte (B), media palabra (16 bits, H), palabra (32 bits, W)
- Ancho registros de direcciones (PC) y datos (RI, MDR): 32 bits





EL PROCESADOR: RUTA DE DATOS Y CONTROL

Introducción

- Estudio simplificado: subconjunto de instrucciones del MIPS:

```
lw $t3, 4($t1); $t3 \leftarrow M[$t1+4] (cargar palabra)
sw $t0, 48($s3); M[48+$s3] \leftarrow $t0 (almacenar palabra)
```

⊙ Instrucciones aritmético-lógicas (TIPO – R): add, sub, and, or, slt

```
add $t0, $s2, $t0 ; $t0 \leftarrow $s2 + $t0 (sumar) 
slt $t0, $s3, $s4 ; Si ($s3<$s4) entonces $t0=1 sino $t0=0 
 (comparar)
```

```
beq $t0, $zero, Salto ; Si $t0=$zero entonces ir a Salto
i Bucle ; Ir a Bucle
```







EL PROCESADOR: RUTA DE DATOS Y CONTROL

- Implementación genérica:
 - Uso del contador de programa (PC) para proporcionar la dirección de la instrucción que se encuentra en memoria.
 - Leeremos registros
 - Utilizaremos la instrucción para decidir exactamente que hacer
- Dos tipos de memoria (por ser monociclo no puede leer dos veces la misma memoria para la instrucción y para los datos en el mismo ciclo):
 - De Instrucciones
 - De Datos
- Todas las instrucciones usarán la ALU después de leer los registros ¿porqué? ¿Referencia a memoria? ¿Aritméticas? ¿Control?





VISIÓN PRELIMINAR DEL PROCESADOR



- Dos tipos de unidades funcionales :
 - elementos que operan con datos (combinacionales) → ALU
 - elementos que contienen estado (secuenciales) → REGISTROS







VISIÓN GENERAL DEL PROCESADOR

Introducción

Visión más REALISTA, que la anterior, del procesador del esquema de implementación simple (monociclo).






VISIÓN GENERAL DEL PROCESADOR

Introducción

Esto es algo más realista todavía:








METODOLOGÍA DE SINCRONIZACIÓN

Introducción

Determina cuando un dato es válido y estable con respecto al reloj (en circuitos secuenciales -> MEMORIA y REGISTROS)

- Metodología disparada por flanco
- Ejecución típica:
 - Leer contenido de algún elemento de estado
 - Enviar valores a través de la lógica combinacional
 - Escribir resultado en uno elemento de estado








CONSTRUCCIÓN DE LA RUTA DE DATOS

Construcción de la ruta de datos

Ruta de datos:

- Para operar o almacenar datos dentro del procesador
- Requiere elementos funcionales que procesen los datos y las direcciones en la CPU
 - Registros,
 - ALUs,
 - multiplexores,
 - o memorias,
 - Buses
 - O ...






ELEMENTOS DE LA RUTA DE DATOS: BUSCAR INSTRUCCIÓN


Construcción de la ruta de datos BÚSQUEDA DE INSTRUCCIÓN: Obtener la instrucción a ejecutar

- Acciones que involucra:
 - Obtener instrucción de la memoria de instrucciones
 - Actualizar el valor del PC para que apunte a la siguiente instrucción

Elementos de la ruta de datos:








ELEMENTOS DE LA RUTA DE DATOS: BUSCAR INSTRUCCIÓN

Construcción de la ruta de datos BÚSQUEDA DE INSTRUCCIÓN: Obtener la instrucción a ejecutar









INSTRUCCIONES TIPO - R: ALU

Construcción de la ruta de datos Formato tipo - R (add, sub, and, or, slt)



Ejemplo: add \$t0, \$s1, \$s2 (\$8← \$17+\$18)
 add \$8, \$17, \$18


Cod. Op.	\$ s1	\$s2	\$tO	0	add
0	17	18	8	0	32
000000	10001	10010	01000	00000	100000



ELEMENTOS DE LA RUTA DE DATOS: INSTRUCCIÓN TIPO - R

Construcción de la ruta de datos BANCO DE REGISTROS: 32 de 32 bits cada uno en MIPS

- Construido con flips-flops D.
 - Lectura del Banco de registros e implementación.









ELEMENTOS DE LA RUTA DE DATOS: INSTRUCCIÓN TIPO - R

Construcción de la ruta de datos BANCO DE REGISTROS: 32 de 32 bits cada uno en MIPS

Escritura en el Banco de registros e implementación












INSTRUCCIONES TIPO - R: ALU

Construcción de la ruta de datos Acciones:

add \$t0, \$s1, \$s2 (\$8← \$17+\$18)


- Leer dos registros operandos
- Realizar la operación aritmética o lógica
- Escribir en el registro resultado



- En cualquier momento se puede leer de los registros
- Para escribir se debe activar la línea correspondiente
- Señal resultado "Cero" sirve para los SALTOS



Construcción de la ruta de datos Formato tipo - I w (carga de memoria), sw (almacena en memoria)




Ejemplo: lw \$t1, 100(\$t2) (\$9← M[\$10+100])

ор	\$t2	\$t1	Desplazamiento 16 bits	
35	10	9	100	
100011	01010	01001	0000 0000 0110 0100	







Construcción de la ruta de datos © Ejemplos:

lw \$t1, 100(\$t2) (\$t1← M[\$t2+100]) (de memoria a registro)

sw \$t0, 48(\$s3); M[48+\$s3] \leftarrow \$t0 (de registro a memoria)


- Acciones:
 - Leer OPERANDOS del BANCO de REGISTROS
 - Calcular DIRECCIÓN de MEMORIA utilizando el desplazamiento de 16 bits (utilizaremos la ALU y la unidad de EXTENSIÓN DE SIGNO)
 - Carga (lw): ESCRIBIR en el BANCO de REGISTROS el dato leído de la MEMORIA de datos.
 - Almacenamiento (sw): ESCRIBIR en la MEMORIA de datos el registro leído del BANCO de REGISTROS.






Construcción de la ruta de datos

Elementos necesarios para la RUTA de DATOS:






a) Memoria de datos

b) Unidad de extensión de signo






Construcción de la ruta de datos Ruta de datos: Almacenamiento en memoria sw \$t0, 48(\$s3); M[48+\$s3] ← \$t0








Construcción de la ruta de datos Ruta de datos: Carga desde memoria lw \$t1, 100(\$t2) (\$t1← M[\$t2+100])





INSTRUCCIONES TIPO - I: SALTO CONDICIONAL

Construcción de la ruta de datos Formato tipo - I (beq)



⊚ Ej.: beq \$1, \$2, 100 (Si \$1=\$2 entonces PC \leftarrow PC+4+100*4)

ор	\$2	\$1	Desplazamiento 16 bits	
4	2	1	100	
000100	00010	00001	0000 0000 0110 0100	






INSTRUCCIONES TIPO - I: SALTO CONDICIONAL

Construcción de la ruta de datos

- Operation Acciones:
 - Leer DOS REGISTROS del BANCO de REGISTROS
 - COMPARAR los REGISTROS:
 - Utilizar la ALU para RESTAR los DOS REGISTROS y chequear el indicador de resultado "cero" → SON IGUALES)
 - Calcular la dirección de salto
 - Extender el signo del campo desplazamiento
 - Desplazar dos bits a la izquierda (explicar)
 - Utilizar un sumador para añadir el desplazamiento al nuevo PC (PC + 4 calculado en la búsqueda de la instrucción)

Sumador Suma








INSTRUCCIONES TIPO - I: SALTO CONDICIONAL

Construcción de la ruta de datos Ruta de datos: beq \$1, \$2, 100 (Si \$1=\$2 entonces PC← PC+4+100*4)







INSTRUCCIONES TIPO - J: SALTO INCONDICIONAL

Construcción de la ruta de datos Formato tipo - J

ор	dirección de salto
6 bits	26 bits

Ejemplo: j 2500

 $(PC \leftarrow 2500*4)$

ор	Dirección 26 bits		
2	2500		
000010	00 0000 0000 0000 1001 1100 0100		






INSTRUCCIONES TIPO - J: SALTO INCONDICIONAL


Construcción de la ruta de datos

• Acciones:

 Reemplazar los 28 bits de menor peso del PC actualizado (PC+4 calculado en la búsqueda de la instrucción) por los 26 bits de menor peso de la instrucción desplazados 2 bits a la izquierda (se rellena con dos 0 por la derecha).







IMPLEMENTACIÓN MONOCICLO

Esquema de implementación simple

- © Combinar segmentos de la ruta de datos y añadir las líneas de control y los multiplexores necesarios.
- Diseño monociclo: las instrucciones se ejecutan en un único ciclo de reloj.
 - Ningún elemento de la ruta de datos puede utilizarse más de una vez por instrucción (duplicación de elementos):
 - Memoria separadas para instrucciones y datos, varios sumadores...
 - Utilizar multiplexores para compartir elementos con entradas distintas para instrucciones diferentes.
 - La duración del ciclo de reloj estará determinado por la duración de la instrucción más lenta.







RUTA DE DATOS: Operaciones

Esquema de implementación simple

Parte operacional para instrucciones con referencia a memoria y aritmético-lógicas.








RUTA DE DATOS: Búsqueda+Operaciones

Esquema de implementación simple

Incorporamos la búsqueda de la instrucción.









RUTA DE DATOS COMPLETA

Esquema de implementación simple





UNIDAD DE CONTROL

Esquema de implementación simple

A partir de la información proporcionada por los 32 bits de la instrucción:

- Selecciona las operaciones a realizar (operación ALU, leer/escribir, etc.)
- © Controla el flujo de los datos (entradas de los multiplexores)
- Ejemplo: add \$8, \$17, \$18

ор	rs	rt	rd	shamt	funct
000000	10001	10010	01000	00000	100000

 La operación de la ALU está determinada por el tipo de instrucción y el campo "funct"
 .





UNIDAD DE CONTROL

Esquema de implementación simple

- Ejemplo: ¿Qué debería hacer la ALU con esta instrucción?
- Iw \$1, 100(\$2)

ор	rs	rt	Desplazamiento 16 bits
35	2	1	100

Señales de control a la ALU

	ALU operation (4 bits)	Operación
Ī	0000	AND
	0001	OR
	0010	suma
	0110	resta
	0111	Activar si menor que
	1100	NOR



CONTROL DE LA ALU

Esquema de implementación simple

- Instrucciones lw/sw
 - Operación de la ALU: SUMA → ALU operation =0010
- Instrucciones de salto
 - Operación de la ALU: RESTA → ALU operation =0110
- Instrucciones Tipo R
 - Operación de la ALU: DEPENDE DEL CAMPO FUNCT
- Suponer señal ALUOp que identifique el tipo de instrucción:





CONTROL DE LA ALU

Esquema de implementación simple

- ⑤ Dos niveles de Control: Control Principal y Control ALU (→ reduce la complejidad del controlador principal y se incrementa la velocidad)
- El Control Principal genera señal ALUop según el código de operación

Instrucción	ALUOp	Operación	Campo funct	Acción de la ALU	Entrada de control a la ALU
lw	00	Cargar palabra	XXXXXX	Suma	0010
sw	00	Almacenar palabra	XXXXXX	Suma	0010
beq	01	Saltar si igual	XXXXXX	Resta	0110
R-type	10	Suma	100000	Suma	0010
		Resta	100010	Resta	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		Activar si menor	101010	Activar si menor	0111
		que		que	




CONTROL DE LA ALU

Esquema de implementación simple

Tabla de verdad:

Bits A	Bits del campo funct						Señales de control de la ALU				
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	FO	Op3	Op2	Op1	Op0
0	0	Χ	Х	Х	Х	Х	Х	0	0	1	0
0	1	Χ	Χ	Х	Х	Χ	Х	0	1	1	0
1	0	Χ	Х	0	0	0	0	0	0	1	0
1	Х	Χ	Х	0	0	1	0	0	1	1	0
1	0	Χ	Χ	0	1	0	0	0	0	0	0
1	0	Χ	Х	0	1	0	1	0	0	0	1
1	0	Χ	Χ	1	0	1	0	0	1	1	1

Lógica Combinacional (ControlALU):
 De los 64 (28) valores posibles de la tabla,
 sólo usamos 6 (simplificamos el circuito)
 X: No influyen en la señal de salida.








RUTA DE DATOS con CONTROL ALU

Esquema de implementación simple










UNIDAD DE CONTROL PRINCIPAL

Esquema de implementación simple

Las señales de control se obtienen de las instrucciones:





UNIDAD DE CONTROL PRINCIPAL

Esquema de implementación simple

Tabla de verdad:

Entradas Salidas

Instrucción		Código de Operación					RegDst	ALUSrc	Memto	Reg	Mem	Mem	Branch	ALLIOn1	1 ALUOp0
mstruccion	Op5	Op4	Op3	Op2	Op1	Op0	Regust	ALOSIC	Reg	Write	Read	Write	Dianch	ALOOPI	ЛЕООРО
Formato R	0	0	0	0	0	0	1	0	0	1	0	0	0	1	0
lw	1	0	0	0	1	1	0	1	1	1	1	0	0	0	0
sw	1	0	1	0	1	1	Х	1	Χ	0	0	1	0	0	0
beq	0	0	0	1	0	0	Х	0	Х	0	0	0	1	0	1



Cuando la tabla de verdad es grande conviene obtener la expresión algebraica como suma de productos que puede ser fácilmente implementada en un circuito lógico programable (PLD).




UNIDAD DE CONTROL PRINCIPAL

Esquema de implementación simple

© Circuito lógico:


Entradas

Código de Operación Memto Reg Mem Mem Branch ALUOp1 ALUOp0 ALUSro Instrucción Write Write Read Formato R lw Χ beq Χ










RUTA DE DATOS Y CONTROL

Esquema de implementación simple








INSTRUCCIONES FORMATO TIPO - R

Esquema de implementación simple

Add \$t1, \$t2, \$t3 en un ciclo de reloj (4 pasos):

- Se obtiene la instrucción y se incrementa PC
- 2.- Se leen \$t2 y \$t3 y se computan las líneas de control principal a partir de "opcode"
- 3.- La ALU opera los registros usando los códigos del campo "funct" y ALUop que entran al Control ALU.
- 4.- El resultado de la ALU se escribe en el registro de destino \$t1





Instrucción	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUp0
Formato R	1	0	0	1	0	0	0	1	0



44




INSTRUCCIÓN SALTAR SI IGUAL (Beq)

Esquema de implementación simple

Beq \$t1, \$t2, offset en un ciclo de reloj (4 pasos):

- Se obtiene la instrucción y se incrementa PC
- 2.- Se leen \$t1 y \$t2 y se computan las líneas de control principal a partir de "opcode"
- 3.- La ALU RESTA \$t1 y \$t2 y calcula PC+4+offset(<<2)
- 4.- El resultado "ZERO" de la ALU decide qué valor acaba en PC



Instrucción	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUp0
Beq	Х	0	Х	0	0	0	1	0	1



45




INSTRUCCIÓN DE CARGA (Lw)

Esquema de implementación simple

Lw \$11, offset (\$12) en un ciclo de reloj (5 pasos):

- Se obtiene la instrucción y se incrementa PC.
- 2.- Se lee \$t2 y se computan las líneas de control principal.
- 3.- La ALU SUMA \$t2 y offset (ext 32 bits).
- 4.- El resultado de la ALU se usa como dirección de memoria.
- 5.- El dato leído de memoria se escribe en \$t1



Instrucción	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUp0
Lw	0	1	1	1	1	0	0	0	0




46



CRONOGRAMA INSTRUCCIÓN LW









AÑADIR INSTRUCCIÓN DE SALTO INCONDICIONAL

Esquema de implementación simple

Formato de la instrucción:

2
31:26
Cod. Op.


- La dirección de salto se forma con la concatenación de:
 - 4 bits superiores del PC actualizado (PC+4 calculado en la búsqueda de la instrucción)
 - los 26 bits de menor peso de la instrucción
 - 00
- Mabrá que añadir una nueva señal de control que se active con la instrucción: Jump






RUTA DE DATOS CON SALTO INCONDICIONAL

Esquema de implementación simple










Ejercicio

Esquema de implementación simple

© Calcular el tiempo de ciclo suponiendo retardos despreciables para todos los elementos de la ruta de datos monociclo excepto para:

Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns)







Ejercicio (solución)

Esquema de implementación simple

- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.
- El ciclo de reloj deberá ser de 6 ns.


Tipo Instr.		Unidades funcionales utilizadas								
Tipo - R	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso Reg. (0.5 ns)		4 ns				
Lw	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso mem. (2 ns)	Acceso Reg. (0.5 ns)	6 ns				
Sw	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso mem. (2 ns)		5.5 ns				
Salto Cond.	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)			3.5 ns				
Salto Incond.	Buscar Instr. (2 ns)					2 ns				



PROBLEMAS IMPLEMENTACIÓN MONOCICLO


Esquema de implementación simple

La duración del ciclo de reloj viene determinado por la instrucción más lenta.



- ¿Qué ocurriría si tuviéramos una instrucción muy complicada, por ejemplo una operación en coma flotante?
- No es viable duraciones del ciclo de reloj distintas para distintas instrucciones.
- Se utilizan muchos elementos en la ruta de datos y algunos de ellos se encuentran replicados.





Ejercicios

Esquema de implementación simple

- Dadas las siguientes instrucciones, determinar codificación hexadecimal:
 - Iw \$1, 40 (\$6)
 #Op = 35
 - bne \$1, \$2, 100 #Op = 5
- Dadas las siguientes instrucciones y la figura, determinar los valores de las señales de control de la UC:
 - 1) add \$1, \$2, \$25
 - 2) lw \$4, 100(\$1)
 - 3) sw \$1, 35(\$5)
 - 4) beq \$3, \$4, 1000
- ¿Qué valor toman las señales de control de la UC al ejecutar la instrucción: 0x8D0B0008 ?





Ejercicios (y 2)

Esquema de implementación simple

- Dadas las siguientes codificaciones de instrucciones:
 - 0x8C430010
 - o 0x1023000C

Determinar:

- Salida de la extensión de signo.
- 2. Entradas de la Unidad de Control de la ALU
- Nueva dirección del PC después de ejecutar la instrucción e indicar el camino





Ejercicios (y 3)

Esquema de implementación simple


- Dadas las siguientes codificaciones de instrucciones:
 - (a) 0x8C430010
 - (b) 0x1023000C

Suponiendo que la memoria de datos está TODA a 0 y los registros contienen la siguiente información:

	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4

- 1. Mostrar los valores de salida de cada Mx (considerar ruta con jump)
- 2. Valores de entrada de la ALU y de las dos unidades de SUMA
- 3. Valores de todas las entradas del BANCO de REGISTROS





SOLUCIÓN A LA IMPLEMENTACIÓN MONOCICLO

Esquema de implementación simple

Ruta de datos multiciclo


- Utiliza un ciclo de reloj más corto.
- Cada instrucción puede durar distintos ciclos de reloj (que suelen ser más cortos).
- Se comparten unidades funcionales dentro de la misma instrucción.
- Segmentación
 - La búsqueda y ejecución de la siguiente instrucción comienza antes de terminar la instrucción en curso.
- Procesamiento superescalar
 - Búsqueda y ejecución de varias instrucciones a la vez.
- La segmentación y los superescalares se estudiarán el próximo curso.





VISIÓN GENERAL IMPLEMENTACIÓN **MULTICICLO**


Esquema de implementación multiciclo



Ruta de datos multiciclo

- Se comparte la memoria para Instrucciones o datos
- Se comparte la ALU para aritmetico-lógicas y PC
- Se añaden registros temporales: RI, MDR, A, B y SalidaALU (se usan entre ciclos de reloj de la misma instrucción).
- Los valores de los registros temporales no se ven externamente entre instrucciones distintas.





APROXIMACIÓN MULTICICLO

Esquema de implementación multiciclo

- Reutilizaremos las unidades funcionales
 - ALU utilizada para calcular la dirección y para incrementar PC
 - Memoria utilizada para albergar las instrucciones y datos

 Las señales de control no estarán únicamente determinadas por la instrucción


 Utilizaremos una máquina de estados finitos para especificar el control





MÁQUINAS DE ESTADOS FINITOS

- Formada por:
 - Un conjunto de estados
 - Función de próximo estado (determinado por el estado actual y la entrada)
 - Función de salida (determinado por el estado actual y la posible entrada)








RUTA DE DATOS MULTICICLO

- Romper las instrucciones en pasos (o etapas), cada uno con una duración de un ciclo de reloj
 - Distribuir la cantidad de trabajo a realizar
 - Restricción: en cada ciclo sólo pueda utilizarse una unidad funcional
- Al final del ciclo
 - Almacenar valores para usarlos en ciclos posteriores (facilidad)
 - Introducir registros "internos" adicionales






RUTA DE DATOS multiciclo








RUTA DE DATOS multiciclo + CONTROL







FASES DE EJECUCIÓN EN GENERAL








FASES DE EJECUCIÓN

Esquema de implementación multiciclo



LAS INSTRUCCIONES TARDARÁN DE 3 - 5 CICLOS!





ESTABLECIMIENTO DE LAS FASES (1)

Esquema de implementación multiciclo

Fase 1: Búsqueda de la instrucción.

- Utilizamos el PC para buscar la instrucción y la guardamos en el registro de instrucción (RI).
- Incrementados el PC en 4 y guardamos el resultado en el PC.

Se puede describir de forma sucinta utilizando RTL "Register-Transfer Language"

RI
$$\leftarrow$$
 Memoria[PC];
PC \leftarrow PC + 4;

¿Podrías establecer el valor de las señales de control que se deben activar?

¿Qué ventaja tiene actualizar ahora el PC?





ESTABLECIMIENTO DE LAS FASES (2)

Esquema de implementación multiciclo

Fase 2: Decodificación y búsqueda de registros.

- Leer los registros indicados por rs y rt y almacenarlos en A y B.
- Calcular la dirección de salto (se ignorará si la instrucción no es de salto)

```
A \leftarrow Reg[RI[25-21]];
B \leftarrow Reg[RI[20-16]];
ALUOut \leftarrow PC+(extensión-signo(RI[15-0])<< 2);
```



Fase 1 y Fase 2 son comunes A TODAS las instrucciones.



ESTABLECIMIENTO DE LAS FASES (3)


Esquema de implementación multiciclo

Fase 3: Ejecución, cálculo de la dirección de memoria o finalización del salto.

La ALU está realizando uno de las tres siguientes funciones dependiendo de la instrucción que se trate (según el tipo de instrucción):

- Referencia a memoria: Conforma la dirección de memoria
 SalidaALU ← A + extensión-signo (IR[15-0]);
- Tipo-R: Realiza operación aritmética según código de operación SalidaALU ← A op B;
- Salto condicional: Beq y control del salto según "Zero" Si (A==B) PC ← SalidaALU;





ESTABLECIMIENTO DE LAS FASES (4)

Esquema de implementación multiciclo

Fase 4: Acceso a memoria o finalización instrucciones tipo R.

Accesos a memoria de cargas y almacenamientos :

Finalización de la instrucción tipo-R:

$$Reg[RI[15-11]] \leftarrow SalidaALU;$$





ESTABLECIMIENTO DE LAS FASES (5)

Esquema de implementación multiciclo

Fase 5: Finalización de lectura en memoria.

Reg[IR[20-16]] ← MDR; (Escritura en el registro)

¿ Qué ocurre con el resto de las instrucciones?





RESUMEN DE LAS FASES DE EJECUCIÓN

Esquema de implementación multiciclo

Nombre de la etapa o fase	Acción para instrucciones tipo R	Acción para instrucciones de referencia a memoria	Acción para saltos condicionales	Acción para saltos incondicionales						
Búsqueda instrucción		$RI \leftarrow Mem[PC]$ $PC \leftarrow PC + 4$								
Decodificación/ búsqueda de registros	A ← Reg [IR[25-21]] B ← Reg [IR[20-16]] SalidaALU ← PC + (extensión-signo (IR[15-0]) << 2)									
Ejecución, cálculo de la dirección/ finalización del salto	SalidaALU ← A op B	SalidaALU ← A + extensión-signo (RI[15-0])	Si (A ==B) entonces PC ← SalidaALU	PC ← PC [31-28] & (RI[25-0]<<2)						
Acceso a memoria o Finalización tipo R	Reg [RI[15-11]] ← SalidaALU	Lw: MDR ←Mem [SalidaALU] o Sw: Mem [SalidaALU] ← B								

Lw: Reg[RI[20-16]]= ←MDR




Finalización de la


Lectura de memoria



RUTA DE DATOS multiciclo + CONTROL

Esquema de implementación multiciclo





No necesitan señal de escritura






ACLARACIONES

- Las señales ALUOp y ALUSrcB son de dos bits, el resto de 1bit.
- Los registros A, B, MDR y SalidaALU se escriben en cada ciclo de reloj (no necesitan señal de control).
- En la ruta de datos anterior no se pueden ejecutar las instrucciones de salto condicional (beq) e incondicional (jump), falta completarla:
 - En el registro PC se puede escribir el PC incrementado, o las direcciones de salto obtenidas para las instrucciones de salto (hay que añadir un multiplexor a su entrada)
 - La escritura del PC se puede hacer combinando dos señales de control:
 - o una que escribe incondicionalmente en el PC (PCWrite) que se activa en la fase 1 o si es un salto incondicional.
 - Y otra que escribe en el PC si el salto es efectivo (PCWriteCond) que se activa si la instrucción es Beq.





RUTA DE DATOS COMPLETA Y CONTROL








ACTIVACIÓN DE LAS SEÑALES DE CONTROL

Fases	Operación	Activación de señales				
FASE 1						
	RI ← M[PC] PC ← PC + 4	MemRead, lorD=0, IRWrite ALUSrcA=0, ALUSrcB=01, ALUOp=00, PCSource=00, PCWrite				
FASE 2						
	$A \leftarrow \text{Reg [IR[25-21]]}$ $B \leftarrow \text{Reg [IR[20-16]]}$ $A \leftarrow \text{Reg [IR[20-16]]}$ $A \leftarrow \text{Reg [IR[25-21]]}$ $A \leftarrow \text{Reg [IR[25-21]]}$	ALUSrcA=0, ALUSrcB=11, ALUOp=00				
FASE 3						
LW, SW	SalidaALU ← A + extensión-signo (RI[15-0])	ALUSrcA=1, ALUSrcB=10, ALUOp=00				
Tipo R	SalidaALU ← A op B	ALUSrcA=1, ALUSrcB=00, ALUOp=10				
BEQ	Si (A ==B) entonces PC ← SalidaALU	ALUSrcA=1, ALUSrcB=00, ALUOp=01, PCWriteCond=1, PCSource=01				
J	PC ← PC [31-28] & (RI[25-0]<<2)	PCWrite, PCSource=10				
FASE 4						
LW	MDR ←Mem [SalidaALU]	MemRead, lorD=1				
SW	Mem [SalidaALU] ← B	MemWrite, lorD=1				
Tipo R	Reg [Rl[15-11]] ← SalidaALU	RegDst=1, RegWrite, MemtoReg=0				
FASE 5						
LW	Reg[Rl[20-16]]= ←MDR	RegDst=0, RegWrite, MemtoReg=1				






EJEMPLO: EJECUCIÓN INSTRUCCIONES TIPO-R







EJEMPLO: EJECUCIÓN INSTRUCCIÓN LW








CRONOGRAMA INSTRUCCIÓN LW

Implementación multiciclo









Esquema de implementación multiciclo

© Cuántos ciclos se necesitan para ejecutar este código?

```
lw $t2, 0($t3)
lw $t3, 4($t3)
beq $t2, $t3, Label — #suponer no
add $t5, $t2, $t3
sw $t5, 8($t3)
```

Label: ...

- ¿Qué está ocurriendo durante el octavo ciclo de ejecución?
- ¿En qué ciclo ocurre la suma de \$t2 y \$t3?
- ¿Cuánto tarda el programa si la CPU es de 100Mhz?



EJERCICIO (solución)

Esquema de implementación multiciclo


© Cuántos ciclos se necesitan para ejecutar este código? 21 ciclos

```
lw $t2, 0($t3)
lw $t3, 4($t3)
beq $t2, $t3, Label  #suponer no (3)
add $t5, $t2, $t3
sw $t5, 8($t3)
(4)
```

Label: ...

- Qué está ocurriendo durante el octavo ciclo de ejecución?
 Durante el ciclo 8: SalidaALU ← A + extensión-signo (RI[15-0]) (operación lw segunda instrucción)
- ¿En qué ciclo ocurre la suma de \$t2 y \$t3?
 La suma empieza en el ciclo 14 y acaba en el 17; en concreto, la suma efectiva se realiza en el paso 3 de la operación, o sea en el ciclo 16.
- ¿Cuánto tarda el programa si la CPU es de 100Mhz? 210 ns






MÉTODO DE LA TABLA DE ESTADOS

Esquema de implementación multiciclo

Aquí no se puede aplicar sólo una tabla de verdad basada en la instrucción, porque la instrucción se ejecuta en varios pasos

- Basada en una máquina de estados finitos o microprogramada
- Una máquina de estados finitos consta:
 - Memoria Interna que contiene el estado
 - Cada estado corresponde a un ciclo de reloj y contiene las operaciones a realizar en ese ciclo
 - Dos funciones combinacionales:
 - La función de estado siguiente
 - La función de estado siguiente es una función combinacional que a partir de las entradas y el estado actual determina el estado siguiente.
 - La función de salida
 - La función de salida produce el conjunto de señales de control a partir de sus entradas y el estado actual.






IMPLEMENTACIÓN DEL CONTROL


- © El valor de las señales de control depende de:
 - Que instrucción se esté ejecutando
 - Que paso (etapa o fase) se está realizando
- Utilizaremos la información que hemos recogido hasta el momento para especificar la máquina de estados finitos:
 - Especificar la máquina de estados finitos gráficamente, o
 - Utilizar microprogramación
- La implementación derivará de la especificación





GRAFO DE ESTADOS

Esquema de implementación multiciclo







TEMA 4. UNIDAD CENTRAL DE PROCESAMIENTO



IMPLEMENTACIÓN DE LA MAQUINA DE ESTADOS FINITOS







ECUACIONES LÓGICAS PARA EL CONTROL

Esquema de implementación multiciclo

Para las señales de control

Salidas	Estado Actual
PCWrite	estado0 + estado9
PCWriteCond	estado8
lorD	estado3 + estado5
MemRead	estado0 + estado3
MemWrite	estado5
IRWrite	estado0
MemtoReg	estado4
PCSource1	estado9
PCSource0	estado8
ALUOp1	estado6
ALUOp0	estado8
ALUSrcB1	estado1 + estado2
ALUSrcB0	estado0 + estado1
ALUSrcA	estado2 + estado6 + estado8
RegWrite	estado4 + estado7
RegDst	estado7



ECUACIONES LÓGICAS PARA EL CONTROL

Esquema de implementación multiciclo

Para el siguiente estado de forma comprimida

Salidas	Estado Actual	Código de Operación
SiguienteEstado0	estado4 + estado5 + estado7 +estado8 + estado9	
SiguienteEstado1	estado0	
SiguienteEstado2	estado1	(Op = 'lw') + (Op = 'sw')
SiguienteEstado3	estado2	(Op = 'lw')
SiguienteEstado4	estado3	
SiguienteEstado5	estado2	(Op = 'sw')
SiguienteEstado6	estado1	(Op = 'Tipo R')
SiguienteEstado7	estado6	
SiguienteEstado8	estado1	(Op = 'beq')
SiguienteEstado9	estado1	(Op = 'jump')





Esquema de implementación multiciclo

Obtener la ecuación lógica para el bit de menor peso de SiguienteEstadoN

Solución

Utilizaremos 4 bits para codificar tanto el estado actual (bits E3, E2, E1,y E0) como el siguiente estado (bits SE3, SE2, SE1 y SE0). Por ejemplo, SiguienteEstado6 se codificará con SiguienteEstado=0110= $\overline{SE3}$. SE2. SE1. $\overline{SE0}$

El bit de menor peso estará a 1 en SiguienteEstado1, SiguienteEstado3, SiguienteEstado5, SiguienteEstado7 y SiguienteEstado9 (IMPARES). Las ecuaciones para cada uno estos estados se obtiene de la tabla anterior:

$$SiguienteEstado1 = Estado0 = \overline{E3} \cdot \overline{E2} \cdot \overline{E1} \cdot \overline{E0}$$

$$Siguiente Estado 3 = Estado 2 \cdot \left(Op[5..0] = Lw\right) = \overline{E3} \cdot \overline{E2} \cdot E1 \cdot \overline{E0} \cdot Op5 \cdot \overline{Op4} \cdot \overline{Op3} \cdot \overline{Op2} \cdot Op1 \cdot Op0$$

$$SiguienteEstado5 = Estado2 \cdot \left(Op[5..0] = sw\right) = \overline{E3} \cdot \overline{E2} \cdot E1 \cdot \overline{E0} \cdot Op5 \cdot \overline{Op4} \cdot Op3 \cdot \overline{Op2} \cdot Op1 \cdot Op0$$

$$Siguiente Estado 7 = Estado 6 = \overline{E3} \cdot E2 \cdot E1 \cdot \overline{E0}$$

$$SiguienteEstado9 = Estado1 \cdot \left(Op\big[5..0\big] = jump\right) = \overline{E3} \cdot \overline{E2} \cdot \overline{E1} \cdot E0 \cdot \overline{Op5} \cdot \overline{Op4} \cdot \overline{Op3} \cdot \overline{Op2} \cdot Op1 \cdot \overline{Op0}$$

El bit SEO es la suma lógica de todos los términos.





TABLA DE SALIDA

Esquema de implementación multiciclo

Tabla de verdad para las señales de control que dependen sólo de los estados

Señales Control	Estado (E[30])									
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001
PCWrite	1	0	0	0	0	0	0	0	0	1
PCWriteCond	0	0	0	0	0	0	0	0	1	0
IorD	0	0	0	1	0	1	0	0	0	0
MemRead	1	0	0	1	0	0	0	0	0	0
MemWrite	0	0	0	0	0	1	0	0	0	0
IRWrite	1	0	0	0	0	0	0	0	0	0
MemtoReg	0	0	0	0	1	0	0	0	0	0
PCSource1	0	0	0	0	0	0	0	0	0	1
PCSource0	0	0	0	0	0	0	0	0	1	0
ALUOp1	0	0	0	0	0	0	1	0	0	0
ALUOp0	0	0	0	0	0	0	0	0	1	0
ALUSrcB1	0	1	1	0	0	0	0	0	0	0
ALUSrcB0	1	1	0	0	0	0	0	0	0	0
ALUSrcA	0	0	1	0	0	0	1	0	1	0
RegWrite	0	0	0	0	1	0	0	1	0	0
RegDst	0	0	0	0	0	0	0	1	0	0



TABLA DE SIGUIENTE ESTADO

Esquema de implementación multiciclo

Tabla de verdad para el siguiente estado, depende de la instrucción.


Estado Actual	Op[50]						
E[30]	000000 (Formato R)	000010 (jump)	000100 (beq)	100011 (lw)	101011 (sw)		
0000	0001	0001	0001	0001	0001		
0001	0110	1001	1000	0010	0010		
0010	XXXX	xxxx	XXXX	0011	0101		
0011	0100	0100	0100	0100	0100		
0100	0000	0000	0000	0000	0000		
0101	0000	0000	0000	0000	0000		
0110	0111	0111	0111	0111	0111		
0111	0000	0000	0000	0000	0000		
1000	0000	0000	0000	0000	0000		
1001	0000	0000	0000	0000	0000		



IMPLEMENTACIÓN CON UN PLD

Esquema de implementación multiciclo

- Se observa como las señales de control <u>no dependen</u> del código de operación.
- El código de operación se usa para establecer el siguiente estado.






89



IMPLEMENTACIÓN CON ROM

- ROM = "Read Only Memory"
 - Los valores de las localizaciones de la memoria están fijados previamente
- Se puede utilizar una ROM para implementar una tabla de verdad
 - Si la dirección tiene m-bits, podemos direccionar 2^m entradas en la ROM
 - Las salidas serán los bits de datos apuntados por la dirección.



m es la "altura", y n es la "anchura"


			_			
0	0	0	0	0 1 1 0 0 0 1	1	1
0	0		1	1	0	0
0	1	0	1	1	0	0
0	1	1	1	0	0	0
1	0	0	0	0	0	0
1	0	1	0	0	0	1
1	1	0	0	1	1	0
1	1	1	0	1	1	1






IMPLEMENTACIÓN CON ROM

- Las entradas a la unidad de control son las líneas de dirección de la ROM
- El ancho de la palabra de la memoria corresponde al número de salidas de la Unidad de Control.







IMPLEMENTACIÓN CON ROM

Esquema de implementación multiciclo

¿Cuántas entradas hay?

6 bits para el código de operación, 4 bits para el estado = 10 líneas de dirección (es decir, 2^{10} = 1024 direcciones diferentes)

¿Cuántas salidas hay?

16 salidas de control a la ruta de datos, 4 bits para el estado = 20 salidas

La ROM es 2^{10} x 20 = 20K bits (un tamaño bastante inusual)

Bastante grande, ya que para muchas entradas las salidas son las mismas ya que el código de operación es a menudo ignorado







- ¿Contenido de las memoria ROM para los 16 bits más altos de la palabra de memoria?
- ¿Para qué direcciones de la ROM el bit correspondiente a la señal de control PCWrite (que será el bit de mayor peso de la palabra de control) estará a 1?
 - Solución
 - Se obtiene directamente de la tabla de salida. Este conjunto de palabras estará repetido 64 veces en toda la ROM para las distintas combinaciones de la parte alta de la dirección.
 - PCWrite está a nivel alto en los estados 0 y 9; el estado actual corresponde a los 4 bits más bajos de la dirección de memoria

Dirección de memoria	Bits 194 de la palabra
XXXXXX 0000	100101000001000
XXXXXX 0001	00000000011000
XXXXXX 0010	00000000010100
XXXXXX 0011	001100000000000
XXXXXX 0100	00000100000010
XXXXXX 0101	001010000000000
XXXXXX 0110	00000001000100
XXXXXX 0111	00000000000011
XXXXXX 1000	010000010100100
XXXXXX 1001	10000010000000





ROM vs CIRCUITO LÓGICO

- Se pueden utilizar dos ROMs para el control
 - 4 bits del estado nos dan 16 salidas, 2⁴ x 16 bits de ROM
 - o 10 bits para los 4 bits del siguiente estado, 2¹⁰ x 4 bits de ROM
 - Total: 4.3K bits de ROM
- PLD es mucho más pequeño
 - puede compartir términos productos
 - o solo necesita entradas que produzcan una salida activa
 - se pueden tener en cuenta los términos X
 - Tamaño es (entradas ´términos producto) + (salidas ´términos producto)
 - Para el ejemplo = (10x17)+(20x17) = 460 celdas PLD






Ejercicios

Se ha modificado ligeramente la ruta de datos del MIPS como se muestra en la figura para que se pueda ejecutar la siguiente instrucción nueva:

- Suponer que se añade un nuevo formato de instrucción similar al R con la diferencia que los bits [0-4] se utilizan para especificar el registro fuente adicional, además se añade un nuevo código de operación para esta instrucción.
- Suponed que en esta nueva ruta de datos se ejecutan también las instrucciones aritmético-lógicas (add, sub, and, or y slt) con formato tipo R y las instrucciones lw, sw y beq con formato tipo I.



Ejercicios







Ejercicios

Se pide:

- a) Obtened las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: PC ← PC +4) de las instrucciones add3, add, lw y beq. Las instrucciones deben ejecutarse en el menor número posible de ciclos de reloj.
- Obtened el valor de las señales de control que se activan en cada ciclo de reloj para las instrucciones **add3**, **add**, **lw y beq**. Suponed que al inicio de cada ciclo de reloj todas señales de control tienen el valor 0 (están desactivadas).
- c) Si el la frecuencia de reloj del procesador es de 100GHz, ¿Cuánto tarda en ejecutarse cada instrucción?





Ejercicios

Apartados a) y b)

- Como la instrucción Add3 requiere utilizar la ALU 2 veces, se ha añadido una nueva entrada al multiplexor de entrada de la ALU para que pueda sumarse el valor almacenado en ALUout.
- Se necesita también volver a leer el banco de registros, por lo que se requiere un multiplexor y una nueva señal de control para la entrada de uno de los puertos de lectura del registro 3.
- La lectura del tercer registro fuente se ha implementado durante el ciclo de reloj en el que se realiza la primera suma.





Ejercicios

Ciclos	Operación (apartado a)	Activación de señales (apartado b)
Ciclo 1		
	RI ← Memoria[PC] PC ← PC + 4	MemRead, IorD=0, IRWrite, ALUSrcA1=0, ALUSrcA2=1, ALUSrcB=01, ALUOp=00, PCSource=00, PCWrite=1
Ciclo 2		
	Decodificación $A \leftarrow \text{Reg}[\text{RI}[25-21]]$ $B \leftarrow \text{Reg}[\text{RI}[20-16]]$ $ALUOut \leftarrow \text{PC+}(\text{extensión-signo}(\text{RI}[15-0]) << 2)$	RegRead=0, ALUSrcA1=0, ALUSrcA2=1 ALUSrcB=11, ALUOp=00
Ciclo 3		
Add3	$\begin{array}{l} ALUOut \leftarrow A + B \\ B \leftarrow Reg[RI[4-0]] \end{array}$	RegRead=1, ALUSrcA1=1, ALUSrcA2=1 ALUSrcB=00, ALUOp=00
Add	ALUOut ← A + B	ALUSrcA1=1, ALUSrcA2=1 ALUSrcB=00, ALUOp=00
Lw	ALUOut ← A + extensión-signo (IR[15-0]);	ALUSrcA1=1, ALUSrcA2=1 ALUSrcB=11, ALUOp=00
Beq	Si (A==B) PC ← SalidaALU	ALUSrcA1=1, ALUSrcA2=1, ALUSrcB=00, ALUOp=10, PCWriteCond=1, PCSource=01
Ciclo 4		
Add3	ALUOut ← ALUOut + B	ALUSrcA2=0, ALUSrcB=00, ALUOp=00
Add	Reg[RI[15-11]] ← ALUOut	RegDst=1, RegWrite=1, MemtoReg=0
Lw	MDR ← Mem [ALUOut]	MemRead=1, lorD=1
Ciclo 5		
Add3	Reg[RI[15-11]] ← ALUOut	RegDst=1, RegWrite=1, MemtoReg=0
Lw	Reg[IR[20-16]]← MDR	RegDst=0, RegWrite=1, MemtoReg=1



Ejercicios

Apartados c)

$$f = 100GHz \rightarrow T = \frac{1}{100 \times 10^{+9}} seg = 10ps$$

- Las instrucciones Add3 y Lw tardan duran 5 ciclos
 5x10ps=50ps en ejecutarse
- La instrucción Add tarda 4 ciclos
 4x10ps=40 ps en ejecutarse
- La instrucción Beq tarda 3 ciclos
 3x10ps=30ps en ejecutarse






Ejercicios

Se desea que la ruta de datos multiciclo del MIPS ejecute una nueva instrucción de tipo I denominada Sm (saltar a memoria):

$$PC \leftarrow M[Rf1 + Rf2 + Desplazamiento]$$

- Se pide:
 - a) Modificad la ruta de datos multiciclo de la figura de tal manera que se pueda ejecutar esta nueva instrucción. Suponed que en esta nueva ruta de datos se ejecutan también las instrucciones aritmético-lógicas (add, sub, and, or y slt) con formato tipo R y las intrucciones lw, sw y beq con formato tipo I.
 - Obtened las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: PC ← PC +4) de la instrucción Sm y de las instrucciones add, lw y beq. Las instrucciones deben ejecutarse en el menor número posible de ciclos de reloj.
 - c) Obtened el valor de las señales de control que se activan en cada ciclo de reloj para la instrucción **Sm** y para las instrucciones **add, lw y beq**. Suponed que al inicio de cada ciclo de reloj todas señales de control tienen el valor 0 (están desactivadas).
 - d) Rellena la tabla de salida donde se muestren el valor de las señales de control en cada ciclo de reloj para la instrucción Sm.





Ejercicios


- Apartado a)
 - Para que se pueda ejecutar la nueva instrucción Sm se propone incluir un multiplexor a la entrada del PC para que una de las entradas sea el dato procedente de MDR
 - Hay que ampliar el primer multiplexor de la ALU para que acepte el dato de salida de la ALU tal como muestra la figura.
 - Finalmente, se ha añadido una nueva señal de control llamada EnPC.





Ejercicios

Apartado a)







Ejercicios

Apartados b) y c)

Ciclos	Operación (apartado b)	Activación de señales (apartado c)		
Ciclo 1				
	RI ← Memoria[PC] PC ← PC + 4	MemRead, IorD=0, IRWrite, ALUSrcA=0, ALUSrcB=01, ALUOp=00, PCSource=0, EnPC=0, PCWrite=1		
Ciclo 2				
	Decodificación $A \leftarrow \text{Reg}[RI[25-21]]$ $B \leftarrow \text{Reg}[RI[20-16]]$ $ALUOut \leftarrow PC+(\text{extensión-signo}(RI[15-0]) << 2)$	RegRead=0, ALUSrcA=0, ALUSrcB=11, ALUOp=00		
Ciclo 3				
Add/Sm	ALUOut ← A + B	ALUSrcA=10, ALUSrcB=0, ALUOp=00		
Lw/Sw	ALUOut \leftarrow A + extensión-signo (IR[15-0])	ALUSrcA=10, ALUSrcB=10, ALUOp=00		
Beq	Si (A==B) PC ← SalidaALU	ALUSrcA=10, ALUSrcB=00, ALUOp=10, EnPC=0, PCWriteCond=1, PCSource=01		
Ciclo 4				
Sm	ALUOut ← ALUOut + extensión-signo (IR[15-0])	ALUSrcA=0, ALUSrcB=10, ALUOp=00		
Add	$Reg[Ri[15\text{-}11]] \leftarrow ALUOut$	RegDst=1, RegWrite=1, MemtoReg=0		
Lw	$MDR \leftarrow Mem \ [ALUOut]$	MemRead=1, lorD=1		
Sw	Mem [ALUOut] ←B	MemWrite=1, IorD=1		
Ciclo 5				
Sm	MDR ← Mem [ALUOut]	MemRead=1, lorD=1		
Lw	Reg[IR[20-16]]← MDR	RegDst=0, RegWrite=1, MemtoReg=1		
Ciclo 6				
Sm	$PC \leftarrow MDR$	EnPC=1, PCWrite		



Ejercicios

Apartado d)

Señales de control	Ciclos de reloj					
Senaies de Controi	1	2	3	4	5	6
PCWriteCond	0	0	0	0	0	0
PCWrite	1	0	0	0	0	1
EnPC	0	Х	Х	Х	Х	1
lorD	0	Х	Х	Х	1	Х
MemRead	1	0	0	0	1	0
MemWrite	0	0	0	0	0	0
MemtoReg	Х	Х	Х	Х	Х	Х
IRWrite	1	0	0	0	0	0
PCSource	0	Х	Х	Х	Х	Х
ALUop	00	00	00	00	XX	XX
ALUSrcA	01	01	10	00	XX	XX
ALUSrcB	01	11	00	10	XX	XX
RegWrite	0	0	0	0	0	0
RegDst	Х	Х	Х	Х	Х	Х