

LIM M2

Architektonická príručka procesora

Vysoko deterministická 16-bitová mikroprogramová architektúra s čistou multiplexorovou dátovou cestou a rozšíreným 24-bitovým adresovaním.



POINT-TO-POINT DATA ROUTING · ZERO BUS CONTENTION

OFFICIAL REFERENCE SPECIFICATION

Revízia 0.2 — Október 2026

Špecifikácia jadra LIM M2. Všetky práva vyhradené.

Contents

1	Rozsah dokumentu a architektonická filozofia	3
1.1	Dohodnuté označenia	3
1.2	Jednotná filozofia formátu inštrukcií	3
2	Architektonický prehľad procesora LIM M2	3
2.1	Konceptuálna schéma dátovej cesty (Datapath)	5
3	Programovo viditeľné registre a stav procesora	6
3.1	Topológia príznakového a riadiaceho registra (FREG)	6
4	Formát strojových inštrukcií	7
4.1	Univerzálna bitová šablóna strojovej inštrukcie	7
4.2	Trieda I: Jednobajtové inštrukcie (1 bajt, 0 doplňujúcich oktetov)	7
4.3	Trieda II: Trojoperandové aritmetické inštrukcie (2 bajty)	7
4.4	Trieda III: Dvojoperandové logické inštrukcie (2 bajty)	8
4.5	Trieda IV: Medziregistrový presun LRR (2 bajty)	8
4.6	Trieda V: Hardvérový komparátor CMP (2 bajty)	8
4.7	Trieda VI: Hardvérový cyklický posun na D-klopných obvodoch (BSL, BSR)	8
4.8	Trieda VII: Operácie so zásobníkom (PUSH, POP)	9
4.9	Trieda VIII: Manipulácia so špeciálnymi registrami (MSP)	9
4.10	Trieda IX: Inštrukcie vetvenia a skokov (2–3 bajty)	9
4.11	Trieda X: Inštrukcie výmeny s pamäťou LMR a LRM (2–4 bajty)	9
5	Prehľadná tabuľka inštrukcií jadra LIM M2	10
6	Detailná špecifikácia inštrukčného súboru	11
	NOP — Hardvérová prázdna operácia a vyprázdnenie aritmetickej reťaze	12
	ADD — Sčítanie s automatickým reťazením prenosu	14
	SUB — Odčítanie s automatickým reťazením výpožičky	16
	MUL — Celočíselné násobenie so zachovaním hornej časti v registri ALU	18
	DIV — Celočíselné delenie so zachovaním zvyšku vo vnútornom registri ALU	20
	LMR — Načítanie dát z pamäte a externých zariadení do registrov	22
	LRM — Zápis dát z registrov do pamäte a externých zariadení	24
	LRR — Medziregistrový presun (kopírovanie z bodu B do bodu A)	26
	CMP — Hardvérové porovnanie operandov	28
	JMP — Nepodmienený skok	30
	JCR — Podmienený skok pri prenose	32
	JNZ — Podmienený skok pri nenulovom stave	34
	JZ — Podmienený skok pri nulovom stave	36

AND — Bitový logický súčin (AND)	38
OR — Bitový logický súčet (OR)	40
NAND — Bitový logický zápor súčinu (NAND)	42
NOR — Bitový logický zápor súčtu (NOR)	44
NOT — Bitová inverzia (jednotkový doplnok)	46
XOR — Bitová neverzia (XOR)	48
XNOR — Bitová ekvivalencia	50
INC — Inkrementácia o 1	52
DEC — Dekrementácia o 1	54
PUSH — Uloženie slova do zásobníka	56
POP — Výber slova zo zásobníka	58
BSL — Hardvérový posun doľava (iteratívny register)	60
BSR — Hardvérový posun doprava (iteratívny register)	62
MSP — Manipulácia so špeciálnymi registrami (FREG, PTREG)	64
RSV27 — Hardvérové rozšírenie	66
RSV28 — Hardvérové rozšírenie	68
RSV29 — Hardvérové rozšírenie	70
RSV30 — Hardvérové rozšírenie	72
RSV31 — Hardvérové rozšírenie	74
7 Fyzické rozhranie a rozloženie vývodov (34-vývodové puzdro)	76
7.1 Funkčný popis signálov	76
8 Podsystem prerušení a vektorové spracovanie	77
8.1 Zjednotený priestor 16 vektorov prerušení	77
8.2 Hardvérový protokol potvrdzovania (RDI → IA → D0–D7)	77
8.3 Uloženie kontextu v 24-bitovom zásobníku a vstup do obsluhy	78
8.4 Návrat z prerušenia	78
9 Záver	78

1 Rozsah dokumentu a architektonická filozofia

Tento dokument predstavuje oficiálnu technickú špecifikáciu a architektonický štandard mikroprocesora **LIM M2**. Architektúra bola navrhnutá s dôrazom na maximálnu spoľahlivosť, matematickú exaktnosť a vysokú taktovaciu frekvenciu.

Základným kameňom dátovej cesty LIM M2 je **úplné vylúčenie vnútorných zberníc tretieho stavu (Tri-State / Hi-Z)**. Nahradením zdieľaných kapacitných liniek aktívne budenými stromami multiplexorov (Point-to-Point MUX Routing) sa úplne zamedzuje vzniku skratových prúdov, zbernicových konfliktov (bus contention) a parazitných kapacitných oneskorení.

Číslovanie inštrukčného súboru

Inštrukčná sada LIM M2 využíva súvislý 5-bitový priestor primárnych kódov: NOP=0, ADD=1, ..., MSP=26. Kódy 27–31 sú vyhradené pre hardvérové rozšírenia novej generácie.

1.1 Dohodnuté označenia

Označenie	Architektonický význam
dst	Cieľový register pre zápis výsledku operácie
src, srcA, srcB	Zdrojové registre vstupných operandov
imm	Priama skalárna konštanta v tele inštrukcie
addr	Efektívna adresa pamäte (16-bitová základná alebo 24-bitová rozšírená)
cfg	3-bitové konfiguračné pole modifikátora operácie
ZF, CF, OF	Hardvérové príznaky nuly, prenosu a pretečenia v registri FREG

1.2 Jednotná filozofia formátu inštrukcií

Architektúra procesora LIM M2 striktne uplatňuje univerzálnu paradigmu: **najprv sa vždy uvádza cieľový príjemca (kam), a až potom vstupné operandy (odkiaľ)**. To zaručuje čistú, logickú a prehľadnú syntax:

- **Aritmetické operácie (3 operandy):** ADD Rd, Rs1, Rs2 znamená $Rd \leftarrow Rs1 + Rs2$ (napríklad zápis ADD R0, R1, R2 vypočíta $R0 = R1 + R2$); rovnako pre SUB, MUL, DIV.
- **Logické operácie (2 operandy):** AND Rd, Rs znamená $Rd \leftarrow Rd \text{ AND } Rs$ (napríklad AND R0, R1 vypočíta $R0 = R0 \& R1$); rovnako pre OR, NAND, NOR, XOR, XNOR.
- **Jednobajtové unárne operácie (1 operand):** INC Rd ($Rd \leftarrow Rd + 1$), DEC Rd ($Rd \leftarrow Rd - 1$) a NOT Rd ($Rd \leftarrow \sim Rd$). Pracujú s jediným cieľovým registrom Rd na mieste. Kódujú sa presne v 1 bajte ([7:3] opkód, [2:0] register Rd), druhý bajt zo zbernice pamäte sa nenačítava.
- **Medziregistrové presuny:** LRR Rd, Rs vykonáva priame kopírovanie z bodu B (zdroj Rs) do bodu A (príjemca Rd): $Rd \leftarrow Rs$ (napríklad LRR R0, R1 vykoná $R0 = R1$).
- **Načítanie z pamäte (LMR):** prvý argument Rd určuje cieľový register procesora, do ktorého sa uložia načítané dáta.

2 Architektonický prehľad procesora LIM M2


LIM M2 je všestranný, vysoko výkonný 16-bitový procesor s mikroprogramovým riadením, optimalizovaný na celočíselné výpočty. Medzi kľúčové architektonické prednosti patria:

- **Čisté multiplexorové smerovanie dát:** Vnútorná dátová cesta je kompletne zbavená tretieho

stavu. Prenos dát je riadený aktívnymi budičmi cez kaskádu selektorov **MUX 1**, **DEST-DMUX** a **MUX 2**. Architektúra je optimálne prispôsobená moderným technológiám ASIC a rýchlym FPGA.

- **Dvojitý akumulátorový uzol (Dual Accumulator Staging):** Registre ACCA a ACCB stabilne fixujú operandy pred ALU, čím izolujú prechodové javy výpočtu od hlavného registrového poľa.
- **Hardvérové reťazenie dlhej aritmetiky (ALU Auto-Chaining):** Blok ALU integruje vnútorný zvyškový register (ALU_RESIDUAL). V prípade prenosu (+1 pri súčte $> 2^{16} - 1$), výpožičky (-1 pri rozdieli < 0) alebo vyšších bitov násobenia/delenia sa zvyšok zachytáva hardvérovo a automaticky pripočíta či odpočíta v nasledujúcej matematickej operácii. Tým sa zabezpečuje priebežná viacbajtová aritmetika (32, 48, 64+ bitov) bez samostatných inštrukcií ADC/SBB. Vyprázdnenie reťazca sa vykonáva inštrukciou NOP.
- **Priamy premostovací kanál (Reg-to-Reg Bypass):** Obchádzková vetva z MUX 1 priamo do MUX 2 umožňuje bleskové kopírovanie medzi registrami bez blokovania aritmetickej jednotky.
- **Lineárne 24-bitové adresovanie pamäte (až 16 MB):** Špecializované 24-bitové registre PTREG (ukazovateľ údajov s autoincrementom) a SREG (zásobníkový ukazovateľ) umožňujú lineárny prístup k rozsiahlym dátovým blokom a zásobníku až do 16 MB bez segmentačných bariér.
- **Vysoký frekvenčný potenciál:** Odstránenie kapacitného zataženia distribuovaných zberníc umožňuje jadru dosahovať základnú taktovaciu frekvenciu **200 MHz**, pričom v optimalizovanej kremíkovej implementácii škáluje na **700 MHz a viac**.

2.1 Konceptuálna schéma dátovej cesty (Datapath)



3 Programovo viditeľné registre a stav procesora

Architektonický stav procesora LIM M2 zahŕňa ortogonálnu sadu funkčných registrov:

Register	Šírka	Architektonický účel a vlastnosti
R0–R7	16 bitov	Registre všeobecného určenia (GPR). Selektor MUX 1 zabezpečuje bleskové čítanie; zápis prebieha synchronizovane cez zbernicu WB_DATA pod kontrolou REG_WE.
SREG	24 bitov	Systémový zásobníkový register (Stack Register). Hardvérová podpora volaní podprogramov a lokálnych rámcov s 24-bitovým adresovaním zásobníka (až 16 MB).
PTREG	24 bitov	Presný ukazovateľový register (Pointer Register). Zabezpečuje lineárne adresovanie pamäte až do 16 MB s voliteľným hardvérovým autoincrementom.
FREG	16 bitov	Stavový a riadiaci register (Status & Control Register). Konsoliduje aritmetické príznaky ALU a konfiguračné bity jadra.

3.1 Topológia príznakového a riadiaceho registra (FREG)

Register FREG koordinuje činnosť výpočtových a systémových uzlov procesora:


Bit	Mnemonic	Funkčný popis
0	ZF	Zero Flag: nastavený pri nulovom výsledku operácie.
1	CF	Carry Flag: príznak aritmetického prenosu alebo výpožičky.
2	OF	Overflow Flag: indikátor znamienkového pretečenia v doplnkovom kóde.
3	EM	Error Math: indikátor matematických výnimiek (delenie nulou).
4–5	CMP	Compare Result: stav hardvérového komparátora (00: reset/neporovnané/chyba, 01: menšie, 10: rovné, 11: väčšie).
6–7	CLK	Clock Mode: voľba deliča systémovej frekvencie jadra.
8	PIE	Program Interrupt Enable: globálne povolenie softvérových prerušení.
9	MIE	Master Interrupt Enable: povolenie externých hardvérových prerušení.
10	DWR	Disable Wait for Ready: nútený zbernicový cyklus bez čakania na potvrdzovací signál.
11	M24	24-bit Mode Enable: aktivácia rozšíreného 24-bitového lineárneho adresovania.
12	AIP	Auto-Increment PTREG: povolenie hardvérového autoincrementu ukazovateľa PTREG.
13	DBIT	Displaced Bit: záchytný register pre bit vysunutý pri posunoch.
14	SMOD	Shift Mode: voľba cyklického posunu cez DBIT (0: nulovanie, 1: priechod cez DBIT).
15	INTR	In Interrupt: príznak vykonávania prerušenia (pri 1 sú ďalšie prerušenia zablokované).

4 Formát strojových instrukcí

Instrukcie mikroprocesora LIM M2 majú ortogonálny, modulárny formát s deterministickým dekódovaním. Základný opkód vždy zaberá horných 5 bitov prvého oktetu, čo garantuje okamžitú hardvérovú dispečerizáciu v mikroprogramovom riadiacom bloku.

4.1 Univerzálna bitová šablóna strojovej inštrukcie

Každá strojová inštrukcia začína základnou hlavičkou pevnej veľkosti, za ktorou nasledujú dynamické operandy a rozšírenia:



Pole CFG (3 bity) určuje jeden z 8 možných režimov práce inštrukcie, alebo (v jednobajtových či posunových inštrukciách) priamo kóduje cieľový register Rd, čím eliminuje nutnosť výberu dodatočného bajtu.

4.2 Trieda I: Jednobajtové inštrukcie (1 bajt, 0 dopĺňujúcich oktetov)

Riadiace inštrukcie (NOP, HALT, CLI, STI, RET) a unárne registrové operácie (NOT, INC, DEC) sa načítavajú presne za jeden takt výberu. Druhý bajt zo zbernice pamäte sa vôbec nevyžaduje:

- Pri bezargumentových inštrukciách pole CFG obsahuje 000.
- Pri unárných inštrukciách (INC Rd, DEC Rd, NOT Rd) spodné 3 bity ([2:0]) obsahujú index cieľového registra Rd (R0–R7).




4.3 Trieda II: Trojoperandové aritmetické inštrukcie (2 bajty)

Výpočtové inštrukcie (ADD, SUB, MUL, DIV) striktne realizujú architektonickú paradigmu „**najprv cieľ, potom operandy**“:

$$\text{ADD Rd, Rs1, Rs2} \implies \text{Rd} \leftarrow \text{Rs1} + \text{Rs2} + \text{ALU_RESIDUAL}$$

Prvý oktet obsahuje kód operácie ([7:3]) a nulovú konfiguráciu ([2:0] = 000). Druhý oktet balí indexy troch operandov:

- Bity [7:5]: cieľový register určenia Rd (3 bity, R0–R7).
- Bity [4:2]: prvý zdrojový operand Rs1 (3 bity, R0–R7).
- Bity [1:0]: druhý zdrojový operand Rs2 (spodné 2 bity registra R0–R3).




4.4 Trieda III: Dvojoperandové logické inštrukcie (2 bajty)

Logické operácie (AND, OR, NAND, NOR, XOR, XNOR) majú presne dva operandy:

$$\text{AND } Rd, Rs \implies Rd \leftarrow Rd \text{ AND } Rs$$

- Oktet 0: opkód v bitoch [7 : 3], bity [2 : 0] = 000₂.
- Oktet 1: bity [7 : 5] určujú cieľový register Rd; bity [4 : 2] určujú druhý register Rs; bity [1 : 0] sú vyhradené (00₂).



4.5 Trieda IV: Medziregistrový presun LRR (2 bajty)

Inštrukcia LRR Rd, Rs kopíruje dáta zo zdroja (bod B, Rs) do príjemcu (bod A, Rd):

$$\text{LRR } Rd, Rs \implies Rd \leftarrow Rs$$

Presun sa vykonáva cez priamu obchádzkovú vetvu **MUX 1** → **MUX 2** bez zaťaženia ALU počas jedného mikrotaktu, bez ovplyvnenia registra príznakov FREG. Formát oktetov je úplne identický s logickou triedou: Oktet 0: opkód 00111, Oktet 1: Rd[7:5] | Rs[4:2] | 00[1:0].

4.6 Trieda V: Hardvérový komparátor CMP (2 bajty)

Inštrukcia CMP Rs1, Rs2 porovnáva hodnoty registrov bez narušenia ich obsahu:

- Oktet 0: opkód 01000, konfigurácia 000.
- Oktet 1: bity [7 : 5] určujú Rs1, bity [4 : 2] určujú Rs2, bity [1 : 0] obsahujú 00.

Výsledok porovnania sa ukladá do špecializovaného 2-bitového poľa registra stavu FREG. CMP (bity [5 : 4]):

Hodnota FREG. CMP	Podmienka	Architektonický význam
01 (01 ₂)	Rs1 < Rs2	Prvý operand je ostro menší ako druhý
10 (10 ₂)	Rs1 = Rs2	Hodnoty operandov sú zhodné
11 (11 ₂)	Rs1 > Rs2	Prvý operand je ostro väčší ako druhý
00 (00 ₂)	Predvolené / Reset	Niž sa neporovnávalo / chyba komparátora

4.7 Trieda VI: Hardvérový cyklický posun na D-klopných obvodoch (BSL, BSR)

Inštrukcie posunu BSL Rd, shift a BSR Rd, shift sú v kremíku realizované ako **iteratívny 16-bitový posuvný register na D-klopných obvodoch** (≈ 300 tranzistorov namiesto ≈ 30 000 pri maticovom barelovom posúvači):

- Posun prebieha hardvérovo cyklom takt-za-taktom (for v hardvéri): posun o 16 bitov vyžaduje presne o 15 taktov viac než posun o 1 bit.
- Oktet 0: horných 5 bitov tvorí opkód (BSL: 11000, BSR: 11001), a spodné 3 bity ([2 : 0]) priamo určujú posúvaný register Rd.
- Oktet 1: celý bajt ([7 : 0]) udáva počet taktov posunu shift (0–16).
- Správanie bitov je riadené registrom FREG: pri SMOD = 1 je aktívna hardvérová rotácia cez vytlačený bit; pri SMOD = 0 sa prázdne bity plnia hodnotou z FREG. DBIT.



4.8 Trieda VII: Operácie so zásobníkom (PUSH, POP)


Inštrukcie zásobníka ukladajú register do pamäte na základe 24-bitového ukazovateľa SREG:

- Oktet 0: opkód (PUSH: 10110, POP: 10111), bity [2 : 0] = 000.
- Oktet 1: bity [7 : 5] určujú register (Rs pri uložení, Rd pri výbere); bity [4 : 0] obsahujú 00000₂.

4.9 Trieda VIII: Manipulácia so špeciálnymi registrami (MSP)

Inštrukcia MSP poskytuje univerzálnu správu systémových registrov (FREG, PTREG a budúcich rozšírení):

- **Oktet 0:** bit [10] (bit 2 oktetu 0) určuje režim:
 - 0: priame načítanie hodnoty do špeciálneho registra z univerzálnych registrov;
 - 1: funkčná modifikácia špeciálneho registra (bitové masky alebo posun ukazovateľa).
 Bity [9 : 8] (bity 1–0 oktetu 0) vyberajú cieľový špeciálny register:
 - 00₂: register stavu a príznakov FREG;
 - 01₂: 24-bitový ukazovateľ PTREG;
 - 10₂, 11₂: rezervované pre budúce systémové registre.
- **Oktet 1 (dynamický podľa CFG):**
 - **Pri načítaní** ([10] = 0): pre FREG bity [7 : 5] určujú zdrojový register Rs; pre PTREG bity [7 : 5] určujú vyšší register Rs_hi, a bity [4 : 2] — nižší register Rs_lo.
 - **Pri práci s FREG** ([10] = 1, [9 : 8] = 00): bity [7 : 6] oktetu 1 určujú bitovú operáciu (00=AND, 01=OR, 10=XOR, 11=XNOR), a bity [5 : 3] určujú register masky Rmask.
 - **Pri práci s PTREG** ([10] = 1, [9 : 8] = 01): bity [7 : 6] oktetu 1 určujú matematickú operáciu posunu (00=ADD, 01=SUB), a bity [5 : 3] určujú presne jeden register posunu Rsrc (zložené dvojice sú zakázané). Sčítanie a odčítanie využívajú hardvérovú jednotku ALU s podporou príznakov prenosu a výpožičky.



4.10 Trieda IX: Inštrukcie vetvenia a skokov (2–3 bajty)

Skokové inštrukcie (JMP, JCR, JNZ, JZ) podporujú tri navzájom sa vylučujúce adresné režimy určené poľom CFG (bity [2 : 0] oktetu 0):

- **MOD = 0 (000): Priama 16-bitová adresa (dĺžka 3 bajty).** Za oktetom 0 nasledujú oktety 1 a 2 tvoriace absolútnu 16-bitovú adresu skoku v aktuálnom 64-KB segmente.
- **MOD = 1 (001): Nepriamy registrový skok (dĺžka 2 bajty).** Oktet 1 určuje register Rs (bity [7 : 5]), ktorého hodnota sa načíta do PC.
- **MOD = 2 (010): Rozšírený 24-bitový skok cez PTREG.** Skok sa vykoná na fyzickú 24-bitovú adresu zo systémového registra PTREG.

4.11 Trieda X: Inštrukcie výmeny s pamäťou LMR a LRM (2–4 bajty)

Inštrukcie načítania (LMR) a uloženia (LRM) sa vyznačujú najvyššou adaptabilitou. Konfiguračné pole oktetu 0 ([2 : 0]) kóduje:

- Bit [2]: veľkosť operandu SZ (0 = 8 bitov / bajt, 1 = 16 bitov / slovo).
- Bity [1 : 0]: zdroj/cieľ SRC / DST:
 - **0: Priame dáta (Inline Data):** 2 bajty pri SZ = 0 (bajt za inštrukciou) alebo 3 bajty pri SZ = 1 (16-bitové slovo za inštrukciou).
 - **1: Priamy ukazovateľ (Imm Pointer):** 4 bajty. Oktet 1 určuje register, a oktety 2–3 uchovávajú 16-bitovú adresu dát.
 - **2: Systémový 24-bitový ukazovateľ PTREG:** 2 bajty. Oktet 1 určuje cieľový register. Pri aktívnom príznaku FREG.AIP sa ukazovateľ PTREG hardvérovo inkrementuje za 0 dodatočných taktov.
 - **3: Zložená 24-bitová adresa z dvojice registrov:** 2 bajty. Oktet 1 obsahuje bity [7 : 5] (Arg1 / vyššie bity adresy) a bity [4 : 2] (Arg2 / nižších 16 bitov adresy). V inštrukcii LMR sa register Arg1 po načítaní prepíše získanými dátami.

5 Prehľadná tabuľka inštrukcií jadra LIM M2

Č.	Kód	Mnemonic	Trieda	Funkčný účel
0	00000	NOP	Riadenie	Prázdna operácia a vyprázdnenie zvyškového registra ALU
1	00001	ADD	Aritmetika	Súčet s automatickým reťazením prenosu cez zvyšok ALU
2	00010	SUB	Aritmetika	Odčítanie s automatickým reťazením výpožičky cez zvyšok ALU
3	00011	MUL	Aritmetika	Násobenie so zachytením vyšších bitov vo zvyšku ALU
4	00100	DIV	Aritmetika	Delenie s uložením zvyšku do vnútorného registra ALU
5	00101	LMR	Pamäť	Načítanie z pamäte/vstupu do registra (konfig zdroja 0–3, veľkosť 8/16 bit)
6	00110	LRM	Pamäť	Zápis dát z registra do pamäte/výstupu (konfig cieľa 0–3, veľkosť 8/16 bit)
7	00111	LRR	Presun	Priame kopírovanie medzi registrami cez obchádzkový MUX
8	01000	CMP	Porovnanie	Hardvérové porovnanie operandov bez zmeny dát
9	01001	JMP	Skok	Nepodmienený skok (priamy, nepriamy, 24-bitový)
10	01010	JCR	Skok	Podmienený skok pri nastavenom príznaku prenosu CF
11	01011	JNZ	Skok	Podmienený skok pri nenulovom výsledku (ZF = 0)
12	01100	JZ	Skok	Podmienený skok pri nulovom výsledku (ZF = 1)
13	01101	AND	Logika	Bitový logický súčin (AND)
14	01110	OR	Logika	Bitový logický súčet (OR)
15	01111	NAND	Logika	Bitová negácia logického súčinu (NAND)
16	10000	NOR	Logika	Bitová negácia logického súčtu (NOR)
17	10001	NOT	Logika	Bitová inverzia operandu (jednotkový doplnok)
18	10010	XOR	Logika	Bitová neverzia (XOR)
19	10011	XNOR	Logika	Bitová ekvivalencia
20	10100	INC	Aritmetika	Hardvérová inkrementácia operandu o 1
21	10101	DEC	Aritmetika	Hardvérová dekrementácia operandu o 1
22	10110	PUSH	Zásobník	Uloženie slova na vrchol zásobníka
23	10111	POP	Zásobník	Výber slova z vrcholu zásobníka do registra
24	11000	BSL	Posuny	Barelový posun doľava s konfigurovateľným vstupom
25	11001	BSR	Posuny	Barelový posun doprava s ukladaním do DBIT

Č.	Kód	Mnemonic	Trieda	Funkčný účel
26	11010	MSP	Systém	Manipulácia so špeciálnymi registrami (FREG, PTREG)
27	11011	RSV27	Rezerva	Rezervované pre vektorové inštrukcie
28	11100	RSV28	Rezerva	Rezervované pre rozšírené adresovanie
29	11101	RSV29	Rezerva	Rezervované pre koprocessor s pohyblivou rádovou čiarkou
30	11110	RSV30	Rezerva	Rezervované pre kryptografické inštrukcie
31	11111	RSV31	Rezerva	Rezervované pre budúce rozšírenia architektúry

6 Detailná špecifikácia inštrukčného súboru

Nasledujúce strany obsahujú úplné architektonické profily všetkých 32 operačných kódov procesora LIM M2.

NOP

00000
Riadenie

Hardvérová prázdna operácia a vyprázdnenie aritmetickej reťaze

Mnemonic	NOP
Opcode	00000 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Riadenie
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Hardvérová prázdna operácia a vyprázdnenie aritmetickej reťaze.

Architektonická sémantika

Signatúra: NOP
Operácia: $PC \leftarrow PC + 1$, $ALU_RESIDUAL \leftarrow 0$, $FREG.CF \leftarrow 0$, $FREG.OF \leftarrow 0$
Príklad: NOP ; Reset reťazca prenosu ALU

Konfigurácia a operandy



Inštrukcia pevnej dĺžky (1 bajt). Bez operandov; pole cfg obsahuje 000 (rezervované na kalibráciu časovania). Druhý bajt zo zbernice sa nenačítava.

Vplyv na príznakový register (FREG)

Vynuluje príznaky prenosu (CF), pretečenia (OF) a výpožičky; ostatné príznaky zachováva.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Slúži na synchronizáciu taktov a hardvérové vyprázdnenie (Flush) vnútorného zvyškového registra ALU, čím prerušuje reťazenie pred novými nezávislými výpočtami.

ADD

Sčítanie s automatickým reťazením prenosu

00001
Aritmetika

Mnemonic	ADD
Opcode	00001 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Sčítanie s automatickým reťazením prenosu.

Architektonická sémantika

Signatúra: ADD arg0(REG), arg1(REG), arg2(REG) : arg0 = arg1 + arg2
Operácia: sum <- arg1 + arg2 + ALU_RESIDUAL
arg0 <- sum[15:0], ALU_RESIDUAL <- (sum > 0xFFFF ? 1 : 0)
Príklad: ADD R0, R1, R2 ; R0 = R1 + R2 (registre R0-R7)

Konfigurácia a operandy



Oktet 0: kód operácie 00001, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú cieľový register Rd (R0–R7, kam sa uloží výsledok); bity [4 : 2] určujú prvý sčítanec Rs1; bity [1 : 0] určujú druhý sčítanec Rs2. Dĺžka inštrukcie: presne 2 bajty.

Vplyv na príznakový register (FREG)

Nastavuje príznak prenosu CF a pretečenia OF pri prekročení $2^{16} - 1$; aktualizuje ZF podľa dst.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.

4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).
Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Podporuje priebežnú viacbajtovú aritmetiku (32, 48, 64+ bitov). Ak súčet prekročí 16 bitov ($> 2^{16} - 1$), prenos (+1) sa zachová vo vnútornom registri ALU a automaticky sa pripočíta pri nasledujúcej operácii ADD bez nutnosti inštrukcie ADC. Spodných 16 bitov sa deterministicky zapíše do dst. Retázanie sa preruší inštrukciou NOP alebo novou matematickou operáciou.

SUB

Odčítanie s automatickým reťazením výpožičky

00010

Aritmetika

Mnemonic	SUB
Opcode	00010 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Odčítanie s automatickým reťazením výpožičky.

Architektonická sémantika

Signatúra: SUB arg0(REG), arg1(REG), arg2(REG) : arg0 = arg1 - arg2
 Operácia: diff <- arg1 - arg2 - ALU_RESIDUAL
 arg0 <- diff[15:0], ALU_RESIDUAL <- (diff < 0 ? 1 : 0)
 Príklad: SUB R0, R1, R2 ; R0 = R1 - R2 (registre R0-R7)

Konfigurácia a operandy



Oktet 0: kód operácie 00010, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú cieľový register Rd (kam sa uloží rozdiel); bity [4 : 2] určujú menšenec Rs1; bity [1 : 0] určujú menšiteľ Rs2. Dĺžka inštrukcie: presne 2 bajty.

Vplyv na príznakový register (FREG)

Pri zápornom rozdiel (< 0) nastavuje príznak výpožičky (Borrow / CF) a OF; aktualizuje ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.

4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG). Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Umožňuje kontinuálne viacbajtové odčítanie. Pri zápornom rozdiely (< 0) sa výpožička (-1) uloží do vnútorného registra ALU a pri ďalšej inštrukcii SUB sa automaticky odpočíta 1 od vyššieho slova. Výsledok spodného slova sa deterministicky uloží do dst. Na začatie nového nezávislého odčítania sa reťazenie preruší pomocou NOP.

MUL

00011

Aritmetika

Celočíselné násobenie so zachovaním hornej časti v registri ALU

Mnemonic	MUL
Opcode	00011 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Celočíselné násobenie so zachovaním hornej časti v registri ALU.

Architektonická sémantika

Signatúra: MUL arg0(REG), arg1(REG), arg2(REG) : arg0 = arg1 * arg2
 Operácia: prod <- arg1 * arg2
 arg0 <- prod[15:0], ALU_RESIDUAL <- prod[31:16]
 Príklad: MUL R0, R1, R2 ; R0 = R1 * R2 (horná časť v ALU_RESIDUAL)

Konfigurácia a operandy



Oktet 0: kód operácie 00011, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú cieľový register Rd (dolných 16 bitov súčinu); bity [4 : 2] určujú prvý činiteľ Rs1; bity [1 : 0] určujú druhý činiteľ Rs2. Horných 16 bitov súčinu sa automaticky zachytáva v registri ALU_RESIDUAL. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Aktualizuje ZF; nastavuje OF/CF, ak je horných 16 bitov súčinu (prod[31:16]) nenulových.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.

2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Pri 32-bitovom súčine smeruje spodných 16 bitov do cieľového registra dst, kým horných 16 bitov sa uloží do vnútorného zvyškového registra ALU (ALU Residual). Pri nasledujúcom sčítaní sa tento zvyšok automaticky pripočíta (podpora MAC a viacbajtových čísiel). Hornú polovicu možno získať aj sčítaním registra so sebou samým po vynulovaní. Inštrukcia NOP register vyčistí.

DIV

Celočíselné delenie so zachovaním zvyšku vo vnútornom registri ALU

00100

Aritmetika

Mnemonic	DIV
Opcode	00100 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Celočíselné delenie so zachovaním zvyšku vo vnútornom registri ALU.

Architektonická sémantika

Signatúra: `DIV arg0(REG), arg1(REG), arg2(REG) : arg0 = arg1 / arg2`
Operácia: `arg0 <- arg1 / arg2`
`ALU_RESIDUAL <- arg1 % arg2`
Príklad: `DIV R0, R1, R2 ; R0 = R1 / R2 (zvyšok modulo v ALU_RESIDUAL)`

Konfigurácia a operandy



Oktet 0: kód operácie 00100, konfigurácia cfg = 000.
Oktet 1: bity [7 : 5] určujú cieľový register Rd (podiel); bity [4 : 2] určujú delenec Rs1; bity [1 : 0] určujú deliteľ Rs2. Zvyšok po delení (modulo) sa automaticky ukladá do registra ALU_RESIDUAL. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Pri delení nulou sa nastavuje príznak chyby EM (Error Math) bez zablokovania procesora; aktualizuje ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Podiel sa zapíše do cieľového registra dst, pričom zvyšok po delení (modulo) sa zachová vo vnútornom registri ALU pre ďalšie operácie alebo vymazanie inštrukciou NOP.

LMR

00101

Pamäť

Načítanie dát z pamäte a externých zariadení do registrov

Mnemonic	LMR
Opcode	00101 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Pamäť
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Načítanie dát z pamäte a externých zariadení do registrov.

Architektonická sémantika

Signatúra: LMR arg0(REG), <SRC_MODE> : arg0 = MEM[...]
 Režimy: SRC=0: LMR R0, [PC+] ; Imm Data (1-2 bajty)
 SRC=1: LMR R0, [[PC+]] ; Imm Ukazovateľ
 SRC=2: LMR R0, [PTREG] ; Systémový ukazovateľ (AIP)
 SRC=3: LMR R0(R_hi), R1(R_lo) ; 24-bitová adresa z páru
 Operácia: arg0 <- MEM[EA] (horné bity adresy sa prepíšu dátami)
 Príklad: LMR R0, R1 ; EA=(R0«16)|R1, načítanie MEM[EA] do R0

Konfigurácia a operandy



Oktet 0: bit [8] (SZ) určuje šírku dát (0 = 1 bajt, 1 = 2 bajty / slovo); bity [10 : 9] (SRC) volia zdroj dát (0 — priame dáta za kódom inštrukcie, 1 — priamy ukazovateľ za inštrukciou, 2 — nepriamo cez 24-bitový ukazovateľ PTREG, 3 — nepriamo cez dvojicu používateľských registrov).

Oktet 1: bity [7 : 5] definujú register Arg1 (R_hi / cieľ), bity [4 : 2] definujú register Arg2 (R_lo). V režime SRC = 3 používateľ zvolí dva 16-bitové registre tvoriace 32-bitové číslo, z ktorého sa na adresovanie použije 24 bitov: Arg1 nesie horné bity adresy a Arg2 dolných 16 bitov. Register Arg1 je zároveň cieľovým registrom: po výbere z pamäte sa horné bity adresy v Arg1 prepíšu načítanými dátami.

Vplyv na príznakový register (FREG)

Všetky příznaky v stavovom registri FREG zostávajú zachované bez zmeny.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Inštrukcia LMR predstavuje kľúčovú vstupnú bránu pre prenos externých dát a pamäte do registrového poľa procesora LIM M2 (*R0–R7*). Architektúra integruje štyri ortogonálne režimy výberu s natívnym 24-bitovým adresovaním:

1. V režime $SRC = 0$ procesor číta literál priamo z toku kódu (1 alebo 2 bajty) s automatickým posunom čítača inštrukcií PC.
2. V režime $SRC = 1$ sa za inštrukciou načíta absolútny ukazovateľ, podľa ktorého sa vyberú dáta z pamäte.
3. V režime $SRC = 2$ prebieha prístup na 24-bitovú fyzickú adresu z registra PTREG. Pri aktívnom príznaku autoincrementu FREG. AIP (bit 12) sa register PTREG automaticky zvýši o veľkosť výberu (+1 alebo +2), čo umožňuje prúdové načítanie polí za jediný takt.
4. V režime $SRC = 3$ používateľ zvolí dva 16-bitové registre (Arg1 a Arg2), ktoré spolu vytvárajú 32-bitové číslo, z ktorého sa v praxi adresovania využíva dolných 24 bitov. Používateľ určí, že horné bity adresy sú v Arg1 a dolných 16 bitov v Arg2. V tomto režime sa register Arg1 s hornými bitmi adresy stáva zároveň cieľovým registrom, do ktorého sa zapíšu načítané dáta (teda horné bity adresy v Arg1 sa prepíšu dátami, kým Arg2 uchováva dolných 16 bitov adresy).

LRM

00110

Pamäť

Zápis dát z registrov do pamäte a externých zariadení

Mnemonic	LRM
Opcode	00110 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Pamäť
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Zápis dát z registrov do pamäte a externých zariadení.

Architektonická sémantika

Signatúra: LRM arg0(REG), <DST_MODE> : MEM[...] = arg0
 Režimy: DST=0: LRM R0, [PC+] ; Vložená pamäť za kódom
 DST=1: LRM R0, [[PC+]] ; Imm Ukazovateľ
 DST=2: LRM R0, [PTREG] ; Systémový ukazovateľ (AIP)
 DST=3: LRM R0(R_hi), R1(R_lo) ; 24-bitová adresa z páru
 Operácia: MEM[EA] <- arg0[15:0] (alebo dolný bajt pri SZ=0)
 Príklad: LRM R0, R1 ; EA=(R0«16)|R1, zápis R0 do MEM[EA]

Konfigurácia a operandy



Oktet 0: bit [8] (SZ) určuje šírku dát (0 = 1 bajt, 1 = 2 bajty / slovo); bity [10 : 9] (DST) volia cieľové umiestnenie dát (0 — zápis priamo za kód inštrukcie, 1 — zápis podľa ukazovateľa za inštrukciou, 2 — nepriamo cez 24-bitový ukazovateľ PTREG, 3 — nepriamo cez dvojicu registrov používateľa).

Oktet 1: bity [7 : 5] definujú zdrojový register Arg1 (Rs / R_hi), bity [4 : 2] definujú register Arg2 (R_lo). V režime DST = 3 dva registre tvoria 32-bitové číslo, z ktorého sa použije 24 bitov adresy (Arg1 — horné bity adresy a zdroj dát, Arg2 — dolných 16 bitov). Prepísanie existujúcich dát na cieľovej adrese je plnou zodpovednosťou programátora.

Vplyv na príznakový register (FREG)

Všetky príznaky v stavovom registri FREG zostávajú zachované bez zmeny.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Inštrukcia LRM predstavuje symetrický mechanizmus prenosu registrových dát procesora LIM M2 (*R0–R7*) do pamäte a periférnych obvodov. Architektúra integruje štyri ortogonálne režimy adresovania:

1. V režime $DST = 0$ procesor zapisuje 1 alebo 2 bajty priamo do pamäte za inštrukciou (PC) s posunom čítača inštrukcií. Režim slúži pre dynamické buffery a samomodifikujúci sa kód; prepísanie dát je na zodpovednosti programátora.
2. V režime $DST = 1$ sa za inštrukciou načíta 16-bitový absolútny ukazovateľ, na ktorý sa dáta uložia.
3. V režime $DST = 2$ zápis smeruje na 24-bitovú systémovú adresu registra PTREG. Pri aktívnom príznaku FREG.AIP (bit 12) sa register PTREG automaticky zvýši o +1 alebo +2, čo umožňuje prúdový DMA výstup do pamäte za jediný takt.
4. V režime $DST = 3$ sa využíva dvojica 16-bitových registrov: Arg1 a Arg2 tvoria 32-bitové číslo, ktorého dolných 24 bitov určuje fyzickú adresu ($Addr[23 : 0]$). Dáta z Arg1 sa zapíšu na vypočítanú adresu, čo sprístupňuje celých 16 MB priestoru.

LRR

00111

Presun

Medziregistrový presun (kopírovanie z bodu B do bodu A)

Mnemonic	LRR
Opcode	00111 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Presun
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Medziregistrový presun (kopírovanie z bodu B do bodu A).

Architektonická sémantika

Signatúra: LRR arg0(REG), arg1(REG) : arg0 = arg1
 Operácia: arg0 <- arg1 (priame kopírovanie z bodu B do bodu A)
 Príklad: LRR R0, R1 ; R0 = R1 (hodnota R1 sa skopíruje do R0)

Konfigurácia a operandy



Oktet 0: kód operácie 00111₂ (0x07), bity [10 : 8] sú rezervované (000₂).

Oktet 1: bity [7 : 5] definujú cieľový register-prijemcu Arg1 (Rd, bod A, kam sa dáta ukladajú); bity [4 : 2] definujú zdrojový register Arg2 (Rs, bod B, odkiaľ sa dáta čítajú); bity [1 : 0] obsahujú 00₂. Pri vykonaní sa hodnota Rs prenesie do Rd za 1 mikrocycklus.

Vplyv na príznakový register (FREG)

Všetky príznaky zostávajú zachované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).

3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Inštrukcia LRR predstavuje základnú operáciu presunu dát medzi registrami všeobecného určenia procesora ($R0-R7$). Vykonaáva prenos zo zdroja (bod B) do cieľa (bod A). Presun sa uskutočňuje cez priamy hardvérový premostovací kanál **MUX 1** → **MUX 2** bez zatažovania ALU a bez vplyvu na stav príznakov registra FREG.

CMP

Hardvérové porovnanie operandov

01000

Porovnanie

Mnemonic	CMP
Opcode	01000 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Porovnanie
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Hardvérové porovnanie operandov.

Architektonická sémantika

Signatúra: CMP arg0(REG), arg1(REG) : compare(arg0, arg1)
 Operácia: if arg0 < arg1 then FREG.CMP <- 01b (menšie)
 if arg0 == arg1 then FREG.CMP <- 10b (rovné)
 if arg0 > arg1 then FREG.CMP <- 11b (väčšie)
 (stav 00b – počiatočný reset / neporovnané / chyba)
 Príklad: CMP R0, R1 ; 01: R0<R1, 10: R0==R1, 11: R0>R1 (00: reset/chyba)

Konfigurácia a operandy



Oktet 0: kód operácie 01000, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú prvý operand Rs1; bity [4 : 2] určujú druhý operand Rs2; bity [1 : 0] obsahujú 00.

Výsledok hardvérového porovnania sa ukladá do poľa FREG.CMP (bity [5 : 4]): 01 (Rs1 < Rs2), 10 (Rs1 = Rs2), 11 (Rs1 > Rs2), 00 (reset / neporovnávané / chyba). Hodnoty registrov sa nemenia. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Aktualizuje 2-bitové pole FREG.CMP (bity [5:4]) a príznaky ZF, CF, OF bez zmeny registrov.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Umožňuje rýchle podmienené vetvenie.

JMP

Nepodmienený skok

01001

Skok

Mnemonic	JMP
Opcode	01001 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Skok
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Nepodmienený skok.

Architektonická sémantika

Signatúra: JMP target(IMM|REG) : PC = target

Operácia: PC <- target

Príklad: JMP R0 ; Bezpodmienečný skok na adresu v R0

Konfigurácia a operandy



Oktet 0: kód operácie 01001, bity [2 : 0] (MOD): 000 — 16-bitová priama adresa (dĺžka 3 bajty, oktety 1–2 obsahujú adresu); 001 — nepriamy registrový skok (dĺžka 2 bajty, oktet 1 bity [7 : 5] určujú register Rs); 010 — rozšírený 24-bitový skok cez PTREG.

Vplyv na príznakový register (FREG)

Príznačky zostávajú nezmenené.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Atomické načítanie Program Counter v minimálnom počte cyklov.

JCR

Podmienený skok pri prenose

01010

Skok

Mnemonic	JCR
Opcode	01010 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Skok
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Podmienený skok pri prenose.

Architektonická sémantika

Signatúra: JCR target(IMM|REG) : if FREG.CF == 1 then PC = target

Operácia: if FREG.CF == 1 then PC <- target

Príklad: JCR R2 ; Skok na adresu R2, ak je nastavený Carry

Konfigurácia a operandy



Oktet 0: kód operácie 01010, bity [2 : 0] (MOD): 000 (16-bitová adresa Imm, 3 bajty), 001 (nepriamo cez Rs, 2 bajty), 010 (24-bitový cez PTREG). Skok sa vykoná iba pri nastavenom príznaku prenosu FREG.CF = 1.

Vplyv na príznakový register (FREG)

Príznačky sú iba čítané.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Základný stavebný prvok viacnásobnej presnej aritmetiky.

JNZ

01011

Skok

Podmienený skok pri nenulovom stave

Mnemonic	JNZ
Opcode	01011 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Skok
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Podmienený skok pri nenulovom stave.

Architektonická sémantika

Signatúra: JNZ target(IMM|REG) : if FREG.ZF == 0 then PC = target

Operácia: if FREG.ZF == 0 then PC <- target

Príklad: JNZ R3 ; Skok na adresu R3, ak ZF == 0 (nie je nula)

Konfigurácia a operandy



Oktet 0: kód operácie 01011, bity [2 : 0] (MOD): 000 (16-bitová adresa Imm, 3 bajty), 001 (nepriamo cez Rs, 2 bajty), 010 (24-bitový cez PTREG). Skok sa vykoná pri nulovom stave príznaku FREG . ZF = 0.

Vplyv na príznakový register (FREG)

Príznačky zostávajú nezmenené.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rýchle vyhodnotenie podmienky v mikroprograme.

JZ

01100
Skok

Podmienený skok pri nulovom stave

Mnemonic	JZ
Opcode	01100 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Skok
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Podmienený skok pri nulovom stave.

Architektonická sémantika

Signatúra: JZ target(IMM|REG) : if FREG.ZF == 1 then PC = target
Operácia: if FREG.ZF == 1 then PC <- target
Príklad: JZ R4 ; Skok na adresu R4, ak ZF == 1 (je nula)

Konfigurácia a operandy



Oktet 0: kód operácie 01100, bity [2 : 0] (MOD): 000 (16-bitová adresa Imm, 3 bajty), 001 (nepriamo cez Rs, 2 bajty), 010 (24-bitový cez PTREG). Skok sa vykoná pri nastavenom príznaku nuly FREG . ZF = 1.

Vplyv na príznakový register (FREG)

Príznamy zostávajú nezmenené.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Optimalizované pre reťazcové a vyhľadávacie operácie.

AND

Bitový logický súčin (AND)

01101

Logika

Mnemonic	AND
Opcode	01101 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitový logický súčin (AND).

Architektonická sémantika

Signatúra: AND arg0(REG), arg1(REG) : arg0 = arg0 & arg1

Operácia: arg0 <- arg0 AND arg1

Príklad: AND R0, R1 ; R0 = R0 & R1

Konfigurácia a operandy



Oktet 0: kód operácie 01101, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú cieľový register Rd ($Rd \leftarrow Rd \& Rs$); bity [4 : 2] určujú druhý operand Rs; bity [1 : 0] obsahujú 00. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Nastavuje príznak nuly ZF; pretečenie vynulované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Kľúčová inštrukcia pre bitové maskovanie.

OR

Bitový logický súčet (OR)

01110

Logika

Mnemonic	OR
Opcode	01110 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitový logický súčet (OR).

Architektonická sémantika

Signatúra: OR arg0(REG), arg1(REG) : arg0 = arg0 | arg1

Operácia: arg0 <- arg0 OR arg1

Príklad: OR R0, R1 ; R0 = R0 | R1

Konfigurácia a operandy



Oktet 0: kód operácie 01110, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú cieľový register Rd ($Rd \leftarrow Rd \mid Rs$); bity [4 : 2] určujú druhý operand Rs; bity [1 : 0] obsahujú 00. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Nastavuje ZF; prenosi sú deterministicky vynulované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rýchle zlučovanie riadiacich príznakov.

NAND

Bitový logický zápor súčinu (NAND)

01111
Logika

Mnemonic	NAND
Opcode	01111 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitový logický zápor súčinu (NAND).

Architektonická sémantika

Signatúra: NAND arg0(REG), arg1(REG) : $\text{arg0} = \sim(\text{arg0} \& \text{arg1})$
Operácia: $\text{arg0} \leftarrow \text{NOT}(\text{arg0} \& \text{arg1})$
Príklad: NAND R0, R1 ; $\text{R0} = \sim(\text{R0} \& \text{R1})$

Konfigurácia a operandy



Oktet 0: kód operácie 01111, konfigurácia cfg = 000.
Oktet 1: bity [7 : 5] určujú cieľový register Rd; bity [4 : 2] určujú operand Rs; bity [1 : 0] obsahujú 00.
Dĺžka: 2 bajty.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

- Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
- Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
- Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
- Synchrónna aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Umožňuje kompaktnú realizáciu zákazníckych logických funkcií.

NOR

Bitový logický zápor súčtu (NOR)

10000

Logika

Mnemonic	NOR
Opcode	10000 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitový logický zápor súčtu (NOR).

Architektonická sémantika

Signatúra: NOR arg0(REG), arg1(REG) : arg0 = ~(arg0 | arg1)
Operácia: arg0 <- NOT (arg0 OR arg1)
Príklad: NOR R0, R1 ; R0 = ~(R0 | R1)

Konfigurácia a operandy



Oktet 0: kód operácie 10000, konfigurácia cfg = 000.
Oktet 1: bity [7 : 5] určujú cieľový register Rd; bity [4 : 2] určujú operand Rs; bity [1 : 0] obsahujú 00.
Dĺžka: 2 bajty.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

- Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
- Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
- Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
- Synchrónna aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rozširuje množinu rýchlych bitových transformácií.

NOT

Bitová inverzia (jednotkový doplnok)

10001

Logika

Mnemonic	NOT
Opcode	10001 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitová inverzia (jednotkový doplnok).

Architektonická sémantika

Signatúra: NOT arg0(REG) : arg0 = ~arg0
 Operácia: arg0 <- NOT arg0
 Príklad: NOT R0 ; R0 = ~R0 (1-bajtová inštrukcia)

Konfigurácia a operandy



Jednobajtová inštrukcia (dĺžka: 1 bajt). Oktet 0: bity [7 : 3] obsahujú opkód 10001, bity [2 : 0] priamo určujú cieľový register Rd (R0–R7). Druhý bajt zo zbernice pamäte sa nenačítava.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Vykoná sa v minimálnom počte mikrotaktov bez načítania druhého bajtu.

XOR

Bitová neverzia (XOR)

10010

Logika

Mnemonic	XOR
Opcode	10010 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitová neverzia (XOR).

Architektonická sémantika

Signatúra: XOR arg0(REG), arg1(REG) : arg0 = arg0 ^ arg1
 Operácia: arg0 <- arg0 XOR arg1
 Príklad: XOR R0, R1 ; R0 = R0 ^ R1 (pri R0==R1 vynuluje R0)

Konfigurácia a operandy



Oktet 0: kód operácie 10010, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú cieľový register Rd ($Rd \leftarrow Rd \oplus Rs$); bity [4 : 2] určujú druhý operand Rs; bity [1 : 0] obsahujú 00. Dĺžka: 2 bajty.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Základná inštrukcia pre paritu, CRC a kryptografiu.

XNOR

Bitová ekvivalencia

10011

Logika

Mnemonic	XNOR
Opcode	10011 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitová ekvivalencia.

Architektonická sémantika

Signatúra: XNOR arg0(REG), arg1(REG) : $\text{arg0} = \sim(\text{arg0} \wedge \text{arg1})$
 Operácia: $\text{arg0} \leftarrow \text{NOT}(\text{arg0} \text{ XOR } \text{arg1})$
 Príklad: XNOR R0, R1 ; $\text{R0} = \sim(\text{R0} \wedge \text{R1})$

Konfigurácia a operandy



Oktet 0: kód operácie 10011, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú cieľový register Rd; bity [4 : 2] určujú operand Rs; bity [1 : 0] obsahujú 00. Dĺžka: 2 bajty.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rýchla paralelná kontrola ekvivalencie masiek.

INC

Inkrementácia o 1

10100

Aritmetika

Mnemonic	INC
Opcode	10100 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Inkrementácia o 1.

Architektonická sémantika

Signatúra: INC arg0(REG) : $\text{arg0} = \text{arg0} + 1$
 Operácia: $\text{arg0} \leftarrow \text{arg0} + 1$
 Príklad: INC R0 ; $\text{R0} = \text{R0} + 1$ (1-bajtová inštrukcia)

Konfigurácia a operandy



Jednobajtová inštrukcia (dĺžka: 1 bajt). Oktet 0: bity [7 : 3] obsahujú opkód 10100, bity [2 : 0] priamo určujú register Rd (R0–R7). Druhý bajt zo zbernice pamäte sa nenačítava.

Vplyv na príznakový register (FREG)

Nastavuje ZF. Pretečenie je monitorované v ALU.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rýchly krok počítadla cyklu vykonaný v minimálnom počte taktov bez ďalšieho čítania.

DEC

Dekrementácia o 1

10101

Aritmetika

Mnemonic	DEC
Opcode	10101 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Dekrementácia o 1.

Architektonická sémantika

Signatúra: DEC arg0(REG) : $\text{arg0} = \text{arg0} - 1$
 Operácia: $\text{arg0} \leftarrow \text{arg0} - 1$
 Príklad: DEC R0 ; $\text{R0} = \text{R0} - 1$ (1-bajtová inštrukcia)

Konfigurácia a operandy



Jednobajtová inštrukcia (dĺžka: 1 bajt). Oktet 0: bity [7 : 3] obsahujú opkód 10101, bity [2 : 0] priamo určujú register Rd (R0–R7). Druhý bajt zo zbernice pamäte sa nenačítava.

Vplyv na príznakový register (FREG)

Nastavuje ZF. Výpožička je monitorovaná v ALU.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Kompaktná realizácia cyklov bez načítania druhého bajtu.

PUSH

Uloženie slova do zásobníka

10110

Zásobník

Mnemonic	PUSH
Opcode	10110 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Zásobník
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Uloženie slova do zásobníka.

Architektonická sémantika

Signatúra: PUSH arg0(REG) : SREG -= 2, MEM[SREG] = arg0
 Operácia: SREG <- SREG - 2, MEM[SREG] <- arg0
 Príklad: PUSH R0 ; Uložiť slovo R0 na vrchol zásobníka

Konfigurácia a operandy



Oktet 0: kód operácie 10110, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú ukladaný zdrojový register Rs (R0–R7); bity [4 : 0] obsahujú 00000₂. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Aritmetické príznaky sa nemenia.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Hardvérová podpora volaní funkcií a ukladania kontextu.

POP

Výber slova zo zásobníka

10111

Zásobník

Mnemonic	POP
Opcode	10111 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Zásobník
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Výber slova zo zásobníka.


Architektonická sémantika

Signatúra: POP arg0(REG) : arg0 = MEM[SREG], SREG += 2

Operácia: arg0 <- MEM[SREG], SREG <- SREG + 2

Príklad: POP R0 ; Vybrať slovo z vrcholu zásobníka do R0

Konfigurácia a operandy



Oktet 0: kód operácie 10111, konfigurácia cfg = 000.

Oktet 1: bity [7 : 5] určujú cieľový register-príjemcu Rd (R0–R7); bity [4 : 0] obsahujú 00000₂. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Aritmetické príznaky sa nemenia.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Symetrické obnovenie kontextu po prerušení.

BSL

Hardvérový posun doľava (iteratívny register)

11000

Posuny

Mnemonic	BSL
Opcode	11000 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Posuny
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Hardvérový posun doľava (iteratívny register).

Architektonická sémantika

Signatúra: BSL arg0(REG), arg1(IMM) : arg0 = arg0 « arg1
Kódovanie: Oktet 0: [7:3]=11000, [2:0]=Rd (cieľový register R0-R7)
Oktet 1: [7:0]=shift (počet bitov posunu 0-16)
Operácia: Postupný taktovaný posun registra Rd doľava o shift bitov:
Hardvérový cyklus (1 takt na 1 bit, ≈ 300 tranzistorov):
Pre každý takt $t \in [1..shift]$:
Najvyšší bit 15 sa vytlačí (last_displaced <- bit 15);
Pri SMOD = 1 sa do najnižšieho bitu 0 vráti vytlačený bit (rotácia);
Pri SMOD = 0 sa do najnižšieho bitu 0 vloží bit z FREG.DBIT (0 alebo 1);
Zachytenie: FREG.DBIT <- last_displaced (posledný vytlačený bit).
Príklad: BSL R0, 4 ; Posun R0 doľava o 4 bity (trvá 4 takty posunu)

Konfigurácia a operandy



Oktet 0: kód operácie 11000, bity [2 : 0] priamo určujú posúvaný register Rd (R0-R7).
Oktet 1: celý bajt ([7 : 0]) určuje počet taktov posunu shift (0-16). Fyzicky sa posun realizuje taktovaným cyklom na 16 D-klopných obvodoch. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Posledný vytlačený bit sa uloží do FREG.DBIT (bit 13). Príznak nuly FREG.ZF sa nastaví pri nulovom výsledku. Riadené príznakmi FREG.SMOD (bit 14) a FREG.DBIT (bit 13).

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Iteratívny posuvný register na D-klopných obvodoch: cena len ≈ 300 tranzistorov namiesto $\approx 30\,000$ pri jedno-taktovom maticovom posúvači. Posun o 16 bitov vyžaduje o 15 taktov viac než posun o 1 bit.

BSR

Hardvérový posun doprava (iteratívny register)

11001

Posuny

Mnemonic	BSR
Opcode	11001 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Posuny
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Hardvérový posun doprava (iteratívny register).

Architektonická sémantika

Signatúra: BSR arg0(REG), arg1(IMM) : arg0 = arg0 » arg1
Kódovanie: Oktet 0: [7:3]=11001, [2:0]=Rd (cieľový register R0-R7)
Oktet 1: [7:0]=shift (počet bitov posunu 0-16)
Operácia: Postupný taktovaný posun registra Rd doprava o shift bitov:
Hardvérový cyklus (1 takt na 1 bit, ≈ 300 tranzistorov):
Pre každý takt $t \in [1..shift]$:
Najnižší bit 0 sa vytlačí (last_displaced <- bit 0);
Pri SMOD = 1 sa do najvyššieho bitu 15 vráti vytlačený bit (rotácia);
Pri SMOD = 0 sa do najvyššieho bitu 15 vloží bit z FREG.DBIT (0 alebo 1);
Zachytenie: FREG.DBIT <- last_displaced (posledný vytlačený bit).
Príklad: BSR R0, 4 ; Posun R0 doprava o 4 bity (trvá 4 takty posunu)

Konfigurácia a operandy



Oktet 0: kód operácie 11001, bity [2 : 0] priamo určujú posúvaný register Rd (R0-R7).
Oktet 1: celý bajt ([7 : 0]) určuje počet taktov posunu shift (0-16). Fyzicky sa posun realizuje taktovaným cyklom na 16 D-klopných obvodoch. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Posledný vytlačený bit sa uloží do FREG.DBIT (bit 13). Príznak nuly FREG.ZF sa nastaví pri nulovom výsledku. Riadené príznakmi FREG.SMOD (bit 14) a FREG.DBIT (bit 13).

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Iteratívny posuvný register na D-klopných obvodoch: cena len ≈ 300 tranzistorov namiesto $\approx 30\,000$ pri jedno-taktovom maticovom posúvači. Posun o 16 bitov vyžaduje o 15 taktov viac než posun o 1 bit.

MSP

Manipulácia so špeciálnymi registrami (FREG, PTREG)

11010

Systém

Mnemonic	MSP
Opcode	11010 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Systém
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie


Účel inštrukcie

Manipulácia so špeciálnymi registrami (FREG, PTREG).

Architektonická sémantika

Signatúra: MSP sreg, [op], args : práca so špeciálnymi registrami
Operácia: **Priamy zápis (bit 10 = 0):**
sreg=00 (FREG): FREG <- Rs[15:0] (oktet 1: [7:5]=Rs)
sreg=01 (PTREG): PTREG <- (Rs_hi << 16) | Rs_lo (oktet 1: [7:5]=Rs_hi, [4:2]=Rs_lo)
Modifikácia (bit 10 = 1):
sreg=00 (FREG): FREG <- FREG ⊙ Rs (oktet 1: [7:6]=op {AND,OR,XOR,XNOR}, [5:3]=Rs)
sreg=01 (PTREG): PTREG <- PTREG ± Rs (oktet 1: [7]=op {ADD,SUB}, [6:4]=Rs)
Príklad: MSP FREG, R0 ; Priamy zápis do FREG hodnoty R0
MSP PTREG, R0, R1 ; Nastavenie 24-bitového PTREG = {R0, R1}
MSP FREG, OR, R2 ; Nastavenie masiek: FREG = FREG | R2
MSP PTREG, ADD, R3 ; Posun ukazovateľa: PTREG = PTREG + R3

Konfigurácia a operandy



Oktet 0: kód operácie 11010. Bit [10] (bit 2 oktetu 0) určuje režim: 0 — priame načítanie, 1 — modifikácia. Bity [9 : 8] (bity 1–0 oktetu 0) určujú selektor: 00 = FREG, 01 = PTREG.
Oktet 1: pri načítaní ([10] = 0) určuje zdroj: Rs pre FREG alebo dvojicu Rs_hi, Rs_lo pre PTREG. Pri modifikácii ([10] = 1) bity [7 : 6] kódujú operáciu (pre FREG: AND, OR, XOR, XNOR; pre PTREG: ADD, SUB), a bity [5 : 3] určujú presne jeden register operandu/masky Rs. Dĺžka inštrukcie: 2 bajty.

Vplyv na príznakový register (FREG)

Príznačky FREG sa modifikujú priamo alebo maskou. Aritmetika PTREG generuje príznak prenosu CF cez ALU.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Univerzálny privilegovaný riadiaci primitív systémovej úrovne.

RSV27

Hardvérové rozšírenie

11011

Rezerva

Mnemonic	RSV27
Opcode	11011 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

Signatúra: RSV27 : rezervované

Operácia: Reserved for LIM architecture hardware extensions

Konfigurácia a operandy



Vyhradené pre budúce revízie architektúry LIM. Dĺžka: 1 bajt.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: TBD.

Poznámky k implementácii

Rezervované.

RSV28

Hardvérové rozšírenie

11100

Rezerva

Mnemonic	RSV28
Opcode	11100 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

Signatúra: RSV28 : rezervované

Operácia: Reserved for LIM architecture hardware extensions

Konfigurácia a operandy



Vyhradené pre budúce revízie architektúry LIM. Dĺžka: 1 bajt.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rezervované.

RSV29

Hardvérové rozšírenie

11101

Rezerva

Mnemonic	RSV29
Opcode	11101 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

Signatúra: RSV29 : rezervované

Operácia: Reserved for LIM architecture hardware extensions

Konfigurácia a operandy



Vyhradené pre budúce revízie architektúry LIM. Dĺžka: 1 bajt.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rezervované.

RSV30

Hardvérové rozšírenie

11110

Rezerva

Mnemonic	RSV30
Opcode	11110 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

Signatúra: RSV30 : rezervované
Operácia: Reserved for LIM architecture hardware extensions

Konfigurácia a operandy



Vyhradené pre budúce revízie architektúry LIM. Dĺžka: 1 bajt.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: TBD.

Poznámky k implementácii

Rezervované.

RSV31

Hardvérové rozšírenie

11111

Rezerva

Mnemonic	RSV31
Opcode	11111 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

Signatúra: RSV31 : rezervované

Operácia: Reserved for LIM architecture hardware extensions

Konfigurácia a operandy



Vyhradené pre budúce revízie architektúry LIM. Dĺžka: 1 bajt.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.


Poznámky k implementácii

Rezervované.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

7 Fyzické rozhranie a rozloženie vývodov (34-vývodové puzdro)

Procesor je integrovaný v kompaktnom 34-vývodovom puzdre s dvojradovým usporiadaním kontaktov:



7.1 Funkčný popis signálov

Vývod	Typ	Popis systémového signálu
A0–A15	Výstup / Tri-State	16-bitová adresová zbernica (riadená externým impulzom AL).
D0–D7	Obojsmerný	8-bitová zbernica pre prenos dát s pamäťou a perifériami.
CLK1, CLK2	Vstup	Dvojfázové hodinové signály s ochranou proti prekrytiu fáz.
VCC, GND	Napájanie	Hlavné napájacie vedenie logiky procesora (+5 V nominálne).
RD, WD	Výstup	Riadiace impulzy čítania (Read) a zápisu (Write) na zbernici.
AL	Výstup	Address Latch: riadenie záchytného registra adresy.
RF	Vstup	Ready Flag: hardvérové potvrdenie pripravenosti podriadeného zariadenia.
RDI	Vstup	Raw Direct Interrupt: prioritná linka hardvérového prerušenia.
IA	Výstup	Interrupt Accepted / Interrupt Acknowledge: potvrdenie prijatia prerušenia; procesor očakáva načítanie čísla vektora zo zbernice dát.

8 Podsystem prerušení a vektorové spracovanie

Podsystem prerušení procesora LIM M2 je navrhnutý tak, aby poskytoval minimálnu latenciu odozvy na udalosti v reálnom čase, prísny determinizmus a úplnú ochranu pred zbernicovými kolíziami. Architektúra zjednocuje externé hardvérové požiadavky a interné softvérové pasce do jednotnej 16-vektorovej hierarchie s hardvérovým potvrdzovaním na fyzickej úrovni.

8.1 Zjednotený priestor 16 vektorov prerušení

Procesor podporuje presne 16 systémových vektorov (indexy 0–15), ktoré sú ortogonálne zdieľané medzi externými perifériami a internými udalosťami procesorového jadra:


Table 3: Zjednotená tabuľka 16 vektorov prerušení LIM M2

Vektor	Kód	Zdroj / Typ	Funkčné určenie
VEC 0	0x00	Hardvérový / Reset	Power-on Reset: počiatočná inicializácia jadra a registrov.
VEC 1	0x01	Hardvérový (NMI)	Nemaskovateľné prerušenie: výpadok napájania, kritická porucha.
VEC 2	0x02	Softvérová pasca	Aritmetická výnimka (delenie nulou, príznak FREG.EM).
VEC 3	0x03	Softvérová pasca	Systémové volanie jadra (Syscall / API dispečer OS).
VEC 4	0x04	Hardvérový / Perif.	Systémový intervalový časovač / Kvantovač plánovača úloh.
VEC 5	0x05	Hardvérový / Perif.	Sériové komunikačné rozhranie (UART RX/TX).
VEC 6	0x06	Hardvérový / Perif.	Radič priameho prístupu do pamäte (DMA Transfer Complete).
VEC 7	0x07	Hardvérový / Perif.	Externý radič prerušení / Zbernicový most.
VEC 8–15	0x08–0x0F	Zdieľané (HW / SW)	Používateľské hardvérové linky a softvérové vektory.

8.2 Hardvérový protokol potvrdzovania (RDI → IA → D0–D7)

Pre spoľahlivú komunikáciu s externými radičmi je implementovaný 4-fázový cyklus hardvérového potvrdzovania (handshake), ktorý úplne eliminuje režiu cyklického dopytovania (polling):

- Fáza požiadavky (RDI):** Periférne zariadenie nastaví aktívnu vysokú úroveň na vstupe RDI (*Raw Direct Interrupt*). Linka je testovaná jadrom na atomických hraniciach mikroinštrukcií.
- Fáza kontroly masky (Arbitrácia):** Ak je globálne maskovanie prerušení povolené (bit FREG.MIE = 1), procesor požiadavku zachytí a dokončí aktuálnu mikrooperáciu dátovej cesty.
- Fáza potvrdenia (Strob IA):** Jadro vygeneruje aktívny strob na výstupe IA (*Interrupt Accepted / Interrupt Acknowledge*, pin 26). Tento strob informuje všetky periférie na zbernici o pripravenosti jadra prijať číslo vektora.
- Fáza prenosu vektora (Zbernica D0–D7):** Súčasne s aktiváciou IA sa dátová zbernica D0–D7 prepne do režimu vstupu a aktivuje sa signál čítania RD. Žiadajúce zariadenie vystaví na linky D0–D7 8-bitový identifikátor vektora (spodné 4 bity adresujú vektory 0–15).
- Fáza záchytu a prechod:** Procesor zachytí dáta zo zbernice D0–D7, deaktivuje signál IA a prejde k uloženiu kontextu.



8.3 Uloženie kontextu v 24-bitovom zásobníku a vstup do obsluhy

Prijatie prerušenia je povolené výlučne za podmienky, že procesor už nevykonáva iné prerušenie (FREG . INTR = 0) a prerušenia sú globálne povolené (FREG . MIE = 1). Ak FREG . INTR = 1, akékoľvek ďalšie hardvérové prerušenia sú hardvérovo zablokované.

Po potvrdení prerušenia jadro vykoná nasledujúci postup ochrany stavu:

1. **Uloženie čítača inštrukcií (PC):** Aktuálna hodnota PC sa uloží na vrchol systémového zásobníka posunom 24-bitového ukazovateľa SREG:

$$\text{SREG} \leftarrow \text{SREG} - 2, \quad \text{Memory}[\text{SREG}] \leftarrow \text{PC}_{15:0}$$

2. **Uloženie príznakov a stavu (FREG):** Aktuálny stav registra FREG (s pôvodnou hodnotou FREG . INTR=0) sa zapíše do zásobníka:

$$\text{SREG} \leftarrow \text{SREG} - 2, \quad \text{Memory}[\text{SREG}] \leftarrow \text{FREG}$$

3. **Hardvérové blokovanie vnorených prerušení:** Jadro nastaví príznak vykonávania prerušenia FREG . INTR $\leftarrow$ 1 (bit 15) a vynuluje masku FREG . MIE $\leftarrow$ 0, čím sa zamedzí kaskádovým reentrantným volaniam.
4. **Skok na vektor:** Adresa obslužnej rutiny sa vypočíta z prijatého čísla vektora a zapíše do PC.

8.4 Návrat z prerušenia

Ukončenie obsluhy prerušenia obnoví pôvodný vykonávaný kontext zo zásobníka:

1. Zo zásobníka sa načíta a obnoví pôvodný stav registra príznakov:

$$\text{FREG} \leftarrow \text{Memory}[\text{SREG}], \quad \text{SREG} \leftarrow \text{SREG} + 2$$

(Obnovením registra FREG sa zároveň bit FREG . INTR vráti na 0, čím sa uvoľní blokovanie, a hodnota FREG . MIE sa vráti na pôvodný stav).

2. Zo zásobníka sa obnoví čítač inštrukcií:

$$\text{PC} \leftarrow \text{Memory}[\text{SREG}], \quad \text{SREG} \leftarrow \text{SREG} + 2$$

3. Procesor plynule pokračuje vo vykonávaní prerušeného toku inštrukcií v nasledujúcom takte bez akejkoľvek straty údajov.

9 Záver

Architektúra **LIM M2** spája overenú stabilitu mikroprogramového riadenia s modernou efektivitou aktívnej dátovej cesty bez tretieho stavu. Odstránením zbernicových kolízií a parazitných kapacít jadro zaručuje kryštálovú čistotu digitálnych signálov a bezpečne odomyká frekvenčný rozsah od 200 MHz až po fyzické limity moderných kremíkových štruktúr.