

LIM M2

Architektonická príručka procesora

Vysoko deterministická 16-bitová mikroprogramová architektúra s čistou multiplexorovou dátovou cestou a rozšíreným 24-bitovým adresovaním.



POINT-TO-POINT DATA ROUTING · ZERO BUS CONTENTION

OFFICIAL REFERENCE SPECIFICATION

Revízia 0.2 — Október 2026

Špecifikácia jadra LIM M2. Všetky práva vyhradené.

Contents

1	Rozsah dokumentu a architektonická filozofia	3
1.1	Dohodnuté označenia	3
2	Architektonický prehľad procesora LIM M2	3
2.1	Konceptuálna schéma dátovej cesty (Datapath)	4
3	Programovo viditeľné registre a stav procesora	5
3.1	Topológia príznakového a riadiaceho registra (FREG)	5
4	Formát strojových inštrukcií	5
5	Prehľadná tabuľka inštrukcií jadra LIM M2	6
6	Detailná špecifikácia inštrukčného súboru	7
	NOP — Hardvérová prázdna operácia a vyprázdnenie aritmetickej reťaze	8
	ADD — Sčítanie s automatickým reťazením prenosu	10
	SUB — Odčítanie s automatickým reťazením výpožičky	12
	MUL — Celočíselné násobenie so zachovaním hornej časti v registri ALU	14
	DIV — Celočíselné delenie so zachovaním zvyšku vo vnútornom registri ALU	16
	LMR — Načítanie slova z pamäte do registra	18
	LRM — Zápis registra do systémovej pamäte	19
	LRR — Bleskové kopírovanie medzi registrami	20
	CMP — Hardvérové porovnanie operandov	21
	JMP — Nepodmienený skok	22
	JCR — Podmienený skok pri prenose	23
	JNZ — Podmienený skok pri nenulovom stave	24
	JZ — Podmienený skok pri nulovom stave	25
	AND — Bitový logický súčin (AND)	26
	OR — Bitový logický súčet (OR)	27
	NAND — Bitový logický zápor súčinu (NAND)	28
	NOR — Bitový logický zápor súčtu (NOR)	29
	NOT — Bitová inverzia (jednotkový doplnok)	30
	XOR — Bitová neverzia (XOR)	31
	XNOR — Bitová ekvivalencia	32
	INC — Inkrementácia o 1	33
	DEC — Dekrementácia o 1	34
	PUSH — Uloženie slova do zásobníka	35
	POP — Výber slova zo zásobníka	36
	BSL — Barelový posun doľava	37

BSR — Barelový posun doprava	38
CSRM — Prístup k systémovým registrom	39
RSV27 — Hardvérové rozšírenie	40
RSV28 — Hardvérové rozšírenie	41
RSV29 — Hardvérové rozšírenie	42
RSV30 — Hardvérové rozšírenie	43
RSV31 — Hardvérové rozšírenie	44
7 Fyzické rozhranie a rozloženie vývodov (34-vývodové puzdro)	45
7.1 Funkčný popis signálov	45
8 Podsystem prerušení a vektorové spracovanie	46
8.1 Zjednotený priestor 16 vektorov prerušení	46
8.2 Hardvérový protokol potvrdzovania (RDI → IA → D0-D7)	46
8.3 Uloženie kontextu v 24-bitovom zásobníku a vstup do obsluhy	47
8.4 Návrat z prerušenia	47
9 Záver	47

1 Rozsah dokumentu a architektonická filozofia

Tento dokument predstavuje oficiálnu technickú špecifikáciu a architektonický štandard mikroprocesora **LIM M2**. Architektúra bola navrhnutá s dôrazom na maximálnu spoľahlivosť, matematickú exaktnosť a vysokú taktovaciu frekvenciu.

Základným kameňom dátovej cesty LIM M2 je **úplné vylúčenie vnútorných zberníc tretieho stavu (Tri-State / Hi-Z)**. Nahradením zdieľaných kapacitných liniek aktívne budenými stromami multiplexorov (Point-to-Point MUX Routing) sa úplne zamedzuje vzniku skratových prúdov, zbernicových konfliktov (bus contention) a parazitných kapacitných oneskorení.

Číslovanie inštrukčného súboru

Inštrukčná sada LIM M2 využíva súvislý 5-bitový priestor primárnych kódov: NOP=0, ADD=1, ..., CSRM=26. Kódy 27–31 sú vyhradené pre hardvérové rozšírenia novej generácie.

1.1 Dohodnuté označenia


Označenie	Architektonický význam
dst	Cieľový register pre zápis výsledku operácie
src, srcA, srcB	Zdrojové registre vstupných operandov
imm	Priama skalárna konštanta v tele inštrukcie
addr	Efektívna adresa pamäte (16-bitová základná alebo 24-bitová rozšírená)
cfg	3-bitové konfiguračné pole modifikátora operácie
ZF, CF, OF	Hardvérové príznaky nuly, prenosu a pretečenia v registri FREG

2 Architektonický prehľad procesora LIM M2

LIM M2 je všestranný, vysoko výkonný 16-bitový procesor s mikroprogramovým riadením, optimalizovaný na celočíselné výpočty. Medzi kľúčové architektonické prednosti patria:

- **Čisté multiplexorové smerovanie dát:** Vnúterná dátová cesta je kompletne zbavená tretieho stavu. Prenos dát je riadený aktívnymi budičmi cez kaskádu selektorov **MUX 1**, **DEST-DMUX** a **MUX 2**. Architektúra je optimálne prispôbená moderným technológiám ASIC a rýchlym FPGA.
- **Dvojitý akumulátorový uzol (Dual Accumulator Staging):** Registre ACCA a ACCB stabilne fixujú operandy pred ALU, čím izolujú prechodové javy výpočtu od hlavného registrového poľa.
- **Hardvérové reťazenie dlhej aritmetiky (ALU Auto-Chaining):** Blok ALU integruje vnútorný zvyškový register (ALU_RESIDUAL). V prípade prenosu (+1 pri súčte $> 2^{16} - 1$), výpožičky (-1 pri rozdiely < 0) alebo vyšších bitov násobenia/delenia sa zvyšok zachytáva hardvérovo a automaticky pripočíta či odpočíta v nasledujúcej matematickej operácii. Tým sa zabezpečuje priebežná viacbajtová aritmetika (32, 48, 64+ bitov) bez samostatných inštrukcií ADC/SBB. Vyprázdnenie reťazca sa vykonáva inštrukciou NOP.
- **Priamy premostovací kanál (Reg-to-Reg Bypass):** Obchádzková vetva z MUX 1 priamo do MUX 2 umožňuje bleskové kopírovanie medzi registrami bez blokovania aritmetickej jednotky.
- **Lineárne 24-bitové adresovanie pamäte (až 16 MB):** Špecializované 24-bitové registre PTREG (ukazovateľ údajov s autoincrementom) a SREG (zásobníkový ukazovateľ) umožňujú lineárny prístup k rozsiahlym dátovým blokom a zásobníku až do 16 MB bez segmentačných bariér.
- **Vysoký frekvenčný potenciál:** Odstránenie kapacitného zaťaženia distribuovaných zberníc umožňuje jadru dosahovať základnú taktovaciu frekvenciu **200 MHz**, pričom v optimalizovanej kremíkovej implementácii škáluje na **700 MHz a viac**.

2.1 Konceptuálna schéma dátovej cesty (Datapath)



3 Programovo viditeľné registre a stav procesora

Architektonický stav procesora LIM M2 zahŕňa ortogonálnu sadu funkčných registrov:

Register	Šírka	Architektonický účel a vlastnosti
R0–R7	16 bitov	Registre všeobecného určenia (GPR). Selektor MUX 1 zabezpečuje bleskové čítanie; zápis prebieha synchronizovane cez zbernicu WB_DATA pod kontrolou REG_WE.
SREG	24 bitov	Systémový zásobníkový register (Stack Register). Hardvérová podpora volaní podprogramov a lokálnych rámcov s 24-bitovým adresovaním zásobníka (až 16 MB).
PTREG	24 bitov	Presný ukazovateľový register (Pointer Register). Zabezpečuje lineárne adresovanie pamäte až do 16 MB s voliteľným hardvérovým autoincrementom.
FREG	16 bitov	Stavový a riadiaci register (Status & Control Register). Konsoliduje aritmetické príznaky ALU a konfiguračné bity jadra.

3.1 Topológia príznakového a riadiaceho registra (FREG)

Register FREG koordinuje činnosť výpočtových a systémových uzlov procesora:

Bit	Mnemonic	Funkčný popis
0	ZF	Zero Flag: nastavený pri nulovom výsledku operácie.
1	CF	Carry Flag: príznak aritmetického prenosu alebo výpožičky.
2	OF	Overflow Flag: indikátor znamienkového pretečenia v doplnkovom kóde.
3	EM	Error Math: indikátor matematických výnimiek (delenie nulou).
4–5	CMP	Compare Result: stav 2-bitového hardvérového komparátora (<, =, >).
6–7	CLK	Clock Mode: voľba deliča systémovej frekvencie jadra.
8	PIE	Program Interrupt Enable: globálne povolenie softvérových prerušení.
9	MIE	Master Interrupt Enable: povolenie externých hardvérových prerušení.
10	DWR	Disable Wait for Ready: nútený zbernicový cyklus bez čakania na potvrdzovací signál.
11	M24	24-bit Mode Enable: aktivácia rozšíreného 24-bitového lineárneho adresovania.
12	AIP	Auto-Increment PTREG: povolenie hardvérového autoincrementu ukazovateľa PTREG.
13	DBIT	Displaced Bit: záchytný register pre bit vysunutý pri posunoch.
14	SMOD	Shift Mode: voľba cyklického posunu cez DBIT (0: nulovanie, 1: prechod cez DBIT).
15	INTR	In Interrupt: príznak vykonávania prerušenia (pri 1 sú ďalšie prerušenia zablokované).

4 Formát strojových inštrukcií

Inštrukčný súbor LIM M2 je navrhnutý pre rýchle a deterministické dekódovanie. Horných 5 bitov je vyhradených pre primárny operačný kód:

W – 1	W – 6	W – 9	0
OPCODE 5 bitov	CFG 3 bity	Operandy a argumenty dynamická dĺžka	

Pole cfg (3 bity) selektuje až 8 ortogonálnych režimov inštrukcie, čím poskytuje vysokú flexibilitu bez nežiaduceho rozširovania počtu opkódov.

5 Prehľadná tabuľka inštrukcií jadra LIM M2

Č.	Kód	Mnemonic	Trieda	Funkčný účel
0	00000	NOP	Riadenie	Prázdna operácia a vyprázdnenie zvyškového registra ALU
1	00001	ADD	Aritmetika	Súčet s automatickým reťazením prenosu cez zvyšok ALU
2	00010	SUB	Aritmetika	Odčítanie s automatickým reťazením výpožičky cez zvyšok ALU
3	00011	MUL	Aritmetika	Násobenie so zachytením vyšších bitov vo zvyšku ALU
4	00100	DIV	Aritmetika	Delenie s uložením zvyšku do vnútorného registra ALU
5	00101	LMR	Pamäť	Načítanie slova z pamäte do cieľového registra
6	00110	LRM	Pamäť	Zápis hodnoty registra do systémovej pamäte
7	00111	LRR	Presun	Priame kopírovanie medzi registrami cez obchádzkový MUX
8	01000	CMP	Porovnanie	Hardvérové porovnanie operandov bez zmeny dát
9	01001	JMP	Skok	Nepodmienený skok (priamy, nepriamy, 24-bitový)
10	01010	JCR	Skok	Podmienený skok pri nastavenom príznaku prenosu CF
11	01011	JNZ	Skok	Podmienený skok pri nenulovom výsledku (ZF = 0)
12	01100	JZ	Skok	Podmienený skok pri nulovom výsledku (ZF = 1)
13	01101	AND	Logika	Bitový logický súčin (AND)
14	01110	OR	Logika	Bitový logický súčet (OR)
15	01111	NAND	Logika	Bitová negácia logického súčinu (NAND)
16	10000	NOR	Logika	Bitová negácia logického súčtu (NOR)
17	10001	NOT	Logika	Bitová inverzia operandu (jednotkový doplnok)
18	10010	XOR	Logika	Bitová neverzia (XOR)
19	10011	XNOR	Logika	Bitová ekvivalencia
20	10100	INC	Aritmetika	Hardvérová inkrementácia operandu o 1
21	10101	DEC	Aritmetika	Hardvérová dekrementácia operandu o 1
22	10110	PUSH	Zásobník	Uloženie slova na vrchol zásobníka
23	10111	POP	Zásobník	Výber slova z vrcholu zásobníka do registra
24	11000	BSL	Posuny	Barelový posun doľava s konfigurovateľným vstupom
25	11001	BSR	Posuny	Barelový posun doprava s ukladaním do DBIT
26	11010	CSRM	Systém	Prístup k systémovým registrom (FREG/P-TREG/SREG)
27	11011	RSV27	Rezerva	Rezervované pre vektorové inštrukcie
28	11100	RSV28	Rezerva	Rezervované pre rozšírené adresovanie
29	11101	RSV29	Rezerva	Rezervované pre koprocessor s pohyblivou rádovou čiarkou
30	11110	RSV30	Rezerva	Rezervované pre kryptografické inštrukcie

Č.	Kód	Mnemonic	Trieda	Funkčný účel
31	11111	RSV31	Rezerva	Rezervované pre budúce rozšírenia architektúry

6 Detailná špecifikácia inštrukčného súboru

Nasledujúce strany obsahujú úplné architektonické profily všetkých 32 operačných kódov procesora LIM M2.

NOP

00000

Riadenie

Hardvérová prázdna operácia a vyprázdnenie aritmetickej reťaze

Mnemonic	NOP
Opcode	00000 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Riadenie
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérová prázdna operácia a vyprázdnenie aritmetickej reťaze.

Architektonická sémantika

```
PC <- PC + instruction_length
ALU_RESIDUAL <- 0
FREG.CF <- 0
FREG.OF <- 0
```

Konfigurácia a operandy

Bez operandov; pole cfg rezervované na kalibráciu časovania.

Vplyv na príznakový register (FREG)

Vynuluje príznaky prenosu (CF), pretečenia (OF) a výpožičky; ostatné príznaky zachováva.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a radiace impulzy: **TBD**.

Poznámky k implementácii

Slúži na synchronizáciu taktov a hardvérové vyprázdnenie (Flush) vnútorného zvyškového registra ALU, čím prerušuje reťazenie pred novými nezávislými výpočtami.

ADD

00001

Aritmetika

Sčítanie s automatickým reťazením prenosu

Mnemonic	ADD
Opcode	00001 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Sčítanie s automatickým reťazením prenosu.

Architektonická sémantika

```
sum_full <- srcA + srcB + ALU_RESIDUAL
dst <- sum_full[15:0]
ALU_RESIDUAL <- (sum_full > 0xFFFF ? 1 : 0)
```

Konfigurácia a operandy

Registre R0–R7, akumulátory ACCA/ACCB alebo priame konštanty.

Vplyv na príznakový register (FREG)

Nastavuje príznak prenosu CF a pretečenia OF pri prekročení $2^{16} - 1$; aktualizuje ZF podľa dst.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Podporuje priebežnú viacbajtovú aritmetiku (32, 48, 64+ bitov). Ak súčet prekročí 16 bitov ($> 2^{16} - 1$), prenos (+1) sa zachová vo vnútornom registri ALU a automaticky sa pripočíta pri nasledujúcej

operácii ADD bez nutnosti inštrukcie ADC. Spodných 16 bitov sa deterministicky zapíše do dst. Retázanie sa preruší inštrukciou NOP alebo novou matematickou operáciou.

SUB

Odčítanie s automatickým reťazením výpožičky

00010

Aritmetika

Mnemonic	SUB
Opcode	00010 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Odčítanie s automatickým reťazením výpožičky.

Architektonická sémantika

```
diff_full <- srcA - srcB - ALU_RESIDUAL
dst <- diff_full[15:0]
ALU_RESIDUAL <- (diff_full < 0 ? 1 : 0)
```

Konfigurácia a operandy

Registre R0–R7, konštanty alebo akumulátory ACCA/ACCB.

Vplyv na príznakový register (FREG)

Pri zápornom rozdiely (< 0) nastavuje príznak výpožičky (Borrow / CF) a OF; aktualizuje ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Umožňuje kontinuálne viacbajtové odčítanie. Pri zápornom rozdiely (< 0) sa výpožička (–1) uloží do vnútorného registra ALU a pri ďalšej inštrukcii SUB sa automaticky odpočíta 1 od vyššieho slova.

Výsledok spodného slova sa deterministicky uloží do dst. Na začatie nového nezávislého odčítania sa reťazenie preruší pomocou NOP.

MUL

00011

Aritmetika

Celočíselné násobenie so zachovaním hornej časti v registri ALU

Mnemonic	MUL
Opcode	00011 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Celočíselné násobenie so zachovaním hornej časti v registri ALU.

Architektonická sémantika

```
prod <- srcA * srcB
dst <- prod[15:0]
ALU_RESIDUAL <- prod[31:16]
```

Konfigurácia a operandy

Registre R0–R7, akumulátory ACCA/ACCB.

Vplyv na príznakový register (FREG)

Aktualizuje ZF; nastavuje OF/CF, ak je horných 16 bitov súčinu (prod[31:16]) nenulových.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Pri 32-bitovom súčine smeruje spodných 16 bitov do cieľového registra dst, kým horných 16 bitov sa uloží do vnútorného zvyškového registra ALU (ALU Residual). Pri nasledujúcom sčítaní sa tento zvyšok automaticky pripočíta (podpora MAC a viacbajtových čísiel). Hornú polovicu možno získať aj sčítaním registra so sebou samým po vynulovaní. Inštrukcia NOP register vyčistí.

DIV

00100

Aritmetika

Celočíselné delenie so zachovaním zvyšku vo vnútornom registri ALU

Mnemonic	DIV
Opcode	00100 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Celočíselné delenie so zachovaním zvyšku vo vnútornom registri ALU.

Architektonická sémantika

```
dst <- srcA / srcB
ALU_RESIDUAL <- srcA % srcB
```

Konfigurácia a operandy

Registre R0–R7, akumulátory ACCA/ACCB.

Vplyv na príznakový register (FREG)

Pri delení nulou sa nastavuje príznak chyby EM (Error Math) bez zablokovania procesora; aktualizuje ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Podiel sa zapíše do cieľového registra dst, pričom zvyšok po delení (modulo) sa zachová vo vnútornom registri ALU pre ďalšie operácie alebo vymazanie inštrukciou NOP.

LMR

Načítanie slova z pamäte do registra

00101

Pamäť

Mnemonic	LMR
Opcode	00101 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Pamäť
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Načítanie slova z pamäte do registra.

Architektonická sémantika

```
dst_reg <- MEM[address]
```

Konfigurácia a operandy

Adresovanie: priame, nepriame cez PTREG, alebo s posunom.

Vplyv na príznakový register (FREG)

Všetky príznaky zostávajú zachované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Podpora hardvérového autoincrementu ukazovateľa pri aktívnom AIP.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

LRM

Zápis registra do systémovej pamäte

00110

Pamäť

Mnemonic	LRM
Opcode	00110 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Pamäť
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Zápis registra do systémovej pamäte.

Architektonická sémantika

```
MEM[address] <- src_reg
```

Konfigurácia a operandy

Režim adresovania volený poľom cfg a registrom PTREG.

Vplyv na príznakový register (FREG)

Všetky príznaky zostávajú zachované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
 2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
 3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
 4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).
- Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Priamy prenos z registrového poľa na systémovú zbernicu.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

LRR

Bleskové kopírovanie medzi registrami

00111

Presun

Mnemonic	LRR
Opcode	00111 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Presun
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bleskové kopírovanie medzi registrami.

Architektonická sémantika

```
dst_reg <- src_reg
```

Konfigurácia a operandy

Argumenty určujú zdrojový a cieľový register.

Vplyv na príznakový register (FREG)

Všetky príznaky zostávajú zachované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Smerované cez priamy premostovací kanál MUX 1 → MUX 2 bez blokovania ALU.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

CMP

Hardvérové porovnanie operandov

01000

Porovnanie

Mnemonic	CMP
Opcode	01000 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Porovnanie
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové porovnanie operandov.

Architektonická sémantika

```
FREG.CMP <- compare(srcA, srcB)
```

Konfigurácia a operandy

Režim porovnania s registrom alebo konštantou.

Vplyv na príznakový register (FREG)

Aktualizuje 2-bitové pole FREG.CMP a príznaky ZF, CF, OF bez zmeny registrov.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Umožňuje rýchle podmienené vetvenie.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

JMP

Nepodmienený skok

01001

Skok

Mnemonic	JMP
Opcode	01001 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Skok
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Nepodmienený skok.

Architektonická sémantika

```
PC <- target
```

Konfigurácia a operandy

Podporuje 16-bitový lokálny alebo plný 24-bitový skok cez PTREG.

Vplyv na príznakový register (FREG)

Príznačky zostávajú nezmenené.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Atomické načítanie Program Counter v minimálnom počte cyklov.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

JCR

Podmienený skok pri prenose

01010

Skok

Mnemonic	JCR
Opcode	01010 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Skok
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Podmienený skok pri prenose.

Architektonická sémantika

```
if FREG.CF == 1 then PC <- target
```

Konfigurácia a operandy

Cieľová adresa určená posunom alebo absolútne.

Vplyv na príznakový register (FREG)

Príznačky sú iba čítané.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Základný stavebný prvok viacnásobnej presnej aritmetiky.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

JNZ

01011

Skok

Podmienený skok pri nenulovom stave

Mnemonic	JNZ
Opcode	01011 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Skok
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Podmienený skok pri nenulovom stave.

Architektonická sémantika

```
if FREG.ZF == 0 then PC <- target
```

Konfigurácia a operandy

Vysoko efektívny skok pre programové slučky a počítadlá.

Vplyv na príznakový register (FREG)

Príznačky zostávajú nezmenené.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rýchle vyhodnotenie podmienky v mikroprograme.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

JZ

01100
Skok

Podmienený skok pri nulovom stave

Mnemonic	JZ
Opcode	01100 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Skok
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Podmienený skok pri nulovom stave.

Architektonická sémantika

```
if FREG.ZF == 1 then PC <- target
```

Konfigurácia a operandy

Vyhodnocuje rovnosť alebo ukončovacie podmienky.

Vplyv na príznakový register (FREG)

Príznačky zostávajú nezmenené.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: TBD.

Poznámky k implementácii

Optimalizované pre reťazcové a vyhľadávacie operácie.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

AND

Bitový logický súčin (AND)

01101

Logika

Mnemonic	AND
Opcode	01101 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitový logický súčin (AND).

Architektonická sémantika

```
dst <- srcA AND srcB
```

Konfigurácia a operandy

Registrové a maskovacie konštantné operandy.

Vplyv na príznakový register (FREG)

Nastavuje príznak nuly ZF; pretečenie vynulované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
 2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
 3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
 4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).
- Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Kľúčová inštrukcia pre bitové maskovanie.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

OR

Bitový logický súčet (OR)

01110

Logika

Mnemonic	OR
Opcode	01110 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitový logický súčet (OR).

Architektonická sémantika

```
dst <- srcA OR srcB
```

Konfigurácia a operandy

Registrové operandy a spájanie bitových polí.

Vplyv na príznakový register (FREG)

Nastavuje ZF; prenosi sú deterministicky vynulované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
 2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
 3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
 4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).
- Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rýchle zlučovanie riadiacich príznakov.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

NAND

Bitový logický zápor súčinu (NAND)

01111
Logika

Mnemonic	NAND
Opcode	01111 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitový logický zápor súčinu (NAND).

Architektonická sémantika

```
dst <- NOT (srcA AND srcB)
```

Konfigurácia a operandy

Univerzálna logická báza.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
 2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
 3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
 4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).
- Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Umožňuje kompaktnú realizáciu zákazníckych logických funkcií.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

NOR

Bitový logický zápor súčtu (NOR)

10000

Logika

Mnemonic	NOR
Opcode	10000 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitový logický zápor súčtu (NOR).

Architektonická sémantika

```
dst <- NOT (srcA OR srcB)
```

Konfigurácia a operandy

Invertovaná logická funkcia.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
 2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
 3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
 4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).
- Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rozširuje množinu rýchlych bitových transformácií.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

NOT

Bitová inverzia (jednotkový doplnok)

10001

Logika

Mnemonic	NOT
Opcode	10001 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitová inverzia (jednotkový doplnok).

Architektonická sémantika

```
dst <- NOT src
```

Konfigurácia a operandy

Rýchla unárna inverzia slova.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
 2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
 3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
 4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).
- Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Vykoná sa v minimálnom počte mikrotaktov.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

XOR

Bitová neverzia (XOR)

10010

Logika

Mnemonic	XOR
Opcode	10010 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitová neverzia (XOR).

Architektonická sémantika

```
dst <- srcA XOR srcB
```

Konfigurácia a operandy

Používa sa na prepínanie bitov a rýchle vynulovanie registra.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Základná inštrukcia pre paritu, CRC a kryptografiu.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

XNOR

Bitová ekvivalencia

10011

Logika

Mnemonic	XNOR
Opcode	10011 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Logika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Bitová ekvivalencia.

Architektonická sémantika

```
dst <- NOT (srcA XOR srcB)
```

Konfigurácia a operandy

Porovnanie bitov na zhodu.

Vplyv na príznakový register (FREG)

Nastavuje príznak ZF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rýchla paralelná kontrola ekvivalencie masiek.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

INC

Inkrementácia o 1

10100

Aritmetika

Mnemonic	INC
Opcode	10100 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Inkrementácia o 1.

Architektonická sémantika

```
dst <- src + 1
```

Konfigurácia a operandy

Rýchly krok počítadla cyklu.

Vplyv na príznakový register (FREG)

Nastavuje ZF, OF; prenos CF riadený cez cfg.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Optimalizuje indexovanie v poliach.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

DEC

Dekrementácia o 1

10101

Aritmetika

Mnemonic	DEC
Opcode	10101 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Aritmetika
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Dekrementácia o 1.

Architektonická sémantika

```
dst <- src - 1
```

Konfigurácia a operandy

Krok zostupného počítadla.

Vplyv na príznakový register (FREG)

Nastavuje ZF, OF.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Kompaktná realizácia cyklov.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

PUSH

Uloženie slova do zásobníka

10110

Zásobník

Mnemonic	PUSH
Opcode	10110 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Zásobník
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Uloženie slova do zásobníka.

Architektonická sémantika

```
stack <- src
SREG <- SREG - 2
```

Konfigurácia a operandy

Zdroj: ľubovoľný register R0–R7 alebo systémový register.

Vplyv na príznakový register (FREG)

Aritmetické príznaky sa nemenia.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Hardvérová podpora volaní funkcií a ukladania kontextu.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

POP

Výber slova zo zásobníka

10111

Zásobník

Mnemonic	POP
Opcode	10111 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Zásobník
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Výber slova zo zásobníka.

Architektonická sémantika

```
dst <- stack  
SREG <- SREG + 2
```

Konfigurácia a operandy

Cieľ: registre R0–R7 alebo stavové registre.

Vplyv na príznakový register (FREG)

Aritmetické príznaky sa nemenia.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Symetrické obnovenie kontextu po prerušení.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

BSL

Barelový posun doľava

11000

Posuny

Mnemonic	BSL
Opcode	11000 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Posuny
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Barelový posun doľava.

Architektonická sémantika

```
dst <- src « amount
```

Konfigurácia a operandy

Rozsah posunu: konštanta alebo hodnota v registri.

Vplyv na príznakový register (FREG)

Najvyšší vysunutý bit zachytený v FREG.DBIT (bit 13). Pri SMOD=1 sa do najnižšieho bitu vloží predchádzajúci DBIT; pri SMOD=0 sa dopĺňajú nuly.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Efektívna cyklická a prúdová rotácia viacbajtových dát.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

BSR

Barelový posun doprava

11001

Posuny

Mnemonic	BSR
Opcode	11001 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Posuny
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Barelový posun doprava.

Architektonická sémantika

```
dst <- src » amount
```

Konfigurácia a operandy

Logický alebo aritmetický posun voliteľný cez cfg.

Vplyv na príznakový register (FREG)

Najnižší vysunutý bit uložený v DBIT (bit 13). Pri SMOD=1 sa do najvyššieho bitu vloží predchádzajúci DBIT; pri SMOD=0 sa dopĺňajú nuly.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Prúdové škálovanie a delenie mocninami dvojky.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

CSRM

Prístup k systémovým registrom

11010

Systém

Mnemonic	CSRM
Opcode	11010 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Systém
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Prístup k systémovým registrom.

Architektonická sémantika

```
special_reg <- src OR dst <- special_reg
```

Konfigurácia a operandy

Prístup k registrom FREG, PTREG, SREG.

Vplyv na príznakový register (FREG)

Príznačky sa aktualizujú pri modifikácii FREG.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Privilegované prepínanie kontextu jadra.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

RSV27

Hardvérové rozšírenie

11011

Rezerva

Mnemonic	RSV27
Opcode	11011 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

reserved

Konfigurácia a operandy

Vyhradené pre budúce revízie architektúry LIM.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

- Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
- Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
- Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
- Synchrónna aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: TBD.

Poznámky k implementácii

Rezervované.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

RSV28

Hardvérové rozšírenie

11100

Rezerva

Mnemonic	RSV28
Opcode	11100 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

reserved

Konfigurácia a operandy

Vyhradené pre budúce revízie architektúry LIM.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: TBD.

Poznámky k implementácii

Rezervované.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

RSV29

Hardvérové rozšírenie

11101

Rezerva

Mnemonic	RSV29
Opcode	11101 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

reserved

Konfigurácia a operandy

Vyhradené pre budúce revízie architektúry LIM.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: TBD.

Poznámky k implementácii

Rezervované.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

RSV30

Hardvérové rozšírenie

11110

Rezerva

Mnemonic	RSV30
Opcode	11110 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

reserved

Konfigurácia a operandy

Vyhradené pre budúce revízie architektúry LIM.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.

Poznámky k implementácii

Rezervované.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

RSV31

Hardvérové rozšírenie

11111

Rezerva

Mnemonic	RSV31
Opcode	11111 (Horných 5 bitov inštrukčného slova)
Formát inštrukcie	5-bitový opcode, 3-bitové pole cfg a dynamické argumenty (pri špecializovaných príkazoch argumenty priamo za opkódom)
Trieda operácie	Rezerva
Stav ratifikácie	Základná špecifikácia schválená; rozvrhnutie bitových polí argumentov vo fáze finalizácie

Účel inštrukcie

Hardvérové rozšírenie.

Architektonická sémantika

reserved

Konfigurácia a operandy

Vyhradené pre budúce revízie architektúry LIM.

Vplyv na príznakový register (FREG)

Nedefinované.

Mikrooperácie dátovej cesty

1. Multiplexorový výber zdrojových operandov z registrového poľa alebo priamej zbernice.
2. Odoslanie operácie do vyhradenej funkčnej jednotky (ALU / pamäť / riadenie).
3. Smerovanie výsledku cez selektor spätného zápisu (MUX 2) do cieľového registra.
4. Synchronná aktualizácia stavových príznakov FREG a registrových ukazovateľov (PTREG, SREG).

Presné cyklické časovanie a riadiace impulzy: **TBD**.


Poznámky k implementácii

Rezervované.

Polia s označením TBD špecifikujú konfigurovateľné hardvérové voľby.

7 Fyzické rozhranie a rozloženie vývodov (34-vývodové puzdro)

Procesor je integrovaný v kompaktnom 34-vývodovom puzdre s dvojradovým usporiadaním kontaktov:



7.1 Funkčný popis signálov

Vývod	Typ	Popis systémového signálu
A0–A15	Výstup / Tri-State	16-bitová adresová zbernica (riadená externým impulzom AL).
D0–D7	Obojsmerný	8-bitová zbernica pre prenos dát s pamäťou a perifériami.
CLK1, CLK2	Vstup	Dvojfázové hodinové signály s ochranou proti prekrytiu fáz.
VCC, GND	Napájanie	Hlavné napájacie vedenie logiky procesora (+5 V nominálne).
RD, WD	Výstup	Riadiace impulzy čítania (Read) a zápisu (Write) na zbernici.
AL	Výstup	Address Latch: riadenie záchytného registra adresy.
RF	Vstup	Ready Flag: hardvérové potvrdenie pripravenosti podriadeného zariadenia.
RDI	Vstup	Raw Direct Interrupt: prioritná linka hardvérového prerušenia.
IA	Výstup	Interrupt Accepted / Interrupt Acknowledge: potvrdenie prijatia prerušenia; procesor očakáva načítanie čísla vektora zo zbernice dát.

8 Podsystem prerušení a vektorové spracovanie

Podsystem prerušení procesora LIM M2 je navrhnutý tak, aby poskytoval minimálnu latenciu odozvy na udalosti v reálnom čase, prísny determinizmus a úplnú ochranu pred zbernicovými kolíziami. Architektúra zjednocuje externé hardvérové požiadavky a interné softvérové pasce do jednotnej 16-vektorovej hierarchie s hardvérovým potvrdzovaním na fyzickej úrovni.

8.1 Zjednotený priestor 16 vektorov prerušení

Procesor podporuje presne 16 systémových vektorov (indexy 0–15), ktoré sú ortogonálne zdieľané medzi externými perifériami a internými udalosťami procesorového jadra:


Table 3: Zjednotená tabuľka 16 vektorov prerušení LIM M2

Vektor	Kód	Zdroj / Typ	Funkčné určenie
VEC 0	0x00	Hardvérový / Reset	Power-on Reset: počiatočná inicializácia jadra a registrov.
VEC 1	0x01	Hardvérový (NMI)	Nemaskovateľné prerušenie: výpadok napájania, kritická porucha.
VEC 2	0x02	Softvérová pasca	Aritmetická výnimka (delenie nulou, príznak FREG.EM).
VEC 3	0x03	Softvérová pasca	Systémové volanie jadra (Syscall / API dispečer OS).
VEC 4	0x04	Hardvérový / Perif.	Systémový intervalový časovač / Kvantovač plánovača úloh.
VEC 5	0x05	Hardvérový / Perif.	Sériové komunikačné rozhranie (UART RX/TX).
VEC 6	0x06	Hardvérový / Perif.	Radič priameho prístupu do pamäte (DMA Transfer Complete).
VEC 7	0x07	Hardvérový / Perif.	Externý radič prerušení / Zbernicový most.
VEC 8–15	0x08–0x0F	Zdieľané (HW / SW)	Používateľské hardvérové linky a softvérové vektory.

8.2 Hardvérový protokol potvrdzovania (RDI → IA → D0–D7)

Pre spoľahlivú komunikáciu s externými radičmi je implementovaný 4-fázový cyklus hardvérového potvrdzovania (handshake), ktorý úplne eliminuje režiu cyklického dopytovania (polling):

- Fáza požiadavky (RDI):** Periférne zariadenie nastaví aktívnu vysokú úroveň na vstupe RDI (*Raw Direct Interrupt*). Linka je testovaná jadrom na atomických hraniciach mikroinštrukcií.
- Fáza kontroly masky (Arbitrácia):** Ak je globálne maskovanie prerušení povolené (bit FREG.MIE = 1), procesor požiadavku zachytí a dokončí aktuálnu mikrooperáciu dátovej cesty.
- Fáza potvrdenia (Strob IA):** Jadro vygeneruje aktívny strob na výstupe IA (*Interrupt Accepted / Interrupt Acknowledge*, pin 26). Tento strob informuje všetky periférie na zbernici o pripravenosti jadra prijať číslo vektora.
- Fáza prenosu vektora (Zbernica D0–D7):** Súčasne s aktiváciou IA sa dátová zbernica D0–D7 prepne do režimu vstupu a aktivuje sa signál čítania RD. Žiadajúce zariadenie vystaví na linky D0–D7 8-bitový identifikátor vektora (spodné 4 bity adresujú vektory 0–15).
- Fáza záchytu a prechod:** Procesor zachytí dáta zo zbernice D0–D7, deaktivuje signál IA a prejde k uloženiu kontextu.



8.3 Uloženie kontextu v 24-bitovom zásobníku a vstup do obsluhy

Prijatie prerušenia je povolené výlučne za podmienky, že procesor už nevykonáva iné prerušenie (FREG . INTR = 0) a prerušenia sú globálne povolené (FREG . MIE = 1). Ak FREG . INTR = 1, akékoľvek ďalšie hardvérové prerušenia sú hardvérovo zablokované.

Po potvrdení prerušenia jadro vykoná nasledujúci postup ochrany stavu:

1. **Uloženie čítača inštrukcií (PC):** Aktuálna hodnota PC sa uloží na vrchol systémového zásobníka posunom 24-bitového ukazovateľa SREG:

$$\text{SREG} \leftarrow \text{SREG} - 2, \quad \text{Memory}[\text{SREG}] \leftarrow \text{PC}_{15:0}$$

2. **Uloženie príznakov a stavu (FREG):** Aktuálny stav registra FREG (s pôvodnou hodnotou FREG . INTR=0) sa zapíše do zásobníka:

$$\text{SREG} \leftarrow \text{SREG} - 2, \quad \text{Memory}[\text{SREG}] \leftarrow \text{FREG}$$

3. **Hardvérové blokovanie vnorených prerušení:** Jadro nastaví príznak vykonávania prerušenia FREG . INTR $\leftarrow$ 1 (bit 15) a vynuluje masku FREG . MIE $\leftarrow$ 0, čím sa zamedzí kaskádovým reentrantným volaniam.
4. **Skok na vektor:** Adresa obslužnej rutiny sa vypočíta z prijatého čísla vektora a zapíše do PC.

8.4 Návrat z prerušenia

Ukončenie obsluhy prerušenia obnoví pôvodný vykonávaný kontext zo zásobníka:

1. Zo zásobníka sa načíta a obnoví pôvodný stav registra príznakov:

$$\text{FREG} \leftarrow \text{Memory}[\text{SREG}], \quad \text{SREG} \leftarrow \text{SREG} + 2$$

(Obnovením registra FREG sa zároveň bit FREG . INTR vráti na 0, čím sa uvoľní blokovanie, a hodnota FREG . MIE sa vráti na pôvodný stav).

2. Zo zásobníka sa obnoví čítač inštrukcií:

$$\text{PC} \leftarrow \text{Memory}[\text{SREG}], \quad \text{SREG} \leftarrow \text{SREG} + 2$$

3. Procesor plynule pokračuje vo vykonávaní prerušeného toku inštrukcií v nasledujúcom takte bez akejkoľvek straty údajov.

9 Záver

Architektúra **LIM M2** spája overenú stabilitu mikroprogramového riadenia s modernou efektivitou aktívnej dátovej cesty bez tretieho stavu. Odstránením zbernicových kolízií a parazitných kapacít jadro zaručuje kryštálovú čistotu digitálnych signálov a bezpečne odomyká frekvenčný rozsah od 200 MHz až po fyzické limity moderných kremíkových štruktúr.