

LIM M2

Архитектурное руководство по процессору

Высокодетерминированная 16-разрядная процессорная архитектура с чистым мультиплексорным трактом данных и расширенной 24-битной адресацией.



POINT-TO-POINT DATA ROUTING · ZERO BUS CONTENTION

OFFICIAL REFERENCE SPECIFICATION

Редакция 0.2 — Октябрь 2026 г.

Спецификация ядра LIM M2. Все права защищены.

Contents

1	Статус документа и архитектурные цели	3
1.1	Условные обозначения и сокращения	3
2	Архитектурный обзор процессора LIM M2	3
2.1	Принципиальная структурная схема тракта данных (Datapath)	5
3	Программно видимые регистры и состояние процессора	6
3.1	Топология регистра флагов и управления (FREG)	6
4	Формат машинных инструкций	7
5	Сводная таблица команд ядра LIM M2	7
6	Детальная спецификация системы команд	8
	NOP — Аппаратная пустая операция и сброс арифметической цепочки	9
	ADD — Сложение с автоматическим каскадированием переноса	11
	SUB — Вычитание с автоматическим каскадированием заёма	13
	MUL — Целочисленное умножение с сохранением старшей части в регистре АЛУ	15
	DIV — Целочисленное деление с сохранением остатка во внутреннем регистре АЛУ	17
	LMR — Загрузка данных из системной памяти в регистр	19
	LRM — Запись содержимого регистра в память	20
	LRR — Сверхбыстрое копирование между регистрами	21
	CMP — Аппаратное сравнение операндов	22
	JMP — Безусловный переход по адресу	23
	JCR — Условный переход по флагу переноса	24
	JNZ — Условный переход при неравенстве нулю	25
	JZ — Условный переход при равенстве нулю	26
	AND — Побитовое логическое И	27
	OR — Побитовое логическое ИЛИ	28
	NAND — Побитовое логическое И-НЕ	29
	NOR — Побитовое логическое ИЛИ-НЕ	30
	NOT — Побитовое инвертирование (дополнение до 1)	31
	XOR — Побитовое исключающее ИЛИ	32
	XNOR — Побитовая эквивалентность	33
	INC — Инкремент операнда на единицу	34
	DEC — Декремент операнда на единицу	35
	PUSH — Сохранение слова в стек	36
	POP — Извлечение слова из вершины стека	37
	BSL — Баррельный сдвиг влево	38

BSR — Баррельный сдвиг вправо 39

CSRM — Контроль и модификация служебных регистров 40

RSV27 — Аппаратное расширение функционала 41

RSV28 — Аппаратное расширение функционала 42

RSV29 — Аппаратное расширение функционала 43

RSV30 — Аппаратное расширение функционала 44

RSV31 — Аппаратное расширение функционала 45

7 Физический интерфейс и цоколёвка (34-выводный корпус) 46

7.1 Функциональное назначение внешних линий 46

8 Заключение 46

1 Статус документа и архитектурные цели

Настоящий документ является официальным техническим описанием и архитектурным стандартом микропроцессора **LIM M2**. Архитектура спроектирована с прицелом на бескомпромиссную надежность, математическую строгость и высокую тактовую частоту.

В основу тракта данных LIM M2 заложен фундаментальный принцип **полного отказа от внутренних шин третьего состояния (Tri-State / Hi-Z)**. Внутренние потоки данных построены исключительно на детерминированных двухтактных мультиплексорных деревьях (Point-to-Point MUX Routing), что гарантирует полное отсутствие сквозных токов, шинных конфликтов (bus contention) и паразитных емкостных задержек.

Архитектурная нумерация команд

Система команд LIM M2 использует непрерывную 5-битную сетку первичных кодов: NOP=0, ADD=1, ..., CSRM=26. Коды 27–31 зарезервированы для аппаратных расширений следующего поколения.

1.1 Условные обозначения и сокращения

Обозначение	Архитектурный смысл
dst	Целевой регистр-приёмник результата операции
src, srcA, srcB	Регистры-источники входных операндов
imm	Непосредственное скалярное значение, встроенное в тело инструкции
addr	Эффективный адрес памяти (16-битный базовый или 24-битный расширенный)
cfg	3-битное поле функционального модификатора операции
ZF, CF, OF	Аппаратные флаги нуля, переноса и знакового переполнения регистра FREG


2 Архитектурный обзор процессора LIM M2

LIM M2 представляет собой высокоэффективный 16-разрядный микропрограммный процессор общего назначения с развитой целочисленной арифметикой. Ключевые архитектурные достоинства процессора включают:

- **Чистая мультиплексорная маршрутизация данных:** Внутренний тракт полностью избавлен от третьего состояния. Передача данных осуществляется активными драйверами через каскад селекторов **MUX 1**, **DEST-DMUX** и **MUX 2**, что делает архитектуру идеально совместимой с современными полупроводниковыми техпроцессами (ASIC) и быстрыми ПЛИС (FPGA).
- **Двухаккумуляторный исполнительный узел (Dual Accumulator Staging):** Регистры АССА и АССВ обеспечивают надёжную фиксацию операндов перед АЛУ, изолируя переходные процессы вычислений от основного регистрового файла.
- **Аппаратное каскадирование длинной арифметики (ALU Auto-Chaining):** Внутренний тракт АЛУ оснащён остаточным аккумулятором ALU_RESIDUAL. При возникновении переноса (+1 при сложении $> 2^{16} - 1$), заёма (−1 при разности < 0) или избыточных старших разрядов умножения/деления, остаток фиксируется аппаратно и автоматически суммируется или вычитается при следующей математической операции. Это обеспечивает непрерывную многобайтовую арифметику (32, 48, 64+ бит) без отдельных команд ADC/SBB. Сброс цепочки выполняется командой NOP.

- **Прямой тракт пересылки (Reg-to-Reg Bypass):** Обходной канал от MUX 1 напрямую в MUX 2 позволяет осуществлять копирование данных между регистрами без задействования и блокировки вычислительных ресурсов АЛУ.
- **Расширенная 24-битная адресация памяти (до 16 МБ):** Специализированные 24-битные регистры-указатели PTREG (указатель данных с автоинкрементом) и SREG (указатель стека) позволяют процессору линейно адресовать обширные массивы памяти и стек до 16 Мбайт за пределами классического 64-килобайтного окна.
- **Высокочастотный потенциал:** Отсутствие емкостной нагрузки от распределённых шин позволяет ядру достигать базовой рабочей частоты **200 МГц**, а при трансляции в специализированный кремний (ASIC) ориентироваться на частоты **700 МГц и выше**.

2.1 Принципиальная структурная схема тракта данных (Datapath)



3 Программно видимые регистры и состояние процессора

Архитектурное состояние процессора LIM M2 представлено набором ортогональных регистров, сгруппированных по функциональному назначению:

Регистр	Разрядность	Архитектурная роль и особенности
R0–R7	16 бит	Регистры общего назначения (GPR). Селектор MUX 1 обеспечивает сверхбыстрое бесконфликтное считывание; фиксация результата происходит по стробу с шины WB_DATA.
SREG	24 бита	Системный регистр стека (Stack Register). Поддерживает эффективное аппаратное отслеживание глубины стековых кадров с прямой 24-битной адресацией стекового пространства (до 16 Мбайт).
PTREG	24 бита	Высокоточный регистр-указатель (Pointer Register). Обеспечивает прямое линейное обращение к памяти объёмом до 16 Мбайт с аппаратным автоинкрементом по флагу AIP.
FREG	16 бит	Регистр состояния и управления (Processor Status & Control Register). Объединяет флаги арифметических результатов и биты конфигурации режимов ядра.

3.1 Топология регистра флагов и управления (FREG)

Регистр FREG является ключевым элементом контроля математического тракта и системных режимов:

Бит	Мнемоника	Функциональное описание
0	ZF	Zero Flag: истинен при нулевом результате операции.
1	CF	Carry Flag: аппаратный флаг переноса / заёма в арифметике.
2	OF	Overflow Flag: индикатор знакового переполнения дополнительного кода.
3	EM	Error Math: аппаратная ловушка математических исключений (деление на ноль).
4–5	CMP	Compare Result: результат двухбитного аппаратного компаратора (<, =, >).
6–7	CLK	Clock Mode: выбор профиля делителя тактовой частоты ядра.
8	PIE	Program Interrupt Enable: глобальное разрешение программных прерываний.
9	MIE	Master Interrupt Enable: разрешение маскируемых внешних прерываний.
10	DWR	Disable Wait for Ready: форсированный безакцептный обмен без ожидания шины.
11	M24	24-bit Mode Enable: активация расширенного 24-битного адресного режима.
12	DBIT	Discarded Bit: буфер последнего бита, выдвинутого сдвиговым узлом.
13	SMOD	Shift Mode: выбор режима заполнения при выполнении BSL/BSR.
14	SBIT	Shift Bit Value: фиксированное значение бита вставки при SMOD=1.
15	AIP	Auto-Increment PTREG: разрешение аппаратного инкремента указателя при обращении.

4 Формат машинных инструкций

Инструкции процессора LIM M2 обладают компактным, легко декодируемым форматом. Базовый опкод занимает старшие 5 бит, обеспечивая мгновенную диспетчеризацию в микропрограммном ПЗУ управления:



Поле cfg (3 бита) определяет специализированную конфигурацию (до 8 ортогональных режимов операции), что позволяет одной базовой команде покрывать широкий спектр адресаций без раздувания пространства опкодов.

5 Сводная таблица команд ядра LIM M2

№	Код	Мнемоника	Класс	Назначение операции
0	00000	NOP	Управление	Пустая операция и сброс остаточного регистра АЛУ
1	00001	ADD	Арифметика	Сложение с автокаскадированием переноса через остаток АЛУ
2	00010	SUB	Арифметика	Вычитание с автокаскадированием заёма через остаток АЛУ

№	Код	Мнемоника	Класс	Назначение операции
3	00011	MUL	Арифметика	Умножение с фиксацией старших разрядов в остатке АЛУ
4	00100	DIV	Арифметика	Деление с фиксацией остатка во внутреннем регистре АЛУ
5	00101	LMR	Память	Чтение слова из памяти в целевой регистр
6	00110	LRM	Память	Запись значения регистра в системную память
7	00111	LRR	Пересылка	Прямое межрегистровое копирование через обходной MUX
8	01000	CMP	Сравнение	Аппаратное сравнение операндов без разрушения данных
9	01001	JMP	Переход	Безусловный переход (прямой, косвенный, 24-битный)
10	01010	JCR	Переход	Условный переход по состоянию флага переноса CF
11	01011	JNZ	Переход	Условный переход при ненулевом результате (ZF = 0)
12	01100	JZ	Переход	Условный переход при нулевом результате (ZF = 1)
13	01101	AND	Логика	Побитовое логическое умножение (И)
14	01110	OR	Логика	Побитовое логическое сложение (ИЛИ)
15	01111	NAND	Логика	Побитовая инверсия логического И
16	10000	NOR	Логика	Побитовая инверсия логического ИЛИ
17	10001	NOT	Логика	Побитовое инвертирование операнда (дополнение до 1)
18	10010	XOR	Логика	Побитовое исключающее ИЛИ
19	10011	XNOR	Логика	Побитовая эквивалентность
20	10100	INC	Арифметика	Аппаратный инкремент операнда на единицу
21	10101	DEC	Арифметика	Аппаратный декремент операнда на единицу
22	10110	PUSH	Стек	Размещение регистра в стековом пространстве
23	10111	POP	Стек	Извлечение вершины стека в целевой регистр
24	11000	BSL	Сдвиги	Баррельный сдвиг влево с настраиваемым вводом бит
25	11001	BSR	Сдвиги	Баррельный сдвиг вправо с контролем флага DBIT
26	11010	CSRM	Система	Атомарный доступ к служебным регистрам (FREG/PTREG/SREG)
27	11011	RSV27	Резерв	Зарезервировано для векторных/SIMD инструкций
28	11100	RSV28	Резерв	Зарезервировано для расширенной адресации
29	11101	RSV29	Резерв	Зарезервировано для операций с плавающей точкой
30	11110	RSV30	Резерв	Зарезервировано для аппаратной криптографии
31	11111	RSV31	Резерв	Зарезервировано для расширения системы команд

6 Детальная спецификация системы команд

Ниже представлены исчерпывающие паспорта всех 32 базовых опкодов процессора LIM M2.

NOP

00000

Управление

Аппаратная пустая операция и сброс арифметической цепочки

Мнемоника	NOP
Opcode	00000 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Управление
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Аппаратная пустая операция и сброс арифметической цепочки.

Архитектурная семантика

```
PC <- PC + instruction_length
ALU_RESIDUAL <- 0
FREG.CF <- 0
FREG.OF <- 0
```

Конфигурация и операнды

Операнды отсутствуют; поле cfg зарезервировано для калибровки задержек.

Влияние на регистр флагов (FREG)

Сбрасывает флаги переноса (CF), переполнения (OF) и заёма каскадной цепочки АЛУ; остальные флаги сохраняются.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: TBD.

Особенности реализации и примечания

Служит для тактовой синхронизации конвейера и аппаратного сброса (Flush) внутреннего остаточного регистра АЛУ, разрывая цепочку автопереноса перед новыми независимыми вычислениями.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

ADD

00001

Арифметика

Сложение с автоматическим каскадированием переноса

Мнемоника	ADD
Opcode	00001 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Арифметика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Сложение с автоматическим каскадированием переноса.

Архитектурная семантика

```
sum_full <- srcA + srcB + ALU_RESIDUAL
dst <- sum_full[15:0]
ALU_RESIDUAL <- (sum_full > 0xFFFF ? 1 : 0)
```

Конфигурация и операнды

Регистры R0–R7, аккумуляторы ACCA/ACCB или непосредственные операнды.

Влияние на регистр флагов (FREG)

Взводит флаг переноса CF и переполнения OF при превышении $2^{16} - 1$; обновляет ZF по значению dst.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: TBD.

Особенности реализации и примечания

Поддерживает сквозную многобайтовую арифметику (32, 48, 64+ бит). Если результат суммы не помещается в 16 бит ($> 2^{16} - 1$), перенос (+1) фиксируется во внутреннем регистре АЛУ и автоматически суммируется при следующей операции ADD без отдельных инструкций ADC. Младшие 16 бит всегда детерминированно сохраняются в dst. Цепочка сбрасывается

инструкцией NOP либо перезаписывается новой математической операцией.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

SUB

00010

Арифметика

Вычитание с автоматическим каскадированием
заёма

Мнемоника	SUB
Opcode	00010 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Арифметика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Вычитание с автоматическим каскадированием заёма.

Архитектурная семантика

```
diff_full <- srcA - srcB - ALU_RESIDUAL
dst <- diff_full[15:0]
ALU_RESIDUAL <- (diff_full < 0 ? 1 : 0)
```

Конфигурация и операнды

Регистры R0–R7, константы или аккумуляторы ACCA/ACCB.

Влияние на регистр флагов (FREG)

При разности < 0 взводит флаг заёма (Borrow / CF) и OF; обновляет ZF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: TBD.

Особенности реализации и примечания

Реализует непрерывное многословное вычитание. При возникновении отрицательной разности (< 0) заём (-1) запоминается во внутреннем регистре АЛУ, и в следующей операции SUB АЛУ автоматически вычитает 1 из старшего слова. Результат младшего слова детерминированно фиксируется в dst. Для начала новой независимой разности цепочка прерывается инструкцией NOP.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

MUL

00011

Арифметика

Целочисленное умножение с сохранением старшей части в регистре АЛУ

Мнемоника	MUL
Opcode	00011 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Арифметика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Целочисленное умножение с сохранением старшей части в регистре АЛУ.

Архитектурная семантика

```
prod <- srcA * srcB
dst <- prod[15:0]
ALU_RESIDUAL <- prod[31:16]
```

Конфигурация и операнды

Регистры R0–R7, аккумуляторы ACCA/ACCB.

Влияние на регистр флагов (FREG)

Обновляет ZF; взводит OF/CF, если старшие разряды произведения (prod[31:16]) не равны 0.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: TBD.

Особенности реализации и примечания

При умножении младшие 16 бит произведения направляются в целевой регистр dst, а старшие 16 бит сохраняются во внутреннем служебном регистре АЛУ (ALU Residual). При следующей операции сложения сохранённый остаток автоматически суммируется со следующим результатом (аппаратная поддержка MAC / многословных чисел). Старшую часть

произведения можно также извлечь в регистр, выполнив сложение регистра с самим собой после очистки. Инструкция NOP очищает остаточный регистр АЛУ.

DIV

00100

Арифметика

Целочисленное деление с сохранением остатка во внутреннем регистре АЛУ

Мнемоника	DIV
Opcode	00100 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Арифметика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Целочисленное деление с сохранением остатка во внутреннем регистре АЛУ.

Архитектурная семантика

```
dst <- srcA / srcB
ALU_RESIDUAL <- srcA % srcB
```

Конфигурация и операнды

Регистры R0–R7, аккумуляторы ACCA/ACCB.

Влияние на регистр флагов (FREG)

При делении на ноль взводится аппаратный флаг ошибки EM (Error Math) без зависания ядра; обновляет ZF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: TBD.

Особенности реализации и примечания

Результат целочисленного деления (частное) записывается в целевой регистр dst, а остаток от деления (modulo) автоматически сохраняется во внутреннем служебном регистре АЛУ. Сохранённый остаток может быть задействован в последующих операциях АЛУ либо сброшен командой NOP.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

LMR

00101

Память

Загрузка данных из системной памяти в регистр

Мнемоника	LMR
Opcode	00101 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Память
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Загрузка данных из системной памяти в регистр.

Архитектурная семантика

```
dst_reg <- MEM[address]
```

Конфигурация и операнды

Адресация: прямая, косвенная через PTREG, либо со смещением.

Влияние на регистр флагов (FREG)

Флаги сохраняются без изменений.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Поддерживает автоматический инкремент указателя при активном флаге AIP.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

LRM

Запись содержимого регистра в память

00110

Память

Мнемоника	LRM
Opcode	00110 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Память
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Запись содержимого регистра в память.

Архитектурная семантика

```
MEM[address] <- src_reg
```

Конфигурация и операнды

Режимы адресации определяются полем cfg и регистром PTREG.

Влияние на регистр флагов (FREG)

Флаги сохраняются без изменений.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Прямая передача данных из регистрового файла на системную шину.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

LRR

Сверхбыстрое копирование между регистрами

00111

Пересылка

Мнемоника	LRR
Opcode	00111 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Пересылка
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Сверхбыстрое копирование между регистрами.

Архитектурная семантика

```
dst_reg <- src_reg
```

Конфигурация и операнды

Аргументы определяют регистры источника и приёмника.

Влияние на регистр флагов (FREG)

Флаги сохраняются без изменений.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Исполняется через прямой обходной канал MUX 1 → MUX 2, разгружая АЛУ.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

CMP

Аппаратное сравнение операндов

01000

Сравнение

Мнемоника	CMP
Opcode	01000 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Сравнение
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Аппаратное сравнение операндов.

Архитектурная семантика

```
FREG.CMP <- compare(srcA, srcB)
```

Конфигурация и операнды

Сравнение с регистром либо с константой.

Влияние на регистр флагов (FREG)

Обновляет двухбитное аппаратное поле FREG.CMP, а также флаги ZF, CF, OF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Позволяет выполнять быстрые условные переходы без искажения регистров.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

JMP

Безусловный переход по адресу

01001

Переход

Мнемоника	JMP
Opcode	01001 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Переход
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Безусловный переход по адресу.

Архитектурная семантика

```
PC <- target
```

Конфигурация и операнды

Поддерживает 16-битный внутривстраничный или полный 24-битный переход через PTREG.

Влияние на регистр флагов (FREG)

Флаги сохраняются без изменений.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Атомарная загрузка Program Counter за минимальное число микротактов.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

JCR

Условный переход по флагу переноса

01010

Переход

Мнемоника	JCR
Opcode	01010 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Переход
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Условный переход по флагу переноса.

Архитектурная семантика

```
if FREG.CF == 1 then PC <- target
```

Конфигурация и операнды

Целевой адрес задаётся смещением либо абсолютным значением.

Влияние на регистр флагов (FREG)

Флаги читаются, но не изменяются.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Ключевой примитив для построения длинной многословной арифметики.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

JNZ

Условный переход при неравенстве нулю

01011

Переход

Мнемоника	JNZ
Opcode	01011 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Переход
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Условный переход при неравенстве нулю.

Архитектурная семантика

```
if FREG.ZF == 0 then PC <- target
```

Конфигурация и операнды

Высокоэффективный переход для организации циклов и счетчиков.

Влияние на регистр флагов (FREG)

Флаги не изменяются.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Минимизированное время принятия решения в микрокоде.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

JZ

Условный переход при равенстве нулю

01100

Переход

Мнемоника	JZ
Opcode	01100 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Переход
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Условный переход при равенстве нулю.

Архитектурная семантика

```
if FREG.ZF == 1 then PC <- target
```

Конфигурация и операнды

Обрабатывает условие успешного завершения или совпадения.

Влияние на регистр флагов (FREG)

Флаги не изменяются.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Оптимизирован для алгоритмов поиска и сравнения строк.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

AND

Побитовое логическое И

01101

Логика

Мнемоника	AND
Opcode	01101 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Логика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Побитовое логическое И.

Архитектурная семантика

```
dst <- srcA AND srcB
```

Конфигурация и операнды

Регистровые и масочные непосредственные операнды.

Влияние на регистр флагов (FREG)

Обновляет флаг нуля ZF; сбрасывает флаги переполнения.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Идеально для наложения битовых масок.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

OR

Побитовое логическое ИЛИ

01110

Логика

Мнемоника	OR
Opcode	01110 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Логика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Побитовое логическое ИЛИ.

Архитектурная семантика

```
dst <- srcA OR srcB
```

Конфигурация и операнды

Регистровые операнды и объединение битовых полей.

Влияние на регистр флагов (FREG)

Обновляет флаг ZF; флаги переноса детерминированы.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Быстрое объединение управляющих битов.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

NAND

Побитовое логическое И-НЕ

01111

Логика

Мнемоника	NAND
Opcode	01111 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Логика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Побитовое логическое И-НЕ.

Архитектурная семантика

```
dst <- NOT (srcA AND srcB)
```

Конфигурация и операнды

Универсальный логический базис.

Влияние на регистр флагов (FREG)

Обновляет флаг ZF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Позволяет сократить код при синтезе нестандартных логических функций.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

NOR

Побитовое логическое ИЛИ-НЕ

10000

Логика

Мнемоника	NOR
Opcode	10000 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Логика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Побитовое логическое ИЛИ-НЕ.

Архитектурная семантика

```
dst <- NOT (srcA OR srcB)
```

Конфигурация и операнды

Полноценная инверсная логика.

Влияние на регистр флагов (FREG)

Обновляет флаг ZF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Расширяет набор быстрых логических трансформаций.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

NOT

10001

Логика

Побитовое инвертирование (дополнение до 1)

Мнемоника	NOT
Opcode	10001 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Логика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Побитовое инвертирование (дополнение до 1).

Архитектурная семантика

```
dst <- NOT src
```

Конфигурация и операнды

Унарная высокоскоростная операция.

Влияние на регистр флагов (FREG)

Обновляет флаг ZF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Выполняется за минимальное количество микротактов.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

XOR

Побитовое исключающее ИЛИ

10010

Логика

Мнемоника	XOR
Opcode	10010 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Логика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Побитовое исключающее ИЛИ.

Архитектурная семантика

```
dst <- srcA XOR srcB
```

Конфигурация и операнды

Используется для инверсии битов и быстрого обнуления регистров.

Влияние на регистр флагов (FREG)

Обновляет флаг ZF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Базовая операция для алгоритмов контрольных сумм и шифрования.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

XNOR

Побитовая эквивалентность

10011

Логика

Мнемоника	XNOR
Opcode	10011 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Логика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Побитовая эквивалентность.

Архитектурная семантика

```
dst <- NOT (srcA XOR srcB)
```

Конфигурация и операнды

Побитовое сравнение на идентичность.

Влияние на регистр флагов (FREG)

Обновляет флаг ZF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Эффективная проверка соответствия битовых масок.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

INC

Инкремент операнда на единицу

10100

Арифметика

Мнемоника	INC
Opcode	10100 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Арифметика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Инкремент операнда на единицу.

Архитектурная семантика

```
dst <- src + 1
```

Конфигурация и операнды

Быстрый шаг итератора цикла.

Влияние на регистр флагов (FREG)

Обновляет ZF, OF; флаг переноса CF сохраняется или обновляется по cfg.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Оптимизирует обработку массивов.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

DEC

Декремент операнда на единицу

10101

Арифметика

Мнемоника	DEC
Opcode	10101 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Арифметика
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Декремент операнда на единицу.

Архитектурная семантика

```
dst <- src - 1
```

Конфигурация и операнды

Шаг обратного счетчика.

Влияние на регистр флагов (FREG)

Обновляет ZF, OF.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Компактная реализация декрементных циклов.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

PUSH

Сохранение слова в стек

10110

Стек

Мнемоника	PUSH
Opcode	10110 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Стек
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Сохранение слова в стек.

Архитектурная семантика

```
stack <- src  
SREG <- SREG - 2
```

Конфигурация и операнды

Операнд: любой из регистров R0–R7 или специальный регистр.

Влияние на регистр флагов (FREG)

Флаги не изменяются.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Аппаратная поддержка вызова процедур и сохранения контекста.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

POP

10111

Стек

Извлечение слова из вершины стека

Мнемоника	POP
Opcode	10111 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Стек
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Извлечение слова из вершины стека.

Архитектурная семантика

```
dst <- stack
SREG <- SREG + 2
```

Конфигурация и операнды

Целевой регистр: R0–R7 или регистры состояния.

Влияние на регистр флагов (FREG)

Флаги не изменяются.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Симметричное восстановление контекста прерываний и функций.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

BSL

Баррельный сдвиг влево

11000

Сдвиги

Мнемоника	BSL
Opcode	11000 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Сдвиги
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Баррельный сдвиг влево.

Архитектурная семантика

```
dst <- src « amount
```

Конфигурация и операнды

Параметр сдвига: константа или динамическое значение регистра.

Влияние на регистр флагов (FREG)

Выдвинутый старший бит фиксируется в поле DBIT регистра FREG.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Поддерживает режим ввода SBIT при активном SMOD.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

BSR

Баррельный сдвиг вправо

11001

Сдвиги

Мнемоника	BSR
Opcode	11001 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Сдвиги
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Баррельный сдвиг вправо.

Архитектурная семантика

```
dst <- src » amount
```

Конфигурация и операнды

Логический или арифметический сдвиг через выбор cfg.

Влияние на регистр флагов (FREG)

Младший выдвинутый бит заносится в DBIT.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Эффективное масштабирование и деление на степени двойки.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

CSRM

Контроль и модификация служебных регистров

11010

Система

Мнемоника	CSRM
Opcode	11010 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Система
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Контроль и модификация служебных регистров.

Архитектурная семантика

```
special_reg <- src OR dst <- special_reg
```

Конфигурация и операнды

Доступ к FREG, PTREG, SREG.

Влияние на регистр флагов (FREG)

Флаги обновляются при модификации FREG.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Привилегированный примитив переключения контекста ядра.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

RSV27

Аппаратное расширение функционала

11011

Резерв

Мнемоника	RSV27
Opcode	11011 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Резерв
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Аппаратное расширение функционала.

Архитектурная семантика

reserved

Конфигурация и операнды

Зарезервировано для будущих ревизий архитектуры LIM.

Влияние на регистр флагов (FREG)

Не определено.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Зарезервировано.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

RSV28

Аппаратное расширение функционала

11100

Резерв

Мнемоника	RSV28
Opcode	11100 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Резерв
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Аппаратное расширение функционала.

Архитектурная семантика

reserved

Конфигурация и операнды

Зарезервировано для будущих ревизий архитектуры LIM.

Влияние на регистр флагов (FREG)

Не определено.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Зарезервировано.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

RSV29

Аппаратное расширение функционала

11101

Резерв

Мнемоника	RSV29
Opcode	11101 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Резерв
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Аппаратное расширение функционала.

Архитектурная семантика

reserved

Конфигурация и операнды

Зарезервировано для будущих ревизий архитектуры LIM.

Влияние на регистр флагов (FREG)

Не определено.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Зарезервировано.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

RSV30

Аппаратное расширение функционала

11110

Резерв

Мнемоника	RSV30
Opcode	11110 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Резерв
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Аппаратное расширение функционала.

Архитектурная семантика

reserved

Конфигурация и операнды

Зарезервировано для будущих ревизий архитектуры LIM.

Влияние на регистр флагов (FREG)

Не определено.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.

Особенности реализации и примечания

Зарезервировано.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

RSV31

Аппаратное расширение функционала

11111

Резерв

Мнемоника	RSV31
Opcode	11111 (старшие 5 бит кода команды)
Формат команды	5 бит opcode, 3 бита cfg и аргументы переменного формата (у специализированных команд — операнды сразу после opcode)
Класс операции	Резерв
Статус фиксации	Базовый функционал утверждён; битовые поля аргументов и расширенные модификаторы находятся на стадии финализации

Назначение команды

Аппаратное расширение функционала.

Архитектурная семантика

reserved

Конфигурация и операнды

Зарезервировано для будущих ревизий архитектуры LIM.

Влияние на регистр флагов (FREG)

Не определено.

Микрооперации исполнительного тракта

1. Коммутация мультиплексоров тракта данных для выборки исходных операндов.
2. Исполнение операции в специализированном функциональном блоке (АЛУ / память / переходы).
3. Направление результата через арбитр записи (MUX 2) к целевому регистру-приёмнику.
4. Синхронное обновление аппаратных флагов FREG и служебных регистров (PTREG, SREG).

Точная сетка микротактов и управляющие стробы: **TBD**.


Особенности реализации и примечания

Зарезервировано.

Параметры с отметкой TBD соответствуют расширенным опциям спецификации.

7 Физический интерфейс и цоколёвка (34-выводный корпус)

Процессор размещается в высоконадёжном компактном 34-выводном корпусе с двухрядным расположением выводов:



7.1 Функциональное назначение внешних линий

Вывод	Тип	Описание системного сигнала
A0–A15	Выход / Tri-State	16-разрядная магистраль адреса (мультиплексируется с защёлкой AL).
D0–D7	Двухнаправленный	8-разрядная внешняя шина данных обмена с памятью и периферией.
CLK1, CLK2	Вход	Двухфазная тактовая синхронизация с защитой от перекрытия фаз.
VCC, GND	Питание	Основные шины питания логики (+5 В номинал).
RD, WD	Выход	Стробы чтения (Read Enable) и записи (Write Enable) шины.
AL	Выход	Address Latch: строб фиксации адреса во внешнем регистре.
RF	Вход	Ready Flag: аппаратная квитанция готовности ведомого устройства.
RDI	Вход	Raw Direct Interrupt: приоритетный вход аппаратного прерывания.

8 Заключение

Архитектура **LIM M2** сочетает в себе проверенную надёжность многотактового микропрограммного управления и современную эффективность мультиплексорного тракта без третьего состояния. Такое решение обеспечивает чистейшие цифровые фронты, исключает паразитные токи и гарантирует непревзойдённую стабильность при масштабировании

тактовых частот от 200 МГц до пределов физического кремния.