# Einführung in die Rechnerarchitektur Praktikum

## **ANWENDERDOKUMENTATION**

Projekt:

VHDL - AM2901

Projektleiter	Martin Zinnecker
Dokumentation	Sandra Grujovic
Formaler Vortrag	Ivan Chimeno

## 1 Einleitung

Mit diesem Programm werden das Speicherwerk des AM2901, bestehend aus Q-Register und den 16 adressierbaren Registern (RAM), und die ALU-Quelloperandenauswahl mithilfe von VHDL simuliert. Ziel ist die Modularisierung dieser Elemente des AM2901. Es besteht aus 3 Einzelprogrammen, welche jeweils das Q-Register, die RAM und die ALU Quelloperandenauswahl realisieren.

## 2 Beschreibung des Programms

#### 2.1 RAM – Grobe Funktionsweise

Das RAM-Programm realisiert die 16 adressierbaren Register des AM2901. Zu den Grundfunktionen dieses Moduls gehören das Schreiben eines Wertes in die Speichereinheit, und das Lesen daraus. Die Interne Funktionsweise des Moduls lässt sich der Entwicklerdokumentation entnehmen. Für den Anwender lediglich wichtig ist, dass die Registerstruktur mithilfe eines Arrays realisiert ist. Dieser wird als mem deklariert und in den nachfolgenden Erklärungen benötigt. Das Programm wird primär dazu benutzt, die Speicherstruktur des AM2901 mithilfe einer anderen Sprache zu realisieren, um sie leichter verständlich und später synthetisierbar zu machen, um (vielleicht) mithilfe der VHDL Realisierung einen Bau der entsprechenden Schaltungen möglich zu machen.

#### Vorhandene Eingänge und ihre Bedeutung

Zu den vorhandenen Eingängen des Moduls gehören die folgenden:

- d: 16 Bit langer std\_logic\_vector
   Dieser Eingang beschreibt unser eigentliches Datenwort, welches wir in die Register schreiben möchten. Bei einem Lesevorgang ist das Datenwort zu vernachlässigen.
   Wichtig ist hierbei, dass es sich um ein 16-Bit langen std logic vector handeln muss.
- a\_address: 16 Bit langer std\_logic\_vector
   Dies ist das binär kodierte Register, welches die Adresse enthält, an der man das gesuchte gespeicherte Wort findet. Hierbei ist zu beachten, dass die niederwertigsten 4 Bit der a\_address binär kodiert die richtige Speicherzelle adressieren. Beispiel: wir möchten das a\_address das Register 5 adressiert, das heißt unsere niederwertigsten 4 Bit sind 0101. Der Rest der Bits der a\_address ist wieder zu vernachlässigen und in diesem Programm nicht relevant.

- b\_address: 16 Bit langer std\_logic\_vector
   Dies ist das binär kodierte Register, welches die Adresse enthält, an der man das gesuchte gespeicherte Wort findet. Hierbei ist zu beachten, dass die niederwertigsten 4 Bit der b\_address binär kodiert die richtige Speicherzelle adressiert. Beispiel: wir möchten das b\_address das Register 5 adressiert, das heißt unsere niederwertigsten 4 Bit sind 0101. Der Rest der Bits der b\_address ist wieder zu vernachlässigen und in diesem Programm nicht relevant.
- ce\_write & ce\_read : std\_logic
   Wenn ce\_write/ce\_read gesetzt ist, wird der Schreib/Lesevorgang aktiviert. Ist
   ce\_write/ce\_read nicht gesetzt, werden die Module und ihre eigentliche
   Funktionalität nicht aktiviert.

Darüber hinaus besitzt das Modul auch einen rst Eingang, der, wenn gesetzt, alle Register auf undefined zurücksetzt. Außerdem ist dieses Modul getaktet, folglich besitzt es einen clk Eingang, der eine Periode von 20ns besitzt. Diese Frequenz war der Aufgabenstellung zu entnehmen. Jedwede Art von Vorgang wird nur bei rising\_edge(clk) ausgeführt.

#### Vorhandene Ausgänge und ihre Bedeutung

Zu den vorhandenen Ausgängen des Moduls gehören die folgenden:

a\_out & b\_out : 16 Bit langer std\_logic\_vector
 Diese beiden Ausgänge geben nach einem Lesevorgang die Inhalte des Registers an den Adressen a\_address und b\_address aus. Wenn der Schreibvorgang eingeleitet wird, gibt b\_out das gespeicherte Datenwort d aus, während a\_out mit einem default Wert gefüllt wird, da es bei einem Schreibvorgang keine konkrete Bedeutung besitzt.

#### Funktionsweise – Schreiben

Der Schreibvorhang des RAM-Programm Moduls funktioniert wie folgt:

- Lege das zu speichernde Datenwort an den Eingang d.
- Spezifiziere b\_address und a\_address, achte hierbei auf die Richtlinien, die in
   Vorhandene Eingänge und ihre Bedeutung genannt worden sind
- Setze ce\_write = 1

- Nun wird das Datenwort in das Register in b\_address gespeichert. (z.B. sei b\_address das binär kodierte 4, dann wird das Datenwort in mem(4) geschrieben.
- In b\_out wird nun das zuvor gespeicherte Datenwort ausgegeben, a\_out besitzt einen default Wert.
- Setze ce write wieder auf 0.

Dieser Vorgang lässt sich so oft wiederholen wie man möchte. Ist der Array voll und man möchte wieder einen leeren Array zum Beschreiben haben, reicht es, einen rst Vorgang einzuleiten.

#### Funktionsweise – Lesen

Der Lesevorgang des RAM-Programm Moduls wird wie folgt realisiert:


- a\_address und b\_address genau spezifizieren, nach den oben genannten
   Richtlinien.
- ce read auf 1 setzen.
- Die entsprechenden Datenworte werden aus unserem mem-Array gelesen und jeweils auf a\_out und b\_out gelegt. (z.B. sei b\_address das binär kodierte 4, dann wird das Datenwort in mem(4) in b out ausgegeben.)
- ce read auf 0 setzen

#### Was ist zu beachten?

- ce\_write und ce\_read können nicht gleichzeitig gesetzt werden, auch nicht direkt aufeinanderfolgend im nächsten Takt. Es muss ein Takt Pause dazwischen sein.
- Es ist darauf hinzuweisen, dass beim Lesevorgang tatsächlich etwas an den a\_address und b\_address spezifizierten Registern steht. Ein Tipp wäre, den Speicherarray erst mit mindestens zwei Werten zu beschreiben bevor man einen Lesevorgang einleitet.
- Das CLK Signal ist momentan auf 20ns gesetzt, kann aber beliebig verändert werden.
- Wie immer gilt es, auf die Datentypen und –längen der einzelnen Eingänge zu achten, bevor man das Modul benutzt.

#### Beispiel für zwei Schreibvorgänge und einen Lesevorgang des RAM - Moduls

Hiermit wird eine typische Benutzung des RAM-Moduls simuliert.



- ce\_write ist auf 1 gesetzt, die A und B Adressen sind jeweils mit 2 und 1
  initialisiert worden. Unser Datenwort ist 000F. Bei der nächsten rising\_edge(clk)
  wird nun unser Datenwort 000F in mem(b\_address), also mem(1) gespeichert.
  Nach dem vollzogenen Schreiben wird ce\_write wieder auf 0 gesetzt.
- 2) Der zweite Schreibvorgang wird eingeleitet. Nun wird ein anderes Datenwort, nämlich 00F0, geschrieben. Die b\_address wurde zuvor auch zu 2 geändert. Bei der nächsten rising\_edge(clk) wird das Datenwort 00F0 in mem(b\_address), in diesem Falle mem(2) gespeichert, was man an der Grafik erkennen kann. Ist der Schreibvorgang beendet, wird das ce\_write wieder auf 0 gesetzt.
- 3) Jetzt erfolgt das Lesen aus den Registern. B\_address wurde wieder zu 1 geändert. Nun wird mem(a\_address), also mem(2) und mem(b\_address), also mem(1) auf a\_out und b\_out gelegt. Ist der Speichervorgang beendet, wird ce\_read wieder auf 0 gesetzt.
- 4) Zum Schluss erfolgt ein synchroner Reset. rst wird auf 1 gesetzt, der gesamte Array wird wieder mit undefined beschrieben. Der Zyklus beginnt von neuem.

#### 2.2 QREG – Grobe Funktionsweise

Das QREG – Programm simuliert das tatsächliche Q-Register des AM2901. Analog zur RAM bestehen die Grundfunktionen des Moduls aus dem Lese- und Schreibvorgängen. Allerdings besitzt das QREG im Gegensatz zur RAM keinen Speicherarray, sondern lediglich ein einzelnes Signal welches den Speicher des QREG imitiert. Für die genauere interne Funktionalitätsbeschreibung wird auf die Entwicklerdokumentation verwiesen. Auch hier ist das Ziel des Programms, eine einfachere und simplere Art aufzuzeigen, um das AM2901 QREG zu synthetisieren und es später in eine tatsächliche Schaltung umbauen zu können. Das eigentliche Speichern wird durch ein einzelnes Signal, das q\_mem, realisiert. Wird ein Schreibvorgang eingeleitet, wird das Datenwort in q\_mem gespeichert, wird ein Lesevorgang eingeleitet, wird das der q\_out Ausgang mit q\_mem beschrieben.

#### Vorhandene Eingänge und ihre Bedeutung

Zu den vorhandenen Eingängen des Moduls gehören die folgenden:

- f: 16 Bit langer std\_logic\_vector
   Dieser Eingang beschreibt unser eigentliches Datenwort, welches wir in das Register schreiben möchten. Bei einem Lesevorgang ist das Datenwort zu vernachlässigen.
   Wichtig ist hierbei, dass es sich um ein 16-Bit langen std\_logic\_vector handeln muss.
- ce\_write & ce\_read : std\_logic
   Wenn ce\_write/ce\_read gesetzt ist, wird der Schreib/Lesevorgang aktiviert. Ist
   ce\_write/ce\_read nicht gesetzt, wird das Modul und seine eigentliche Funktionalität nicht aktiviert.

Darüber hinaus besitzt das Modul auch einen rst Eingang, der, wenn gesetzt, das Speichersignal auf undefined zurücksetzt. Außerdem ist dieses Modul getaktet, folglich besitzt es einen clk Eingang, der eine Periode von 20 ns besitzt. Diese Frequenz war der Aufgabenstellung zu entnehmen. Jedwede Art von Vorgang wird nur bei rising\_edge(clk) ausgeführt.

#### Vorhandene Ausgänge und ihre Bedeutung

Zu den vorhandenen Ausgängen des Moduls gehören die folgenden:

• q\_out - 16 Bit langer std\_logic\_vector

Dieser Ausgang gibt nach einem Lesevorgang die Inhalte des Speichersignals q\_mem aus. Wenn der Schreibvorgang eingeleitet wird, gibt q\_out das gespeicherte Datenwort f aus.

#### Funktionsweise – Schreiben

Der Schreibvorhang des QREG-Programm Moduls funktioniert wie folgt:

- Lege das zu speichernde Datenwort an den Eingang f.
- Setze ce\_write = ,1'
- Nun wird das Datenwort in das q\_mem Signal geschrieben.
- In q\_out wird nun das zuvor gespeicherte Datenwort ausgegeben.
- Setze ce\_write wieder auf 0.

Dieser Vorgang lässt sich so oft wiederholen wie man möchte. Möchte man aber das q\_mem Signal komplett zurücksetzen, reicht es, einen Reset Vorgang einzuleiten.

#### Funktionsweise – Lesen

Der Lesevorgang des RAM-Programm Moduls wird wie folgt realisiert:


- ce\_read auf 1 setzen.
- Die entsprechenden Datenworte werden aus unserem q\_mem gelesen und auf q\_out gelegt.
- ce read auf 0 setzen

#### Was ist zu beachten?

- ce\_write und ce\_read können nicht gleichzeitig gesetzt werden, auch nicht direkt aufeinanderfolgend im nächsten Takt. Es muss ein Takt Pause dazwischen sein.
- Es ist darauf hinzuweisen, dass beim Lesevorgang tatsächlich etwas in dem q\_mem des QREG steht. Ein Tipp wäre, das QREG erst mit mindestens einem Wert zu beschreiben bevor man einen Lesevorgang einleitet.
- Das CLK Signal ist momentan auf 20ns gesetzt, kann aber beliebig verändert werden.
- Wie immer gilt es, auf die Datentypen und –längen der einzelnen Eingänge zu achten, bevor man das Modul benutzt.

#### Beispiel für zwei Schreibvorgänge und einen Lesevorgang des QREG - Moduls

Hiermit wird eine typische Benutzung des QREG-Moduls simuliert.



- ce\_write ist auf 1 gesetzt, das Datenwort ist bereits mit FFFF initialisiert worden.
   Bei der nächsten rising\_edge(clk) wird unser Datenwort FFFF in q\_mem
   gespeichert. Nach dem vollzogenen Schreiben wird ce write wieder auf 0 gesetzt.
- 2) Jetzt erfolgt das Lesen aus dem QREG. Nun wird q\_mem auf q\_out gelegt. Ist der Speichervorgang beendet, wird ce read wieder auf 0 gesetzt.
- 3) Zum Schluss erfolgt ein synchroner Reset. Rst wird auf 1 gesetzt, q\_mem wird wieder mit undefined beschrieben. Der Zyklus beginnt von neuem.

#### 2.1 ALU – Operandenauswahl – Grobe Funktionsweise

Das ALU-Operandenauswahl-Programm realisiert die Operandenauswahl des AM2901. Hierbei wird die Logik und Auswahl der richtigen Operanden mithilfe Concurrent Statements und Bedingungsabfragen realisiert. Auch hierbei wird angestrebt, durch die Übersetzung in VHDL das Modul leichter verständlich und letztendlich synthetisierbar und in Schaltung umsetzbar zu machen.

#### Vorhandene Eingänge und ihre Bedeutung

Zu den vorhandenen Eingängen des Moduls gehören die folgenden:

• i : 9 Bit langer std\_logic\_vector

Dieser Eingang beschreibt unsere Instruktionswort. Hierbei sind die niederwertigsten 3 Bit am wichtigsten, da sie die Logik der Operandenauswahl beschreiben. Diese Bit werden anhand der unten angeführten Tabelle gesetzt.

Iø	I1	I2	r_out	s_out	Beschreibung
0	0	0	а	q	<pre>a wird auf r_out gelegt, q wird auf s_out gelegt</pre>
0	0	1	а	b	<pre>a wird auf r_out gelegt, b wird auf s_out gelegt</pre>
0	1	0	zero	q	<pre>zero wird auf r_out gelegt, q wird auf s_out gelegt</pre>
0	1	1	zero	b	zero wird auf r_out gelegt, b wird auf s_out gelegt
1	0	0	zero	а	<pre>zero wird auf r_out gelegt, a wird auf s_out gelegt</pre>
1	0	1	d	а	d wird auf r_out gelegt, a wird auf s_out gelegt
1	1	0	d	q	<b>d</b> wird auf <b>r_out</b> gelegt, <b>q</b> wird auf <b>s_out</b> gelegt
1	1	1	d	zero	<pre>d wird auf r_out gelegt, zero wird auf s_out gelegt</pre>

- d,a,b,q,zero: 16 Bit langer std\_logic\_vector
   Dies sind alles Eingänge der ALU-Quelloperandenauswahl, die der AM2901 besitzt und wir modellieren müssen.
- ce: std\_logic
   Wenn ce gesetzt ist, wird das Modul aktiviert. Ist ce nicht gesetzt, wird das Modul und eine eigentliche Funktionalität nicht aktiviert.

#### Vorhandene Ausgänge und ihre Bedeutung

Zu den vorhandenen Ausgängen des Moduls gehören die folgenden:

r\_out & s\_out : 16 Bit langer std\_logic\_vector
 Die Ausgänge der AM 2901 Alu-Quelloperandenauswahl. Diese werden weiter an die Arithmetisch-logische Einheit weitergeleitet.

#### Funktionsweise

Das ALU-Quelloperandenauswahl Modul funktioniert wie folgt:

- die niederwertigsten 0-2 Bit des Instruktionswortes i nach oben genannter
   Tabelle spezifizieren
- alle sonstigen Eingängen im Rahmen der Richtlinien beliebig initiieren
- setze ce = 1

r\_out und s\_out geben nun die entsprechenden korrekt ausgewählten zwei
 Eingänge aus.

#### Was ist zu beachten?

- Wie immer gilt es, auf die Datentypen und –längen der einzelnen Eingänge zu achten, bevor man das Modul benutzt.
- Der Zero Eingang wird in diesem Programm nur der Vollständigkeit wegen aufgeführt. Intern wird dies mit einer Zuweisung von 0 realisiert.

#### Beispiel für unterschiedliche Instruktionswörter des ALU-Operandenauswahl - Moduls

Hiermit wird eine typische Benutzung der ALU-Operandenauswahl simuliert. Hierbei ist zu beachten, dass aus Platzgründen nicht alle 8 Tests visualisiert sind.



- 1) Das Instruktionswort wurde mit 000 als den niederwertigsten Bits initialisiert. Zusätzlich wurden d,a,b,q als 1,2,3,4 initialisiert. Bei ce = 1 werden nun a auf r\_out und q\_auf s\_out gelegt. Nach diesem Vorgang wird das Instruktionswort auf undefined gesetzt um eine lesbarere Simulation zu ermöglichen und die r\_out und s out Ausgänge mit undefined zu beschreiben.
- 2) Das Instruktionswort wurde nun mit 001 als den niederwertigsten Bits initialisiert. Bei ce = 1 wird nun a auf r\_out und b auf q\_out gelegt. Auch nach diesem Vorgang wird das Instruktionswort modifiziert um eine lesbarere Simulation zu ermöglichen.
- 3) Das Instruktionswort wurde nun mit 010 als den niederwertigsten Bits initialisiert.

  Bei ce = 1 wird nun 0 auf r\_out und q auf s\_out gelegt. Auch nach diesem Vorgang

wird das Instruktionswort modifiziert um eine lesbarere Simulation zu ermöglichen.

4) Analog dazu wären die restlichen 5 Testfälle.