


# PWM Configurable


Alumno: **Iván Podoroska**  
Docente: **Nicolás Alvarez**



# ¿Qué es un PWM?



Un **modulador por ancho de pulso (PWM)** es un generador de señales digitales de dos estados, con frecuencia constante y ciclo de trabajo variable.

El **ciclo de trabajo** define qué porcentaje del período la señal permanece en alto. Esta técnica permite simular una señal analógica y controlar potencia en sistemas embebidos, motores, iluminación, y más.




# Implementación en el TPF

- **Título TPF** - Controlador de pH para cultivos hidropónicos.
- **Uso** - Control de la bomba peristáltica.



# Diagrama en bloques

Diagrama en bloques del módulo desarrollado.





# Código fuente


Presentación de la **entidad** y la **arquitectura** del bloque PWM.

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use IEEE.numeric_std.all;
4
5  entity pwm is
6    generic(
7      N_BITS : natural := 12 -- número de bits del contador
8    );
9    port(
10     clk_i      : in  std_logic; -- 1 MHz
11     rst_i      : in  std_logic; -- reset sincronico
12     load_cfg_i : in  std_logic; -- pulso de carga de nuevos parámetros
13     period_i   : in  std_logic_vector(N_BITS-1 downto 0); -- valor de periodo
14     duty_i     : in  std_logic_vector(N_BITS-1 downto 0); -- valor de duty
15     pwm_out    : out std_logic
16   );
17 end entity;
18
```

```
19 architecture pwm_arq of pwm is
20   signal period_reg : std_logic_vector(N_BITS-1 downto 0) := (others => '0');
21   signal duty_reg   : std_logic_vector(N_BITS-1 downto 0) := (others => '0');
22   signal counter    : std_logic_vector(N_BITS-1 downto 0) := (others => '0');
23   signal pwm_q      : std_logic := '0';
24
25 begin
26   process(clk_i)
27   begin
28     if rising_edge(clk_i) then
29       -- reset sincronico
30       if rst_i = '1' then
31         period_reg <= (others => '0');
32         duty_reg   <= (others => '0');
33         counter    <= (others => '0');
34         pwm_q      <= '0';
35       else
36         -- Carga atómica de nuevos parámetros
37         if load_cfg_i = '1' then
38           period_reg <= period_i;
39           duty_reg   <= duty_i;
40         end if;
41
42         -- Contador base-tiempo
43         if unsigned(counter) = unsigned(period_reg) then
44           counter <= (others => '0'); -- reinicia del contador
45         else
46           counter <= std_logic_vector(unsigned(counter) + 1); -- incremento
47         end if;
48
49         -- Generación de PWM
50         if unsigned(counter) < unsigned(duty_reg) then
51           pwm_q <= '1';
52         else
53           pwm_q <= '0';
54         end if;
55       end if;
56     end if;
57   end process;
58
59   pwm_out <= pwm_q; -- salida PWM
60 end architecture;
```


# Ensayo en el banco de pruebas

Resultados de la simulación (período fijo, ciclo de trabajo variable).



# Ensayo en el banco de pruebas


Resultados de la simulación (período variable, ciclo de trabajo variable).





# Vivado

Esquemático del análisis RTL de Vivado.



# Vivado


Tabla de uso de recursos de la FPGA.

## Utilization

Post-Synthesis

| **Post-Implementation**

Graph | Table



## Utilization

Post-Synthesis

| **Post-Implementation**

Graph | **Table**

| Resource | Utilization | Available | Utilization % |
|----------|-------------|-----------|---------------|
| LUT      | 616         | 17600     | 3.50          |
| LUTRAM   | 24          | 6000      | 0.40          |
| FF       | 1073        | 35200     | 3.05          |
| IO       | 1           | 100       | 1.00          |
| BUFG     | 2           | 32        | 6.25          |

# Vivado VIO


Simulación (video)

# Problemas

Se intentó utilizar un analizador lógico integrado (**ILA**) para verificar la salida del bloque PWM en la FPGA. Lamentablemente no se pudieron solucionar los problemas a tiempo. Queda planteada la mejora para una implementación a posterior.



# ¿Preguntas?



# ¡Gracias!

