

by www.stefanoivancich.com


Esame 2017-06-15


Si disegni una porta logica in grado di realizzare la funzione $\overline{Y} = A + B + C(D + E)$

 $\overline{A+B} = \overline{A} \cdot \overline{B}$

Per la porta logica disegnata calcolare i rapporti dimensionali (W/L) dei MOSFET di tipo n e di tipo p affinché la porta presenti nei casi peggiori un comportamento al nodo di uscita corrispondente a quello di un inverter con rapporti di dimensioni $n = W_n / L_n$ e $p = W_p / L_p$; nel calcolo si cerchi di minimizzare l'area della porta stessa.

PULL-DOWN:







Esame 2017-07-13

Si disegni una porta logica in grado di realizzare la funzione $\overline{Y} = A * B + C * D + C * E$, si cerchi di minimizzare il numero di transistor utilizzati.

Per la porta logica disegnata calcolare i rapporti dimensionali (W/L) dei MOSFET di tipo n e di tipo p affinché la porta presenti nei casi peggiori un comportamento al nodo di uscita corrispondente a quello di un inverter con rapporti di dimensioni $n = W_n / L_n$ e $p = W_p / L_p$; nel calcolo si cerchi di minimizzare l'area della porta stessa.

$$Y = \overline{AB} + \overline{CD} + \overline{CE} = \overline{AB} + \overline{C(D+E)} = \overline{AB} \cdot \overline{C(D+E)} = (\overline{A} + \overline{B}) \cdot (\overline{C} + \overline{D} \cdot \overline{E})$$







$$\frac{1}{3} + \frac{1}{C} = 1 \Rightarrow \frac{1}{C} = \frac{2}{3} \Rightarrow C = \frac{3}{2}$$

Esame 2017-07-25

Si disegni una porta logica in grado di realizzare la funzione $\overline{Y} = A * E + (A + B)(C + D)$; si cerchi di minimizzare il numero di transistor utilizzati.

Per la porta logica disegnata calcolare i rapporti dimensionali (W/L) dei MOSFET di tipo n e di tipo p affinché la porta presenti nei casi peggiori un comportamento al nodo di uscita corrispondente a quello di un inverter con rapporti di dimensioni $n = W_n / L_n$ e $p = W_p / L_p$; nel calcolo si cerchi di minimizzare l'area della porta stessa.






Esame 2018-01-23

(4) Disegnare un circuito CMOS che realizzi a funzione logica NOT(AB+C)(D+E)). Supponendo che kn = 3 kp, dimensionare i transistor in modo che tlh = thl,



$$Y = \overline{(AB + C)(D+E)}$$

PULL-DOWN:



$$\frac{1}{3} + \frac{1}{6} = 1 \Rightarrow \frac{1}{6} = \frac{2}{3} \Rightarrow 62\frac{3}{2}$$


Esame 2018-02-15

Si disegni una porta logica in grado di realizzare la funzione $\bar{Y} = A + E * (A + B)(C + D)$; si cerchi di minimizzare il numero di transistor utilizzati.


Per la porta logica disegnata, calcolare i rapporti dimensionali (W/L) dei MOSFET di tipo n e di tipo p affinché la porta presenti nei casi peggiori un comportamento al nodo di uscita corrispondente a quello di un inverter con rapporti di dimensioni $n = W_D / L_D$; nel calcolo si cerchi di minimizzare l'area della porta stessa.

$$Y = \overline{A + E(A + B)(C + D)}$$

PULL-DOWN:




PULL- UP:



Esame 2018-06-19

Si consideri l'inverter riportato in figura D e la tecnologia 0.2 µm di seguito descritta.

- 1) usando come lunghezza di gate la dimensione minima L_{MIN} e come rapporto W/L per il transistor MOS a canale n il valore n = W_n/L_n = 1.5, si calcoli il valore del rapporto p = W_p/L_p per il quale l'inverter è "bilanciato" (= per il quale la transizione 1-->0 avviene per $V_{in} = V_{M} = V_{dd} / 2$).
- Supponendo che al nodo di uscita (=tra V_{out} e massa) sia connessa una capacità pari a C_{out}, si calcoli la potenza dinamica ad una frequenza di commutazione dell'uscita L-H-L di 200 MHz
- 3) Si disegni una porta logica in grado di realizzare la funzione $\bar{Y} = A + B (C + D + E)$
- 4) Per la porta logica al punto 3, calcolare i rapporti dimensionali (W/L) dei MOSFET di tipo n e di tipo p affinchè la porta presenti nei casi peggiori un comportamento al nodo di uscita corrispondente a quello dell'inverter con rapporti di dimensioni n = W_n / L_n e p = W_p / L_p definito precedentemente
- 5) Nella caratteristica Vout-Vin dell'inverter mostrata in Fig. E, identificare i valori di Vin evidenziati.




1) INVERTER BILANCIATO: MM COX WN = Mp COX Wr => P= WP = 1.5 Lm 3Mp = 4.5


ENERCIA DISSIPATA L >H = \frac{1}{2} Cour VDD^2


ENERCIA DISSIPATA H >L = \frac{1}{2} COUT VDD^2

TOTEVERGIA DISSIPATA = EL>H +EH>L = COUT VDD^2

PDYN= f. ETAT = 1.44 4W









Esame 2018-07-04

Si disegni una porta logica in grado di realizzare la funzione $\bar{Y} = A * E + (A + B)(C + D)$; si cerchi di minimizzare il numero di transistor utilizzati.

Per la porta logica disegnata calcolare i rapporti dimensionali (W/L) dei MOSFET di tipo n e di tipo p affinché la porta presenti nei casi peggiori un comportamento al nodo di uscita corrispondente a quello di un inverter con rapporti di dimensioni $n = W_n / L_n$ e $p = W_p / L_p$; nel calcolo si cerchi di minimizzare l'area della porta stessa.






Esame 2018-07-04

Si consideri l'inverter riportato in figura A e la tecnologia 0.2 μm di seguito descritta.

- 1) usando come lunghezza di gate la dimensione minima L_{MIN} e come rapporto W/L per il transistor MOS a canale n il valore n = W_n/L_n = 1.5, si calcoli il valore del rapporto p = W_p/L_p per il quale l'inverter è "bilanciato" (= per il quale la transizione 1-->0 avviene per $V_{in} = V_{M} = V_{dd}/2$).
- Supponendo che al nodo di uscita (=tra V_{out} e massa) sia connessa una capacità pari a C_{out}, si calcoli la potenza dinamica ad una frequenza di commutazione dell'uscita L-H-L di 200 MHz




COME 2018-06-19

Esame 2018-07-18

Si consideri l'inverter riportato in figura A e la tecnologia 0.2 μm di seguito descritta.

- 1) usando come lunghezza di gate la dimensione minima L_{MIN} e come rapporto W/L per il transistor MOS a canale n il valore n = W_n/L_n = 1.5, si calcoli il valore del rapporto p = W_p/L_p per il quale l'inverter è "bilanciato" (= per il quale la transizione 1-->0 avviene per $V_{in} = V_{M} = V_{dd} / 2$).
- 2) Supponendo che al nodo di uscita (=tra V_{out} e massa) sia connessa una capacità pari a C_{out}, si calcoli la potenza dinamica ad una frequenza di commutazione dell'uscita L-H-L di 200 MHz
- 3) Si disegni una porta logica in grado di realizzare la funzione $\bar{Y} = (A+B) \cdot (C+DE)$
- 4) Per la porta logica al punto 3, calcolare i rapporti dimensionali (W/L) dei MOSFET di tipo n e di tipo p affinchè la porta presenti nei casi peggiori un comportamento al nodo di uscita corrispondente a quello dell'inverter con rapporti di dimensioni $n = W_n / L_n$ e $p = W_p / L_p$ definito precedentemente



EVERCIA DISSIPATA L > H = \frac{1}{2} Cour VDD^2


EVERCIA DISSIPATA H > L = \frac{1}{2} COUT VDD^2

TOTEVERGIA DISSI PATA = EL > H + EH > L = COUT VDD^2


PDYN = \frac{1}{2} E_{TOT} = 9.5 yW

3-4)
$$Y = \overline{(A+B)\cdot(C+D\cdot E)}$$

PULL DOWY 3



PULLUP:




Esame 2018-09-17


(a) Disegnare il circuito CMOS di una porta logica a cinque ingressi A, B, C, D, E che realizza la funzione logica NOT(Y) = (ABC)+(DE).

(b) Sotto l'ipotesi che valga k₀/k₂ = 3, e che il transistor nMOS dell'inverter di riferimento abbia W/L = 5, dimensionare il valore di W/L di tutti i transistor

PULL DOWN:




PULL- UP:



Esame 2019-01-30

(a) disegnare il circuito di un inverter CMOS identificando i terminali di source dei transistor n e p; (c) supponendo che le caratteristiche dei transistor siano le seguenti: $L_{gate} = 0.2 \, \mu m$, $V_{DD} = 1.5 \, V$, $W_n = 1 \, \mu m$, $W_p = 3 \, \mu m$; $V_{Tn} = -V_{Tp} = 0.5 \, V$, dire per quale valore della tensione di ingresso avviene la commutazione 1-->0 in uscita; (d) se tra l'uscita e massa è connessa una capacità pari a 8 fF, e la frequenza di commutazione del nodo di uscita è pari a 250 MHz, quanto vale la potenza dinamica dissipata ? (e) si disegni una porta logica in grado di realizzare la funzione $\bar{Y} = NOT(Y) = A + B(C + D)$; per la porta logica al punto (e), calcolare i rapporti dimensionali (W/L) dei MOSFET di tipo n e di tipo p affinchè la porta presenti *nei casi peggiori* un comportamento al nodo di uscita corrispondente a quello dell'inverter definito precedentemente.



$$V_{1H} = \frac{1}{8} (5.V_{DD} - 2.V_{E}) = 0.8125 V$$

$$V_{1L} = \frac{1}{8} (3.V_{DD} + 2V_{E}) = 1.0625 V$$

$$P_{DYN} = C_{OUT} \cdot f \cdot V_{DD}^{2} = 4.5 \text{ MW}$$

$$M = V_{M}/L_{M} = 5$$

$$P = V_{P}/L_{P} = 15$$

