ESTRUCTURA DE COMPUTADORES Examen - 21 de enero de 2022

Nombre	DNI

1. (1,5 ptos)

- a. (0,5 ptos) Explicar los pasos que se dan en un procesador cuando se produce una interrupción.
- b. (0,5 ptos) Expresar en punto flotante de precisión simple, según el estándar IEEE 754, el número hexadecimal: +8452.
- c. (0,5 ptos) Expresar en decimal el número 0xBB50_0000, representado en punto flotante de precisión simple según el estándar IEEE 754.
- 2. (3 ptos) Sea un procesador segmentado con las siguientes características:
- Un dato se puede leer y escribir en el banco de registros en el mismo ciclo de reloj.
- Existe anticipación de operandos o cortocircuito desde los registros del pipeline.
- Los saltos se resuelven en la etapa de ejecución, con cortocircuito y se cancelan las siguientes instrucciones si el salto es tomado.
- La detección de todo tipo de riesgos (estructurales y LDE) y generación de paradas se realiza en la etapa de decodificación.
- Los riesgos EDE se resuelven mediante paradas hasta que la instrucción ya lanzada entre en la etapa de memoria (en ese momento la segunda instrucción saldría de su etapa ID).

Las unidades funcionales de las que dispone el procesador son las siguientes:

UF	Cantidad	Latencia	Segmentación
FP ADD	1	2	Sí
FP MUL	2	3	Sí
INT ALU	1	1	No

a. (2 ptos) Completar el diagrama instrucción-tiempo correspondiente a las dos primeras iteraciones de ejecución del siguiente fragmento de código, indicando **claramente** los cortocircuitos realizados, las paradas y sus causas. Inicialmente R1=0 y R2=40.

LD F1, 0(R1)

loop: MULD F2,F1,F0

MULD F3,F1,F3

MULD F0,F1,F4

SD F3,0(R1)

ADDI R1,R1,8

CMP R1, R2

BNE loop

ADDI R1, R1, 4

SUB R2, R2, R1

b. (1 pto) Calcular el CPI

3. (2,5 ptos) En un computador con caches separadas de datos e instrucciones de 128 bytes asociativas por conjuntos con dos vías, bloques de 16 bytes, política LRU (el bloque más reciente tiene LRU=0) y escritura directa con asignación en escritura, se quiere ejecutar el siguiente código C:

```
#define N 64;

int A[N]; /* Un entero ocupa 32 bits

int B[N];

int C[N];

int D;

D = 0;
for (j = 0; j < N-1; j = j+2) \{
D = D + A[j] + B[j] + C[j];
D = D + C[j+1] + B[j+1] + A[j+1];
}
```

Sabiendo que las variables j y D están en registros del procesador, que los arrays A, B y C se colocan en memoria de modo consecutivo a partir de la dirección 0x0B00_0000 y asumiendo que los arrays se acceden en el orden en el que están en el código (para la primera sentencia, primero la componente de A, después B y finalmente C; para la segunda sentencia, primero la componente de C, después B y finalmente A), se pide:

- a) (1 pto) Calcular el número de fallos de bloque de cada tipo en la cache de datos.
- b) (0,5 ptos) Si se modifica el tamaño de bloque a 32 bytes sin cambiar el tamaño de la cache, razonar si cambia el número de fallos de cache. De ser así, calcular el nuevo valor.
- c) (1 ptos) Reescribir el código original para reducir al máximo el número de fallos para la configuración original de la cache sin cambiar el tamaño ni la ubicación de los arrays.
- 4. (3 ptos) Dado un computador con memoria virtual paginada con direcciones virtuales de 24 bits, páginas de 64KB y memoria física de 4MB. Los contenidos iniciales de la tabla de páginas de un proceso son:

PV	Válido	PF	LRU
1	1	5	0
7	1	6	1
9	1	7	2
12	1	8	3

Solo se muestran las filas de la tabla de páginas con bit de válido a 1. La página más recientemente usada tiene LRU=0. Los números de página virtual y física están en decimal.

- a) (1 pto) Para la siguiente secuencia de accesos, decir si son acierto o fallo y cómo se modifica la tabla de páginas: 0x078010, 0x059500, 0x07A100, 0x0CA360, 0x07C000. Suponer que sólo se dispone de los marcos de página 5, 6, 7 y 8 en la memoria principal para las páginas de este proceso.
- b) (0,75 ptos) Se añade un TLB completamente asociativo, con algoritmo de reemplazo LRU (LRU=0 indica la entrada más reciente). Si en un momento dado el contenido del TLB es el siguiente, expresar en hexadecimal el rango de direcciones físicas y virtuales que se han accedido más recientemente.

TLB				
PV	PF	LRU		
22	12	0		
47	03	1		

- c) (0,5 puntos) Indicar qué ocurre en el TLB y la tabla de páginas anterior cuando se referencia 0x0C0000. Indicar también qué movimientos de páginas se producen.
- d) (0,75 ptos) Si añadimos una cache víctima con un solo bloque indicar qué ocurre cuando se referencia 0x000000.