

2019-20Solucionordinaria-1.pdf



Anónimo



Estructura de Computadores



2º Grado en Desarrollo de Videojuegos



**Facultad de Informática
Universidad Complutense de Madrid**



[Accede al documento original](#)



**AHORRA en tus
COMPRAS**
webuy.com



**Y FELIZ CUESTA
DE ENERO**



Ejercicio 1

Sea un procesador segmentado de cinco etapas con las siguientes características:

- Un dato se puede leer y escribir en el banco de registros en el mismo ciclo de reloj.
- Existe anticipación de operandos. El cortocircuito se realiza siempre desde los registros del pipeline, y existe cortocircuito a la etapa ID para las instrucciones de salto, que se resuelven en dicha etapa.
- La detección de riesgos LDE y generación de paradas se realiza en la etapa de decodificación.
- Los riesgos estructurales referidos a memoria se detectan y se resuelven mediante espera en la última etapa de ejecución.
- Los riesgos de EDE entre dos instrucciones A y B tal que A precede a B se resuelven mediante inhibición de escritura de la instrucción A.
- No se implementan saltos retardados, sino que se busca siempre la siguiente instrucción al salto y se cancela su ejecución si el salto es tomado.
- Las unidades funcionales de las que dispone el procesador son las siguientes:

UF	Cantidad	Latencia	Segmentación
FP ADD	1	2	No
FP MUL	1	3	No
INT ALU	1	1	No

- a. Completar el diagrama instrucción-tiempo para los siguientes fragmentos de código, indicando claramente los cortocircuitos realizados, las paradas y sus causas.

Ejercicio 1.a		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
LD	F6, 0(R2)	IF	ID	EX	M	WB										
ADDD	F7, F7, F6		IF	ID	ID	AD1	AD2	M	WB							
MULD	F6, F7, F2			IF	IF	ID	ID	MU1	MU2	MU3	M	WB				
SUBI	R2, R2, #1					IF	IF	ID	EX	M	WB					
SD	F6, 64(R2)							IF	ID	ID	EX	M	WB			
LD	F1, 0(R1)	IF	ID	EX	M	WB										
LD	F2, 0(R2)		IF	ID	EX	M	WB									
MULD	F2, F2, F1			IF	ID	ID	MU1	MU2	MU3	M	WB					
MULD	F3, F3, F1				IF	IF	ID	ID	ID	MU1	MU2	MU3	M	WB		
ADDD	F4, F2, F1						IF	IF	IF	ID	AD1	AD2	AD2	M	WB	
ADDD	F1, F1, F5	IF	ID	AD1	AD2	M	WB									
LD	F2, 0(R2)		IF	ID	EX	EX	M	WB								
ADDD	F2, F2, F1			IF	ID	ID	ID	AD1	AD2	M	WB					
ADDD	F3, F3, F1				IF	IF	IF	ID	ID	AD1	AD2	M	WB			
SD	F3, 0(R2)							IF	IF	ID	ID	EX	M	WB		
MULD	F1, F2, F1	IF	ID	MU1	MU2	MU3	M	WB								
MULD	F1, F3, F1		IF	ID	ID	ID	MU1	MU2	MU3	M	WB					
MULD	F5, F4, F2			IF	IF	IF	ID	ID	ID	MU1	MU2	MU3	M	WB		
MULD	F1, F3, F1	IF	ID	MU1	MU2	MU3	M	WB								
LW	R1, 0(R1)		IF	ID	EX	M	WB									
SD	F1, 0(R1)			IF	ID	ID	EX	M	WB							
MULD	F1, F2, F3	IF	ID	MU1	MU2	MU3	M	WB								
ADDD	F1, F1, F2		IF	ID	ID	ID	AD1	AD2	M	WB						
SD	F1, 0(R1)			IF	IF	IF	ID	ID	EX	M	WB					
	Parada															
	Cortocircuito															

- b. Calcular el CPI de la ejecución completa del siguiente código, siendo R0=0 y el R2=32 al comienzo de la ejecución



Ejercicio 2

Considere un computador con una memoria principal de 1MB, direccionable por bytes, al que se dota de una memoria cache de 1KB, con líneas (bloques) de 256B, cache de víctima de 512B y buffer de prebúsqueda de 256B. La memoria cache es asociativa por conjuntos con dos vías mientras que la cache víctima es completamente asociativa. En todas ellas el algoritmo de reemplazamiento es LRU (el valor 0 indica el bloque que hay que reemplazar).

Opción 2.1

- a. Originalmente en las dos memorias se encuentran los bloques que aparecen en las siguientes tablas y en el buffer de prebúsqueda se encuentra el bloque de memoria principal número 0x005. Todos los bits de validez están a 1.

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	Nº bloque de MP	LRU
0	0	0x0AA	1	0x700	1
0	1	0x700	0	0x0BB	0
1	0	0x6B0	0		
1	1	0x700	1		

Indicar qué ocurre en estas estructuras cuando de modo consecutivo se referencian las siguientes dos direcciones: 0xE0000, 0x08000, mostrando la evolución de las etiquetas de cache, los números de bloque de memoria principal contenidos en la cache víctima y en el buffer de prebúsqueda.

Indicar claramente, especificando origen y destino, qué transferencias de bloques ocurrieron al hacer la referencia 0x08000

Solución

MP: 20 bits

12	8
Nº Bloque	Desplazamiento

MC: 20 bits

Bloques = $1\text{MB}/256\text{B} = 4$ bloques y con una asociatividad de dos bloques por conjunto $\Rightarrow$ 2 conjuntos $\Rightarrow$ 1 bit

11	1	8
Etiqueta	Conjunto	Desplazamiento

DF: 0xE0000 $\rightarrow$ Nº bloque de MP=0xE00, conjunto= 0, etiqueta = $0xE00/2 = 0x700$ (dividir entre dos el número de bloque es como quitar el bit de la derecha que es el bit de conjunto). En el conjunto 0 el bloque 1 tiene esta etiqueta. Luego, acierto cache. Se actualiza el bit LRU.

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	Nº bloque de MP	LRU
0	0	0x0AA	0	0x700	1
0	1	0x700	1	0x0BB	0
1	0	0x6B0	0		
1	1	0x700	1		



AHORRA en tus **COMPRAS**



**Y FELIZ CUESTA
DE ENERO**



webuy.com



DF: 0x08000 → N° bloque de MP=0x080, conjunto= 0, etiqueta = 0x080/2 = 0x040. En el conjunto 0, ninguno de los dos bloques tiene la etiqueta. Fallo de cache. Se accede a la cache víctima y no coincide el N° bloque. Fallo de cache victima. Y fallo de buffer de prebúsqueda. Se accede a MP y se trae el bloque numero 0x080 a MC y el bloque 0x081 a buffer de prebúsqueda. El bloque 0x080 tiene asignado el conjunto 0 (ya calculado antes) y sustituye al bloque de cache 0 que tiene el bit LRU=0. El bloque con etiqueta 0x0AA se mueve a la cache victima sustituyendo al bloque 0x0BB por tener bit LRU 0. Finalmente.

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	N° bloque de MP	LRU
0	0	0x040	1	0x700	0
0	1	0x700	0	0x154	1
1	0	0x6B0	0		
1	1	0x700	1		

- b. Si en las dos memorias se encuentran los bloques que aparecen en las siguientes tablas y en el buffer de prebúsqueda se encuentra el bloque de memoria principal número 0x3FF. Todos los bits de validez están a 1.

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	N° bloque de MP	LRU
0	0	0x03F	0	0x700	0
0	1	0x700	1	0x03F	1
1	0	0x000	0		
1	1	0x70D	1		

Indicar qué ocurre en estas estructuras cuando de modo consecutivo se referencian las siguientes dos direcciones: 0x700AA, 0x3FFFF, mostrando la evolución de las etiquetas de cache, los números de bloque de memoria principal contenidos en la cache víctima y en el buffer de prebúsqueda. Así como las transferencias de bloques que se producen.

Solución

DF: 0x700AA → N° bloque de MP = 0x700, conjunto= 0, etiqueta=0x700/2=0x380. En el conjunto 0 ninguna de las dos vías contiene la etiqueta. Luego, fallo de cache. A continuación, se accede cache victima y coincide el n° de bloque, luego acierto de cache víctima. Se reemplaza el bloque 0 del conjunto 0 de la cache y el bloque con etiqueta 0x03F se lleva a la cache victima. Finalmente,

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	N° bloque de MP	LRU
0	0	0x380	1	0x07E	1
0	1	0x700	0	0x03F	0
1	0	0x000	0		
1	1	0x70D	1		



DF: 0x3FFFF $\rightarrow$ N° bloque de MP = 0x3FF, conjunto= 1, etiqueta=0x3FF/2=0x1FF.
En el conjunto 1 ninguna de las dos vías contiene esta etiqueta. Luego, fallo de cache.
A continuación, se accede cache víctima y no coincide el n° de bloque, luego fallo de cache víctima. A continuación, se accede a buffer de prebúsqueda y hay coincidencia del n° de bloque. Se lleva el bloque del buffer a la MC, conjunto 1 bloque 0 (con LRU=0) y el bloque ubicado en conjunto 0, bloque 0 se lleva a la cache víctima reemplazando al bloque con n° de bloque 0x03F (LRU=0). Fijaos que a la hora de calcular el n° de bloque asociado con la etiqueta 0x000 ubicada en el conjunto 1, debéis poner el bit de conjunto a la derecha de los bits de etiqueta. Esto es,

Etiqueta Conjunto
00000000000 1 = 0x001

Finalmente,

Cache			
Conjunto	Bloque	Etiqueta	LRU
0	0	0x380	0
0	1	0x700	1
1	0	0x1FF	1
1	1	0x70D	0

Cache víctima	
N° bloque de MP	LRU
0x07E	0
0x001	1

Opción 2.2

- a. Originalmente en las dos memorias se encuentran los bloques que aparecen en las siguientes tablas y en el buffer de prebúsqueda se encuentra el bloque de memoria principal número 0x0F0. Todos los bits de validez están a 1.

Cache			
Conjunto	Bloque	Etiqueta	LRU
0	0	0xB00	1
0	1	0x050	0
1	0	0x600	0
1	1	0x5A0	1

Cache víctima	
N° bloque de MP	LRU
0x700	1
0x0AA	0

Indicar qué ocurre en estas estructuras cuando de modo consecutivo se referencian las siguientes dos direcciones: 0xB410A, 0x0AA00, mostrando la evolución de las etiquetas de cache, los números de bloque de memoria principal contenidos en la cache víctima y en el buffer de prebúsqueda.

Solución

DF: 0xB410A $\rightarrow$ N° bloque de MP = 0xB41, conjunto= 1, etiqueta=0xB41/2=0x5A0. Al buscar en el conjunto 1 coincide con la etiqueta del bloque 1. Acierto de cache y puesto que su bit LRU era 1, éste no cambia.

Cache			
Conjunto	Bloque	Etiqueta	LRU
0	0	0xB00	1
0	1	0x050	0
1	0	0x600	0
1	1	0x5A0	1

Cache víctima	
N° bloque de MP	LRU
0x700	1
0x0AA	0

DF: 0x0AA00 → N° bloque de MP = 0x0AA, conjunto= 0, etiqueta=0x0AA/2=0x055. Al buscar en el conjunto 0 no coincide ningún bloque contiene esa etiqueta. A continuación, se busca en cache victima en donde hay acierto. Se lleva el bloque de la cache victima a la cache y se reemplaza el bloque 1 del conjunto 0 (LRU=0) que es llevado a la cache victima. Finalmente,

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	N° bloque de MP	LRU
0	0	0xB00	0	0x700	0
0	1	0x055	1	0x0A0	1
1	0	0x600	1		
1	1	0x5A0	0		

- b. Si en las dos memorias se encuentran los bloques que aparecen en las siguientes tablas y en el buffer de prebúsqueda se encuentra el bloque de memoria principal número 0x3FF. Todos los bits de validez están a 1.

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	N° bloque de MP	LRU
0	0	0x480	0	0x700	0
0	1	0x700	1	0x03F	1
1	0	0x0FF	0		
1	1	0x380	1		

Indicar qué ocurre en estas estructuras cuando de modo consecutivo se referencian las siguientes dos direcciones: 0x700AA, 0x3FFFF, mostrando la evolución de las etiquetas de cache, los números de bloque de memoria principal contenidos en la cache víctima y en el buffer de prebúsqueda. Así como las transferencias de bloques que se producen.

Solución

DF: 00x700AA → N° bloque de MP = 0x700, conjunto= 0, etiqueta=0x700/2=0x380. Al buscar en el conjunto 0 no coincide con ninguna etiqueta. Fallo de cache. A continuación, se busca en la cache victima y el n° de bloque coincide. Se intercambia el bloque de cache victima con el conjunto 0 bloque 0 (LRU=0) y se actualizan los bits LRU de ambas estructuras.

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	N° bloque de MP	LRU
0	0	0x380	1	0x900	1
0	1	0x700	0	0x03F	0
1	0	0x0FF	0		
1	1	0x380	1		

DF: 0x3FFFF → N° bloque de MP = 0x3FF, conjunto= 1, etiqueta=0x3FF/2=0x1FF. Al buscar en el conjunto 1 no coincide ningún bloque contiene esa etiqueta. A continuación, se busca en cache victima para ver si coincide el numero de bloque y tampoco se produce acierto. Se busca en el buffer de prebusqueda y se produce acierto. Se traslada el bloque 0x3FF al conjunto 1 bloque 0 (LRU=0) de la MC y se

actualiza los bits de LRU. Por último, se reemplaza el bloque 0x0AA de la CV (LRU=0) por el bloque reemplazado en la MC. El estado de todas las estructuras es

Cache				Cache víctima	
Conjunto	Bloque	Etiqueta	LRU	Nº bloque de MP	LRU
0	0	0x380	1	0x900	0
0	1	0x700	0	0x1FF	1
1	0	0x1FF	1		
1	1	0x380	0		

Ejercicio 3

Opción 3.1

Una máquina dispone de un procesador con direcciones virtuales de 16 bits y una memoria DRAM de 16 KB (memoria física). El sistema operativo gestiona la memoria virtual con paginación, utilizando páginas de 4 KB y algoritmo de reemplazamiento LRU (LRU = 0 indica la página que hay que reemplazar).

- a. En dicha máquina se ejecuta un proceso cuyo código se ubica en la página 0 y al estar accediéndose continuamente no se elimina nunca. El proceso trabaja con un array A de 128 enteros y una matriz B de 32x32 enteros (1 entero ocupa 4 bytes). El array A se ubica a partir de la dirección 0x7000 de su mapa virtual de memoria y la matriz B justo a continuación.

El programa suma todos los elementos de A y almacena el resultado en la variable SumaA que está en la dirección virtual 0x3000, después suma todos los elementos de B y almacena la suma en la variable SumaB que está en la dirección 0x4000.

```
for (i=0; i<128; i++) {
    SumaA+= A[i] }
for (i=0; i<32; i++) {
    for (j=0; j<32; j++) {
        SumaB+= B[i][j] } }
```

Indicar cuál serían los contenidos de la tabla de páginas (incluyendo el bit de validez) después de ejecutar este programa si las variables i y j se encuentran en registros de la CPU. Suponer que antes de ejecutar el programa la memoria está vacía y los marcos de página se asignan en orden creciente (0, 1, 2, ...).

Solución

Formato de la dirección:

MV: 16 bits

4	12
Nº Página Virtual	Desplazamiento

MP: 14 bits

2	12
Nº Página Física	Desplazamiento



Código: página virtual 0. A: página virtual 7. SumaA: página virtual 3. B: páginas virtuales 7 y 8. SumaB: página virtual 4.

Secuencia de accesos para el segundo bucle (pagina virtual, página física): (0,0), (7,1), (0,0), (4,3), (0,0), (8,2), (0,0), (4,3), (0,0).

Las dos últimas páginas de datos accedidas son: (8,2) y (4,3).

Tabla de páginas			
Nº Pág. Virtual	Válid o	LRU	Nº Pág. Física
0	1	3	0
1	0		
2	0		
3	0		2
4	1	2	3
5	0		
6	0		
7	1	0	1
8	1	1	2

- b. Se desea añadir al sistema una memoria cache de datos con las siguientes características: acceso directo, físicamente accedida, 4 bloques de 256 Bytes. Y un TLB para la cache de datos de 2 entradas, totalmente asociativo con reemplazamiento FIFO (FIFO = 0 indica la entrada que hay que reemplazar).

Dados los contenidos de la TP, TLB y cache, indicar los accesos a las distintas estructuras (TP, TLB, cache) y si son acierto o fallo para la siguiente secuencia de referencias a memoria: a) 0x2752, b) 0x45C0, c) 0x5A60. Indicar el estado final de la cache y el TLB.

Tabla de páginas			
Nº Pág. Virtual	Válid o	LRU	Nº Pág. Física
0	1	3	0
1	0		
2	1	1	3
3	0		2
4	1	2	2
5	1	0	1
6	0		
7	0		1
...	0		

Directorio Memoria Cache	
Marco	Etiqueta
0	1001
1	1001
2	1111
3	0110

TLB		
Nº Pág. Virtual	FIFO	Nº Pág. Física
4	1	2
2	0	3

Solución

Formato de la dirección física desde el punto de vista de la cache:

4	2	8
Etiqueta	Conjunto	Palabra

Primer acceso: 0x2752.

- 1) Acceso al TLB: Página virtual 2 está en el TLB (HIT), en el marco de página 3. La dirección física es 0x3752.
- 2) Acceso a la cache: Con 37 sacamos etiqueta y conjunto: Etiqueta: 1101, Conjunto:11. Fallo de cache. Hay que traer el bloque al conjunto 3.

Segundo acceso: 0x45C0

- 1) Acceso al TLB: página virtual 4 está en el TLB (HIT), en el marco de página 2. La dirección física es 0x25C0.
- 2) Acceso a cache: Con 25 sacamos etiqueta y conjunto: Etiqueta: 1001, Conjunto: 01. Acierto de cache.

Tercer acceso: 0x5A60

- 1) Acceso al TLB: página virtual 5 no está en el TLB (TLB MISS). Hay que acceder a la TP.
- 2) Acceso a TP: página virtual 5 está en memoria (HIT) en la página física 1. La dirección física es 1A60. Hay que actualizar el TLB y el bit LRU de la tabla de páginas. El TLB queda:

TLB		
Nº Pág. Virtual	FIFO	Nº Pág. Física
4	0	2
5	1	1

Tabla de páginas			
Nº Pág. Virtual	Válido	LRU	Nº Pág. Física
0	1	2	0
1	0		
2	1	0	3
3	0		2
4	1	1	2
5	1	3	1
6	0		
7	0		1
...	0		

- 3) Acceso a cache: con 1A sacamos la etiqueta y conjunto: Etiqueta: 0110, Conjunto: 10. Fallo de cache. Hay que traer el bloque al conjunto 2.

Directorio Memoria Cache	
Marco	Etiqueta
0	1001
1	1001
2	0110
3	1101

Opción 3.2

Una máquina dispone de un procesador con direcciones virtuales de 16 bits y una memoria DRAM de 16 KB (memoria física). El sistema operativo gestiona la memoria virtual con paginación, utilizando páginas de 4 KB y algoritmo de reemplazamiento LRU (LRU = 0 indica la página que hay que reemplazar).

- a. En dicha máquina se ejecuta un proceso cuyo código se ubica en la página 0 y al estar accediéndose continuamente no se elimina nunca. El proceso trabaja con un array A de 256 enteros y una matriz B de 32x32 enteros (1 entero ocupa 4 bytes). El array A se ubica a partir de la dirección 0x5000 de su mapa virtual de memoria y la matriz B justo a continuación.

El programa suma todos los elementos de A y almacena el resultado en la variable SumaA que está en la dirección virtual 0x4000, después suma todos los elementos de B y almacena la suma en la variable SumaB que está en la dirección 0x2000.

```
for (i=0; i<256; i++) {
    SumaA+= A[i] }
for (i=0; i<32; i++) {
    for (j=0; j<32; j++) {
        SumaB+= B[i][j] }}
```

Indicar cuál serían los contenidos de la tabla de páginas (incluyendo el bit de validez) después de ejecutar este programa si las variables i y j se encuentran en registros de la CPU. Suponer que antes de ejecutar el programa la memoria está vacía y los marcos de página se asignan en orden creciente (0, 1, 2, ...).

Solución

Formato de la dirección:

MV: 16 bits

4	12
Nº Página Virtual	Desplazamiento

MP: 14 bits

2	12
Nº Página Física	Desplazamiento



Código: página virtual 0. A: página virtual 5. SumaA: página virtual 4. B: páginas virtuales 5 y 6. SumaB: página virtual 2.

Secuencia de accesos para el segundo bucle: (0,0), (5,1), (0,0), (2,3), (0,0), (6,2), (0,0), (2,3), (0,0).

Las dos últimas páginas de datos accedidas son (6,2) y (2,3).

Tabla de páginas			
Nº Pág. Virtual	Válido	LRU	Nº Pág. Física
0	1	3	0
1	0		
2	1	2	3
3	0		
4	0		2
5	1	0	1
6	1	1	2
7	0		
8	0		