

MemCache-Ejercicio-2.pdf



Pausevi



Estructura de Computadores



2º Grado en Ingeniería Informática



**Facultad de Informática
Universidad Complutense de Madrid**

Ejercicio 2. Sea un computador con una memoria principal de 64K bytes, direccionable en bytes, al que se dota de una memoria cache de 2K bytes, con líneas de 256 bytes, y prebúsqueda bajo fallo (en caso de fallo se trae el bloque que lo provoca y el siguiente).

Sea la secuencia de acceso a memoria principal dada por las siguientes direcciones: 0x3345, 0x1244, 0x3374, 0x5BAC, 0x132A, 0x5C41 y 0x13AF.

Muestre la evolución de la caché de etiquetas indicando los fallos y las prebúsquedas que se producen en los siguientes casos:

- a) Una organización directa
- b) Una organización asociativa por conjuntos de 2 vías, con algoritmo de reemplazo LRU
- c) Una organización directa y un buffer de 512 bytes donde se almacena inicialmente el bloque prebuscado hasta que se le referencia. El buffer actúa con emplazamiento asociativo y política FIFO.

a) Sabemos que:

- la memoria principal tiene $64k = 2^{16}$ --> necesitamos 16 bits para construir la dirección.
- La memoria cache tiene 2K bytes = 2^{11} como cada línea son 256 bytes = 2^8 bytes esto implica que la memoria caché tiene $2^{11}/2^8 = 2^3$ líneas --> necesitamos 3 bits para direccionarlas
- Como las líneas son de 256 bytes = 2^8 --> 8 bits para determinar la palabra dentro de la línea.

Luego la dirección es interpretada por la Mc de la siguiente manera:

Etiqueta	Marco de bloque	Desplazamiento
5	3	8

0x3345, 0x1244, 0x3374, 0x5BAC, 0x132A,
0x5C41 y 0x13AF

Dirección ↓	Etiqueta	Bloque
0x3345	00110	011
0x1244	00010	010
0x3374	00110	011
0x5BAC	01011	011
0x132A	00010	011
0x5C41	01011	100
0x13AF	00010	011

	T1	T2	T3	T4	T5	T6
Dirección =>	0x3345					
0						
1						
2						
3	00110 (F)					
4	00110(P)					
5						
6						
7						

	T1	T2	T3	T4	T5	T6
Dirección =>	0x3345	0x1244				
0						
1						
2		00010 (F)				
3	00110(F)	00010 (P)				
4	00110(P)	00110				
5						
6						
7						

	T1	T2	T3	T4	T5	T6	T7
Dirección =>	0x3345	0x1244	0x3374				
0							
1							
2		00010 (F)	00010				
3	00110(F)	00010 (P)	00110 (F)				
4	00110(P)	00110	00110 (A preb)				
5							
6							
7							

	T1	T2	T3	T4	T5	T6	T7
Dirección =>	0x3345	0x1244	0x3374	0x5BAC			
0							
1							
2		00010 (F)	00010	00010			
3	00110(F)	00010 (P)	00110 (F)	01011 (F)			
4	00110(P)	00110	00110 (A preb)	01011 (P)			
5							
6							
7							

	T1	T2	T3	T4	T5	T6	T7
Dirección =>	0x3345	0x1244	0x3374	0x5BAC	0x132A		
0							
1							
2		00010 (F)	00010	00010	00010		
3	00110(F)	00010 (P)	00110 (F)	01011 (F)	00010 (F)		
4	00110(P)	00110	00110 (A preb)	01011 (P)	00010 (P)		
5							
6							
7							

	T1	T2	T3	T4	T5	T6	T7
Dirección =>	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	
0							
1							
2		00010 (F)	00010	00010	00010	00010	
3	00110(F)	00010 (P)	00110 (F)	01011 (F)	00010 (F)	00010	
4	00110(P)	00110	00110 (A preb)	01011 (P)	00010 (P)	01011 (F)	
5						01011 (P)	
6							
7							

	T1	T2	T3	T4	T5	T6	T7
Dirección =>	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
0							
1							
2		00010 (F)	00010	00010	00010	00010	00010
3	00110(F)	00010 (P)	00110 (F)	01011 (F)	00010 (F)	00010	00010 (A)
4	00110(P)	00110	00110 (A preb)	01011 (P)	00010 (P)	01011 (F)	01011
5						01011 (P)	01011
6							
7							

b) Igual que antes lo primero es determinar cómo se interpreta la dirección física

El tamaño total de la dirección sigue siendo el mismo: 16 bits

El número de bits para determinar el byte al que se está accediendo también es el mismo: 8bits

La diferencia es que ahora no se direccionan líneas , sino conjuntos de líneas . Como es una organización asociativa por conjuntos de 2 vías, esto nos indica que cada conjunto tiene 2 líneas luego el número de conjuntos es $2^3 \text{ líneas} / 2 \text{ líneas por conjunto} = 4$ conjuntos, luego necesitamos 2 bits para direccionarlos

Ahora la tabla de las direcciones queda:

Etiqueta	Conjunto	Desplazamiento
6	2	8

Dirección ↓	Etiqueta	Conjunto
0x3345	001100	11
0x1244	000100	10
0x3374	001100	11
0x5BAC	010110	11
0x132A	000100	11
0x5C41	010111	00
0x13AF	000100	11

		T1	T2	T3	T4	T5	T6	T7
Dirección =>		0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Cjto	Blq							
0	0	001101(P)						
0	1							
1	0							
1	1							
2	0							
2	1							
3	0	001100 (F)						
3	1							

		T1	T2	T3	T4	T5	T6	T7
Dirección =>		0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Cjto	Blq							
0	0	001101(P)	001101					
0	1							
1	0							
1	1							
2	0		000100 (F)					
2	1							
3	0	001100 (F)	001100					
3	1		000100 (P)					

		T1	T2	T3	T4	T5	T6	T7
Dirección =>		0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Cjto	Blq							
0	0	001101(P)	001101	001101				
0	1							
1	0							
1	1							
2	0		000100 (F)	000100				
2	1							
3	0	001100 (F)	001100	001100 (A)				
3	1		000100 (P)	000100				

		T1	T2	T3	T4	T5	T6	T7
Dirección =>		0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Cjto	Blq							
0	0	001101(P)	001101	001101	001101			
0	1				010111 (P)			
1	0							
1	1							
2	0		000100 (F)	000100	000100			
2	1							
3	0	001100 (F)	001100	001100 (A)	001100			
3	1		000100 (P)	000100	010110 (F)			

		T1	T2	T3	T4	T5	T6	T7
Dirección =>		0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Cjto	Blq							
0	0	001101(P)	001101	001101	001101	000101 (P)		
0	1				010111 (P)	010111		
1	0							
1	1							
2	0		000100 (F)	000100	000100	000100		
2	1							
3	0	001100 (F)	001100	001100 (A)	001100	000100 (F)		
3	1		000100 (P)	000100	010110 (F)	010110		

		T1	T2	T3	T4	T5	T6	T7
Dirección =>		0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Cjto	Blq							
0	0	001101(P)	001101	001101	001101	000101 (P)	000101	
0	1				010111 (P)	010111	010111 (A)	
1	0							
1	1							
2	0		000100 (F)	000100	000100	000100	000100	
2	1							
3	0	001100 (F)	001100	001100 (A)	001100	000100 (F)	000100	
3	1		000100 (P)	000100	010110 (F)	010110	010110	

		T1	T2	T3	T4	T5	T6	T7
Dirección =>		0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Cjto	Blq							
0	0	001101(P)	001101	001101	001101	000101 (P)	000101	000101
0	1				010111 (P)	010111	010111 (A)	010111
1	0							
1	1							
2	0		000100 (F)	000100	000100	000100	000100	000100
2	1							
3	0	001100 (F)	001100	001100 (A)	001100	000100 (F)	000100	000100 (A)
3	1		000100 (P)	000100	010110 (F)	010110	010110	010110

C) Búffer de prebúsqueda de 512 k => 2 bloques, FIFO
Emplazamiento directo

Memoria cache							
Dirección →	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Bloque ↓							
0							
1							
2							
3	00110 (F)						
4							
5							
6							
7							
Búffer de prebúsqueda							
Bloque ↓	Etiqueta/ Bloque (FIFO)						
0	00110/10 0 (0)						
1							

C) Búffer de prebúsqueda de 512 k => 2 bloques, FIFO
Emplazamiento directo

Memoria cache							
Dirección →	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Bloque ↓							
0							
1							
2		00010 (F)					
3	00110 (F)	00110					
4							
5							
6							
7							
Búffer de prebúsqueda							
Bloque ↓	Etiqueta/ Bloque (FIFO)						
0	00110/10 0 (0)	00110/100 (1)					
1		00010/011 (0)					

C) Búffer de prebúsqueda de 512 k => 2 bloques, FIFO
Emplazamiento directo

Memoria cache							
Dirección →	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Bloque ↓							
0							
1							
2		00010 (F)	00010				
3	00110 (F)	00110	00110 (A)				
4							
5							
6							
7							
Búffer de prebúsqueda							
Bloque ↓	Etiqueta/ Bloque (FIFO)						
0	00110/10 0 (0)	00110/100 (1)	00110/100 (1)				
1		00010/011 (0)	00010/011 (0)				

C) Búffer de prebúsqueda de 512 k => 2 bloques, FIFO
Emplazamiento directo

Memoria cache							
Dirección →	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Bloque ↓							
0							
1							
2		00010 (F)	00010	00010			
3	00110 (F)	00110	00110 (A)	01011 (F)			
4							
5							
6							
7							
Búffer de prebúsqueda							
Bloque ↓	Etiqueta/ Bloque (FIFO)						
0	00110/10 0 (0)	00110/100 (1)	00110/100 (1)	01011/100 (0)			
1		00010/011 (0)	00010/011 (0)	00010/011 (1)			

C) Búffer de prebúsqueda de 512 k => 2 bloques, FIFO
Emplazamiento directo

Memoria cache							
Dirección →	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Bloque ↓							
0							
1							
2		00010 (F)	00010	00010	00010		
3	00110 (F)	00110	00110 (A)	01011 (F)	00010 (A en buffer)		
4							
5							
6							
7							
Búffer de prebúsqueda							
Bloque ↓	Etiqueta/ Bloque (FIFO)						
0	00110/10 0 (0)	00110/100 (1)	00110/100 (1)	01011/100 (0)	01011/100(0)		
1		00010/011 (0)	00010/011 (0)	00010/011 (1)			

C) Búffer de prebúsqueda de 512 k => 2 bloques, FIFO
Emplazamiento directo

Memoria cache							
Dirección →	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Bloque ↓							
0						01011 (F)	
1							
2		00010 (F)	00010	00010	00010	00010	
3	00110 (F)	00110	00110 (A)	01011 (F)	00010 (A en buffer)	00010	
4							
5							
6							
7							
Búffer de prebúsqueda							
Bloque ↓	Etiqueta/ Bloque (FIFO)						
0	00110/10 0 (0)	00110/100 (1)	00110/100 (1)	01011/100 (0)	01011/100(0)	01011/100 (1)	
1		00010/011 (0)	00010/011 (0)	00010/011 (1)		01011/001 (0)	

C) Búffer de prebúsqueda de 512 k => 2 bloques, FIFO
Emplazamiento directo

Memoria cache							
Dirección →	0x3345	0x1244	0x3374	0x5BAC	0x132A	0x5C41	0x13AF
Bloque ↓							
0						01011 (F)	01011
1							
2		00010 (F)	00010	00010	00010	00010	00010
3	00110 (F)	00110	00110 (A)	01011 (F)	00010 (A en buffer)	00010	00010 (A)
4							
5							
6							
7							
Búffer de prebúsqueda							
Bloque ↓	Etiqueta/ Bloque (FIFO)						
0	00110/10 0 (0)	00110/100 (1)	00110/100 (1)	01011/100 (0)	01011/100(0)	01011/100 (1)	01011/100 (1)
1		00010/011 (0)	00010/011 (0)	00010/011 (1)		01011/001 (0)	01011/001 (0)