

1. Sea un procesador segmentado con cinco etapas como el visto en clase (DLX) que tiene las siguientes características:

- Se puede escribir y leer en el banco de registros en el mismo ciclo de reloj.
- No tiene técnicas para reducir o eliminar paradas en caso de riesgos de datos (NO tiene implementado cortocircuito).
- Los saltos se resuelven en la etapa ID. Después del salto siempre se busca la instrucción siguiente y en caso de que se produzca el salto se anula la instrucción buscada.

Se ejecuta en dicho procesador una aplicación con las siguientes características:

- El 20 % de las instrucciones son saltos condicionales y el 40 % de los saltos se realizan. No hay dependencias de datos en las instrucciones de salto.
- El 18% de las veces, las instrucciones I_{i+1} tienen una dependencia de LDE con las instrucciones I_i (el 30 % de éstas corresponden a instrucciones de load).
- El 6% de las veces las instrucciones I_{i+2} tienen dependencias de LDE con la instrucción I_i , (el 30 % de éstas corresponden a instrucciones de load), y en esos casos nunca hay dependencias entre I_{i+1} e I_{i+2} .

Calcular:

a) Los ciclos por instrucción de dicho procesador.

- **Salto:** Si se toma se pierde un ciclo. 20% de instrucciones son saltos, se toman el 40%



$$0.2 \cdot 0.4 = 0.08 \text{ instrucciones tardan 1 ciclo más}$$

- **Dependencias LDE en la inst. I_{i+1}** penalizan 2 ciclos $\Rightarrow 0.18$ instrucciones
- **Dependencias LDE en la inst. I_{i+2}** penalizan 1 ciclo $\Rightarrow 0.06$ instrucciones
- $CPI_{ideal} = 1$

$$CPI = \sum_i freq_i \cdot penaliz_i = 1 + 0.08 \cdot 1 + 0.18 \cdot 2 + 0.06 \cdot 1 = 1.5 \text{ ciclos}$$

b) Los ciclos por instrucción si al procesador se le añade forwarding (cortocircuito).

- **Salto:** Igual que en el apartado a)
- **Dependencias LDE en la inst. I_{i+1} :** Solo afectan al load $\Rightarrow 1$ ciclo de penalización

$$30\% \text{ de estas instrucciones son de load} \Rightarrow 0.18 \cdot 0.3 = 0.054 \text{ instrucciones paran 1 ciclo}$$

$$CPI = 1 + 0.08 \cdot 1 + 0.054 \cdot 1 = 1.134 \text{ ciclos}$$

c) SPEED UP del segundo caso frente al primero.

$$\text{Speed-up} = 1.5 / 1.134 = 1.32$$

2. El siguiente fragmento de código se ejecuta en un DLX segmentado de cinco etapas:

```
sub $1,$2,$3
add $4,$5,$6
sub $5,$4,$8
add $7,$2,$3
add $9,$7,$3
lw $1,10($6)
add $3,$1,$4
sub $6,$7,$8
```

Suponiendo que se puede escribir un dato en el banco de registros y leer su nuevo valor en el mismo ciclo, calcular el número de ciclos necesarios para ejecutar este código en los siguientes casos:

a) No existe la posibilidad de anticipar operandos (NO tiene implementado cortocircuito) ni de reordenar el código.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
sub \$1,\$2,\$3	IF	ID	EX	ME	WB													
add \$4,\$5,\$6		IF	ID	EX	ME	WB												
sub \$5,\$4,\$8			IF	IDp	IDp	ID	EX	ME	WB									
add \$7,\$2,\$3						IF	ID	EX	ME	WB								
add \$9,\$7,\$3							IF	IDp	IDp	ID	EX	ME	WB					
lw \$1,10(\$6)										IF	ID	EX	ME	WB				
add \$3,\$1,\$4											IF	IDp	IDp	ID	EX	ME	WB	
sub \$6,\$7,\$8														IF	ID	EX	ME	WB

18 ciclos

b) Existe anticipación de operandos (tiene implementado cortocircuito), pero NO existe la posibilidad de reordenación de código.

	1	2	3	4	5	6	7	8	9	10	11	12	13
sub \$1,\$2,\$3	IF	ID	EX	MEM	WB								
add \$4,\$5,\$6		IF	ID	EX	MEM	WB							
sub \$5,\$4,\$8			IF	ID	EX	MEM	WB						
add \$7,\$2,\$3				IF	ID	EX	MEM	WB					
add \$9,\$7,\$3					IF	ID	EX	MEM	WB				
lw \$1,10(\$6)						IF	ID	EX	MEM	WB			
add \$3,\$1,\$4							IF	IDp	ID	EX	MEM	WB	
sub \$6,\$7,\$8									IF	ID	EX	MEM	WB

13 ciclos

c) No hay anticipación de operandos (NO tiene implementado cortocircuito) pero existe la posibilidad de reordenación de código. Reordenar el código para conseguir que el número de ciclos sea mínimo.

Nuevo código:

```
sub $1,$2,$3
add $4,$5,$6
add $7,$2,$3
lw $1,10($6)
sub $5,$4,$8
add $9,$7,$3
sub $6,$7,$8
```

add \$3,\$1,\$4

	1	2	3	4	5	6	7	8	9	10	11	12
sub \$1,\$2,\$3	IF	ID	EX	MEM	WB							
add \$4,\$5,\$6		IF	ID	EX	MEM	WB						
add \$7,\$2,\$3			IF	ID	EX	MEM	WB					
lw \$1,10(\$6)				IF	ID	EX	MEM	WB				
sub \$5,\$4,\$8					IF	ID	EX	MEM	WB			
add \$9,\$7,\$3						IF	ID	EX	MEM	WB		
sub \$6,\$7,\$8							IF	ID	EX	MEM	WB	
add \$3,\$1,\$4								IF	ID	EX	MEM	WB

12 ciclos

3. Supongamos un computador como el DLX segmentado en cinco etapas con las siguientes características:

- Posee anticipación de operandos (tiene implementado cortocircuito).
- Utiliza saltos retardados con un "delay-slot" de un ciclo.
- Posee una sola memoria cache para el almacenamiento de instrucciones y datos. Por esta razón no resulta posible leer una instrucción y realizar la lectura o escritura de un dato en el mismo ciclo de reloj (no puede coincidir etapa MEM de un load o store con otra instrucción en etapa IF).
- Las escrituras en el banco de registros se hacen en la primera mitad de la fase WB, mientras que las lecturas se hacen en la segunda mitad de la fase WB.

Supongamos que este computador ejecuta el siguiente programa:

```

BUCLE:  LW R2,X(R6)
        LW R3,Y(R6)
        SUB  R2,R2,R3
        ADD  R2,R2,R1
        SUB  R6,R6,#4
        SW Z(R6),R2
        BNEZ R6,BUCLE
        ADD  R1,R1,#1
        SUB  R3,R3,R7
  
```

Se supone que el valor inicial de R6 es 2000.

- a) Construye el diagrama de tiempo correspondiente a la primera iteración del bucle, indicando sobre el diagrama los cortocircuitos que se activan.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
Bucle: lw r2,x(r6)	IF	ID	EX	MEM	WB											
lw r3,y(r6)		IF	ID	EX	MEM	WB										
sub r2,r2,r3			IF	IDp	ID	EX	MEM	WB								
add r2,r2,r1					IFP	IF	ID	EX	MEM	WB						
sub r6,r6,#4							IF	ID	EX	MEM	WB					
sw z(r6),r2								IF	ID	EX	MEM	WB				
bnez r6,bucle									IF	ID	EX	MEM	WB			
add r1,r1,#1										IF	ID	EX	MEM	WB		
lw r2,x(r6)											IFP	IF	ID	EX	MEM	WB

IDp Parada por riesgo LDE IFP Parada por riesgo estructural

- b) Calcula el valor del CPI

R6 vale 2000 y se va decrementando de 4 en 4, lo que implica 500 iteraciones.

- 1ª iteración: Comienza en el ciclo 1 y termina en el 14 => 14 ciclos.
- 2ª - 500ª iteraciones: 11 ciclos.
- Al salir hay que ejecutar la instrucción SUB, que tiene una parada IFP: 2 ciclos.

Número de ciclos: $14 + 11 \cdot 499 + 2 = 5505$ ciclos

Nº inst. = $500 \cdot 8 + 1 = 4001$ inst.

$CPI = 5505 / 4001 = 1.38$

c) Si el computador trabaja con una frecuencia de 1 GHz, determina el rendimiento en MIPS.

$$\text{MIPS} = f / (\text{CPI} \cdot 10^6) = 10^9 / (1.38 \cdot 10^6) = 724.64$$

4. Sea un DLX segmentado de cinco etapas con las siguientes características:
- Un dato se puede leer y escribir en el banco de registros en el mismo ciclo de reloj.
 - Existe anticipación de operandos (tiene implementado cortocircuito).
 - Las dependencias de LDE se detectan en la etapa de decodificación y se resuelven mediante cortocircuito cuando los operandos están disponibles.
 - Los riesgos estructurales referidos a memoria se detectan y se resuelven mediante espera en la última etapa de cada unidad funcional
 - Los riesgos de EDE entre dos instrucciones A y B tal que A precede a B se resuelven mediante inhibición de escritura de la instrucción A.
 - Las unidades funcionales del procesador son:

UF	Cantidad	Latencia	Segmentación
FP ADD	1	2	si
FP MUL	1	5	si
Int ALU	1	1	No

Sabiendo que el siguiente fragmento de código se ejecuta sobre dicho procesador

```
LD F10,0(R1)
MULD F4,F0,F10
LD F12,0(R2)
ADDD F2,F12,F4
LD F4 8(R1)
MULD F12,F4,F12
LD F14,16(R1)
```

- a) Representar el diagrama instrucción-tiempo para la primera iteración e indicar los cortocircuitos realizados. Indicar claramente las paradas y sus causas.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
LD F10,0(R1)	IF	ID	EX	MEM	WB															
MULD F4,F0,F10		IF	IDp	ID	X1	X2	X3	X4	X5	MEM	WB									
LD F12, 0(R2)				IF	ID	EX	MEM	WB												
ADDD F2,F12,F4					IF	IDp	IDp	IDp	ID	A1	A2	MEM	WB							
LD F4, 8(R1)									IF	ID	EXP	EX	MEM	WB						
MULD F12,F4,F12										IF	IDp	IDp	ID	X1	X2	X3	X4	X5	MEM	WB
LD F12, 16(R1)													IF	ID	EX	MEM	WB			

- b) Determinar el CPI

CPI=20/7=2.86

5. El siguiente fragmento de código se ejecuta en un DLX con segmentación de 7 etapas:

```
LOOP: LD F2, 0(R1)
      MULTD    F4, F2, F0
      LD F6, 0(R2)
      ADDD    F6, F4, F6
      SD    0(R2), F6
      ADDI   R1, R1, 8
      SGTI   R3, R1, DONE #R3=1 SI R1 ≥ DONE
      BEQZ   R3, LOOP
      ADDI   R2, R2, 8
```

Suponiendo que:

- Tanto la memoria de datos como la de instrucciones están segmentadas en dos etapas
- Un dato se puede escribir en un registro y leer su valor en el mismo ciclo
- Se dispone de lógica de cortocircuito
- La detección de todo tipo de riesgos (estructurales y LDE) y generación de paradas se realiza en la etapa de decodificación
- Los riesgos EDE se resuelven mediante inhibición de escritura
- Los saltos se resuelven en la etapa de decodificación
- Se emplea un *branchdelay slot* (salto retardado) de una instrucción
- Una inst. aritmética y un store pueden coexistir en las etapas de MEM y WB
- Las unidades funcionales tienen las siguientes características:

UF	Cantidad	Latencia	Segmentación
FP ADD	1	4	Si
FP MUL	1	5	si
Int ALU	1	1	No

a) Determinar el CPI teniendo en cuenta que done=0x1000 y r1=0x0100 al inicio de la ejecución.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26
Loop: LD F2,0(R1)	IF1	IF2	ID	EX	M1	M2	WB																			
MULTD F4,F2,F0		IF1	IF2	IDp	IDp	ID	X1	X2	X3	X4	X5	M1	M2	WB												
LD F6,0(R2)			IF1	IF2p	IF2p	IF2	ID	EX	M1	M2	WB															
ADDD F6,F4,F6						IF1	IF2	IDp	IDp	IDp	ID	A1	A2	A3	A4	M1	M2	WB								
SD 0(R2),F6							IF1	IF2p	IF2p	IF2p	IF2	IDp	IDp	IDp	ID	EX	M1	M2	WB							
ADDI R1,R1,8											IF1	IF2p	IF2p	IF2p	IF2	ID	EX	M1	M2	WB						
SGTI R3,R1,done															IF1	IF2	ID	EX	M1	M2	WB					
BEQZ R3,Loop																IF1	IF2	IDp	ID	EX	M1	M2	WB			
ADDI R2,R2,8																	IF1	IF2p	IF2	ID	EX	M1	M2	WB		
Loop: LD F2,0(R1)																		IF1p	IF1	IF2	ID	EX	M1	M2	WB	

Done=4096 y r1=256, en total se ejecutarán (4096-256)/8=480 iteraciones. En las primeras 479, se ejecutan 9 instrucciones en 19 ciclos, la última tarda 5 ciclos más. El número de instrucciones de la última es el mismo.

Mi cálculo:

- 24 ciclos para terminar la primera iteración.
- 19 ciclos para terminar cada una de las 479 iteraciones restantes.

CPI=(480*19+5)/480*9=9125/4320=2.11

b) Reordenar/modificar el código para que el CPI sea mínimo.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23
Loop: LD F2,0(R1)	IF1	IF2	ID	EX	M1	M2	WB																
LD F6,0(R2)		IF1	IF2	ID	EX	M1	M2	WB															
MULTD F4,F2,F0			IF1	IF2	IDp	ID	X1	X2	X3	X4	X5	M1	M2	WB									
ADDI R1,R1,8				IF1	IF2p	IF2	ID	EX	M1	M2	WB												
SGTI R3,R1,done						IF1	IF2	ID	EX	M1	M2	WB											
ADDD F6,F4,F6							IF1	IF2	IDp	IDp	ID	A1	A2	A3	A4	M1	M2	WB					
SD 0(R2),F6								IF1	IF2p	IF2p	IF2	IDp	IDp	IDp	ID	EX	M1	M2	WB				
BEQZ R3,Loop											IF1	IF2p	IF2p	IF2p	IF2	ID	EX	M1	M2	WB			
ADDI R2,R2,8															IF1	IF2	ID	EX	M1	M2	WB		
Loop: LD F2,0(R1)																IF1p	IF1	IF2	ID	EX	M1	M2	WB

Done=4096 y r1=256, en total se ejecutarán $(4096-256)/8=480$ iteraciones. En las primeras 479, se ejecutan 9 instrucciones en 16 ciclos, la última tarda 5 ciclos más. El número de instrucciones de la última es el mismo.

Mi cálculo:

- 21 ciclos para terminar la primera iteración.
- 16 ciclos para terminar cada una de las 479 iteraciones restantes.

$$\text{CPI} = (480 \cdot 16 + 5) / 480 \cdot 9 = 7685 / 4320 = 1.78$$

6.

a)

		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
1	LOOP: LD F1,0(R3)	IF	ID	EX	M	WB															
2	LD F2,0(R4)		IF	ID	EX	M	WB														
3	MULD F3,F1,F2			IF	IDP	ID	EX1	EX2	EX3	M	WB										
4	ADDI R4,R4,#8					IF	ID	EX	M	WB											
5	ANDI R6,R1,#1						IF	ID	EXP	EX	M	WB									
6	BEQ R6,R0,NO_SUMAR							IF	IDP	IDP	ID	EX	M	WB							
7	NOP								IFP	IFP	IF	ID	EX	M	WB						
8	ADDD F3,F3,F4											-	-	-	-	-					
9	NO_SUMAR: ADDI R1,R1,#1											IF	ID	EX	M	WB					
10	SUBD F3,F3,#4												IF	ID	EX1	EX2	M	WB			
11	SD F3,0(R5)													IF	ID	EXP	EX	M	WB		
12	ADDI R3,R3,#8														IF	IDP	ID	EX	M	WB	
13	ADDI R5,R5,#8															IFP	IF	ID	EX	M	WB
14	BNE R1,R2,LOOP																	IF	ID	EX	M
15	NOP																		IF	ID	EX
1	LOOP: LD F1,0(R3)																			IF	ID
2	LD F2,0(R4)																				IF

		21	22	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40
14	BNE R1,R2,LOOP	WB																			
15	NOP	M	WB																		
1	LOOP: LD F1,0(R3)	EX	M	WB																	
2	LD F2,0(R4)	ID	EX	M	WB																
3	MULD F3,F1,F2	IF	IDP	ID	EX1	EX2	EX3	M	WB												
4	ADDI R4,R4,#8			IF	ID	EX	M	WB													
5	ANDI R6,R1,#1				IF	ID	EXP	EX	M	WB											
6	BEQ R6,R0,NO_SUMAR					IF	IDP	IDP	ID	EX	M	WB									
7	NOP						IFP	IFP	IF	ID	EX	M	WB								
8	ADDD F3,F3,F4									IF	ID	EX1	EX2	M	WB						
9	NO_SUMAR: ADDI R1,R1,#1										IF	ID	EXP	EX	M	WB					
10	SUBD F3,F3,#4											IF	IDP	ID	EX1	EX2	M	WB			
11	SD F3,0(R5)												IFP	IF	ID	EXP	EX	M	WB		
12	ADDI R3,R3,#8														IF	IDP	ID	EX	M	WB	
13	ADDI R5,R5,#8															IFP	IF	ID	EX	M	WB
14	BNE R1,R2,LOOP																	IF	ID	EX	M
15	NOP																		IF	ID	EX

Faltan 2 ciclos.

b) 22 ciclos (1ª iteración) + 20 ciclos (2ª iteración) + 18 ciclos (3ª iteración) + 20 ciclos (4ª iteración) = 80 ciclos

CPI = 80 ciclos / (14*2 + 15*2) instrucciones

c) Propuesta:

```
LOOP: LD    F1,0(R3)
      LD    F2,0(R4)
      MULD  F3,F1,F2
      ADDI   R4,R4,#8
      ANDI   R6,R1,#1
      BEQ    R6,R0,NO_SUMAR
      ADDI   R3,R3,#8
      ADDD  F3,F3,F4
```

NO_SUMAR:

```
      ADDI   R1,R1,#1
      SUBD  F3,F3,#4
      SD    F3,0(R5)
      BNE   R1,R2,LOOP
      ADDI   R5,R5,#8
```

d) Propuesta:

```
LOOP: LD    F1,0(R3)
      LD    F2,0(R4)
      ANDI   R6,R1,#1
      MULD  F3,F1,F2
      ADDI   R4,R4,#8
      BEQ    R6,R0,NO_SUMAR
      ADDI   R3,R3,#8
      ADDD  F3,F3,F4
```

NO_SUMAR:

```
      SUBD  F3,F3,#4
      ADDI   R1,R1,#1
      SD    F3,0(R5)
      BNE   R1,R2,LOOP
      ADDI   R5,R5,#8
```