

Entrada-salida.pdf



Anónimo



Estructura de Computadores



2º Grado en Ingeniería Informática



**Facultad de Informática
Universidad Complutense de Madrid**

Estructura de Computadores

Ejercicios entregables - Módulo 1 – E/S - Soluciones

Ejercicio 1. Tenemos un computador cuyo procesador trabaja con un reloj de 200 MHz con un CPI = 5 ciclos. Sabiendo que una lectura o escritura de un dato de 32 bits dura 1 ciclo de reloj, determina la máxima velocidad de transferencia de datos en los siguientes casos:

- DMA con transferencia por robo de ciclo.
- DMA con transferencia transparente, para una CPU que en cada instrucción usa el bus durante 3 ciclos.

$$T_c = 1/200 \text{ MHz} = 5 \text{ ns}$$

DMA con transferencia por robo de ciclo:

$$4 \text{ bytes}/30 \text{ ns} = 133'33 \text{ MB/s}$$

$$\text{DMA con transferencia transparente: } 8 \text{ bytes}/25 \text{ ns} = 320 \text{ MB/s}$$

Ejercicio 2. Un procesador opera a 25 MIPS de velocidad con un tiempo de ciclo de 10 nanosegundos. Calcula:

a) Número máximo de instrucciones que debería tener una rutina de tratamiento de interrupción si conectásemos la tarjeta de adquisición de datos mediante interrupciones, sabiendo que el tiempo de reconocimiento de una interrupción es de 100 ns, que se transmiten 8 bytes por interrupción y que la tarjeta opera a 10MB/s.

b) Velocidad máxima en MBytes/s que podría tener la tarjeta de adquisición de datos si la conectásemos utilizando E/S programada sabiendo que en cada transferencia de 8 bytes intervienen 5 instrucciones.

$$a) 1/T_c = 1/10 \text{ ns} = 10^8 \text{ ciclos/s} = 10^8 \text{ Hz} = 100 \text{ MHz}$$

25×10^6 instrucciones se ejecutan en 1 segundo (o lo que es lo mismo en 10^8 ciclos)

$$\text{Por tanto, } 10^8/25 \times 10^6 = 4 \text{ ciclos/instrucción} \rightarrow \text{CPI} = 4$$

$$\text{Tiempo operación E/S: } 8 \text{ bytes}/10 \text{ MB/s} = 800 \text{ ns}$$

$$\text{Tiempo interrupción: } 100 + N^\circ \text{ Instr} \times \text{CPI} \times T_c = 100 + N^\circ \text{ Instr} \times 4 \times 10$$

$$800 = 100 + N^\circ \text{ Instr} \times 4 \times 10 \rightarrow N^\circ \text{ Ins} = 17,5 \rightarrow \text{Por tanto } N^\circ \text{ Máximo de Instrucciones de la RTI será } 17$$

$$b) 5 \text{ instrucciones tardan en ejecutarse: } 5 \times 4 \times 10 = 200 \text{ ns}$$

$$\text{Velocidad transferencia} = 8 \text{ bytes} / 200 \text{ ns} = 40 \text{ MB/s}$$

Ejercicio 3. Se desea comparar los anchos de banda máximos de un bus síncrono y otro asíncrono. El bus síncrono tiene un tiempo de ciclo de reloj de 50 ns. El envío de un dato o una dirección a través del bus requiere 10 ns, y una lectura o escritura en memoria requiere 60 ns. Por su parte, el bus asíncrono requiere 10 ns para el protocolo de handshaking, y el intercambio de señales asegura la confirmación de las operaciones realizadas. En ambos buses, la sección de datos tiene una anchura de 32 bits.

Bus síncrono:

Lectura: $10 \text{ ns} + 60 \text{ ns} + 10 \text{ ns} = 80 \text{ ns} \rightarrow$ Como el $T_c=50 \text{ ns}$ harían falta 2 ciclos (100 ns)

Escritura: $10 \text{ ns} + 60 \text{ ns} = 70 \text{ ns} \rightarrow$ También harían falta 2 ciclos (100 ns)

Ancho de banda = $32 \text{ bits}/100 \text{ ns} = 4 \text{ bytes} / 100 \text{ ns} = 40 \text{ MB/s}$


Bus asíncrono con confirmación:

$10 \text{ ns} + \text{Max}(10 \text{ ns}, 60 \text{ ns}) + 10 \text{ ns} + 10 \text{ ns} = 90 \text{ ns}$

Ancho de banda = $32 \text{ bits}/90 \text{ ns} = 4 \text{ bytes} / 90 \text{ ns} = 44,44 \text{ MB/s}$

Ejercicio 4. Sea un computador que dispone de un sistema de interrupciones con tres niveles de prioridad, correspondiendo el nivel 2 a la máxima y el 0 a la mínima. Al recibir una interrupción, si el nivel no está enmascarado, se salva el registro de estado (y por tanto la información relativa a los niveles de interrupción enmascarados en ese momento) y a continuación la CPU ejecuta a la RTI correspondiente a dicho nivel. Al acabar la ejecución de la RTI se recupera el contexto salvado (registro de estado).

A este computador se han conectado cinco periféricos según el esquema siguiente:



Todos los periféricos mantienen activa la señal de solicitud de interrupción hasta que llegue la señal de reconocimiento correspondiente. El esquema de conexión de los periféricos P4 y P2 y P3 y P0 es daisy-chain.

Las rutinas de servicio de interrupción correspondientes a cada nivel y el programa principal se muestran en la tabla siguiente:

Programa Principal	1 – Habilitar todas las interrupciones
	2 – Lectura en memoria
	3 – Cálculo aritmético
	4 – Escritura en memoria
	5 – Salto a instrucción 2
RTI Nivel 2	6 – Deshabilitar todas las interrupciones
	7 – Incrementar contador
	8 – Escritura en memoria
	9 – RTE
RTI Nivel 1	10 – Deshabilitar interrupciones de nivel 1 y 0
	11 – Lectura en memoria
	12 – Lectura en memoria
	13 – Cálculo aritmético
	14 – Escritura en memoria
	15 – RTE
RTI Nivel 0	16 – Deshabilitar interrupciones de nivel 0
	17 – Decrementar contador
	18 – Cálculo aritmético
	19 – Escritura en memoria
	20 – RTE

Los periféricos solicitan interrupciones en los siguientes tiempos:

P4	P3	P1	P2	P0
0,5	2,8	6,4	10,5	14,2

Sabiendo que todas las instrucciones duran una unidad de tiempo, realizar la traza de ejecución entre los instantes 0 y 31, suponiendo que la CPU comienza a ejecutar la primera instrucción del programa principal en el instante 0.

¿En qué instante de tiempo se han terminado de atender todas las interrupciones?

La solución preferible sería:

RTI2			6	7	8	9						6	7	8	9	
RT1								10	11	12	13					14
RTI0							16									
ProgPpal	1	2														
Time	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
Interrup		P4		P3			P1				P2				P0	
Masks	0	0	X	X	X	X	1	2	2	2	2	X	X	X	X	2

RTI2																
RT1	15															
RTI0		17	18	19	20	16	17	18	19	20						
Ppal											3	4	5	2	3	4
Time	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31
Inter.																
Mask	2	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0

En este caso, en el instante 25 se han atendido ya todas las interrupciones.

Otra solución posible:

En algunos procesadores tras ejecutar una RTI se vuelve al programa principal (salvo que haya pendiente una interrupción de un nivel más prioritario que la que se acaba de atender). En este caso la solución sería:

RTI2			6	7	8	9							6	7	8	9
RT1								10	11	12	13					
RTI0							16									
ProgPpal	1	2					3									
Time	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
Interrup		P4		P3				P1				P2				P0
Masks	0	0	X	X	X	X	0	1	2	2	2	2	X	X	X	X

RTI2																
RT1	14	15														
RTI0			17	18	19	20		16	17	18	19	20				
Ppal							4						5	2	3	4
Time	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31
Inter.																
Mask	2	2	1	1	1	1	0	1	1	1	1	1	0	0	0	0

En este cronograma, en el instante 28 se han atendido ya todas las interrupciones.