

Segmentacion.pdf



Anónimo



Estructura de Computadores



2º Grado en Ingeniería Informática



**Facultad de Informática
Universidad Complutense de Madrid**

Solución Ejercicio Entregable - Procesador Segmentado

Sea un procesador segmentado de cinco etapas con las siguientes características:

- Un dato se puede leer y escribir en el banco de registros en el mismo ciclo de reloj.
- Existe anticipación de operandos desde los registros del pipeline, y existe cortocircuito a la etapa ID para las instrucciones de salto, que se resuelven en esa etapa.
- La detección de riesgos LDE y generación de paradas se realiza en la etapa de decodificación.
- Los riesgos estructurales referidos a memoria se resuelven mediante espera en la última etapa de cada unidad funcional.
- Los riesgos de EDE entre dos instrucciones A y B tal que A precede a B se resuelven mediante inhibición de escritura de la instrucción A.
- No se implementan saltos retardados, sino que se busca siempre la siguiente instrucción al salto y se cancela su ejecución si el salto es tomado.
- Las unidades funcionales de las que dispone el procesador son las siguientes:

Unidad funcional	Cantidad	Latencia	Segmentación
FP Add	2	3	Sí
FP Mul	2	4	No
Int ALU	1	1	No

- a) Representa el diagrama instrucción-tiempo para los siguientes fragmentos de código, indicando claramente los cortocircuitos realizados, las paradas y sus causas.

- | | | | |
|----|-----------------|----|-----------------|
| a. | LD F1, 0(R1) | c. | MULD F1, F2, F1 |
| | LD F2, 0(R2) | | MULD F1, F3, F1 |
| | MULD F2, F2, F1 | | MULD F1, F4, F1 |
| | MULD F3, F3, F1 | | |
| | MULD F4, F4, F1 | d. | MULD F1, F3, F1 |
| | | | ADDD F1, F2, F3 |
| b. | ADDD F1, F1, F5 | e. | MULD F1, F2, F3 |
| | LD F2, 0(R2) | | ADDD F1, F1, F2 |
| | ADDD F2, F2, F1 | | LD F1, 0(R1) |
| | ADDD F3, F3, F1 | | |
| | ADDD F4, F4, F1 | | |

- b) Calcula el CPI de la ejecución completa del siguiente código, siendo R0=0 y R3=32.

```
LD F1, 0(R1)
Loop: ADDD F1, F1, F1
      ANDI R4, R3, 1
      BEQ R4, R0, Even
      SD F1, 0(R1)
      BEQ R0, R0, Endif
Even: SD F1, 0(R2)
Endif: SUBI R3, R3, 1
      BNE R3, R0, Loop
```

- c) Reordena el código eliminando todas las paradas y calcula de nuevo su CPI.
d) Si el procesador utilizara saltos retardados, ¿qué instrucciones llevarías al *delay-slot* de cada uno de los saltos y qué efectos tendría?

Soluciones:

a)

		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
a)	LD F1, 0(R1)	IF	ID	EX	M	WB											
	LD F2, 0(R2)		IF	ID	EX	M	WB										
	MULD F2, F2, F1			IF	IDp	X1	X2	X3	X4	M	WB						
	MULD F3, F3, F1				IFp	IF	ID	X1	X2	X3	X4	M	WB				
	MULD F4, F4, F1						IF	IDp	IDp	ID	X1	X2	X3	X4	M	WB	
b)	ADDD F1, F1, F5	IF	ID	S1	S2	S3	M	WB									
	LD F2, 0(R2)		IF	ID	EX	M	WB										
	ADDD F2, F2, F1			IF	IDp	ID	S1	S2	S3	M	WB						
	ADDD F3, F3, F1				IFp	IF	ID	S1	S2	S3	M	WB					
	ADDD F4, F4, F1						IF	ID	S1	S2	S3	M	WB				
c)	MULD F1, F2, F1	IF	ID	X1	X2	X3	X4	M	WB								
	MULD F1, F3, F1		IF	IDp	IDp	IDp	ID	X1	X2	X3	X4	M	WB				
	MULD F1, F4, F1			IFp	IFp	IFp	IF	IDp	IDp	IDp	ID	X1	X2	X3	X4	M	WB
d)	MULD F1, F3, F1	IF	ID	X1	X2	X3	X4	M	WB								
	ADDD F1, F2, F3		IF	ID	S1	S2	S3p	S3	M	WB							
e)	MULD F1, F2, F3	IF	ID	X1	X2	X3	X4	M	WB								
	ADDD F1, F1, F2		IF	IDp	IDp	IDp	ID	S1	S2	S3	M	WB					
	LD F1, 0(R1)			IFp	IFp	IFp	IF	ID	EX	M	WB						
	Cortocircuito																
	Espera por riesgo estructural memoria																
	Escritura y lectura mismo registro en el mismo ciclo																
	Inhibición de escritura																

b) 1ª Y 2ª iteración

		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	LD F1, 0(R1)	IF	ID	EX	M	WB										
Loop:	ADDD F1, F1, F1		IF	IDp	ID	S1	S2	S3	M	WB						
	ANDI R4, R3, 1			IFp	IF	ID	EX	M	WB							
	BEQ R4, R0, Even					IF	IDp	ID	EX	M	WB					
	SD F1, 0(R1)						IFp	IF								
	BEQ R0, R0, Endif															
Even:	SD F1, 0(R2)								IF	ID	EX	M	WB			
Endif:	SUBI R3, R3, 1								IF	ID	EX	M	WB			
	BNE R3, R0, Loop									IF	IDp	ID	EX	M	WB	
		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	LD F1, 0(R1)															
Loop:	ADDD F1, F1, F1	IF	ID	S1	S2	S3	M	WB								
	ANDI R4, R3, 1		IF	ID	EX	M	WB									
	BEQ R4, R0, Even			IF	IDp	ID	EX	M	WB							
	SD F1, 0(R1)				IFp	IF	ID	EX	M	WB						
	BEQ R0, R0, Endif						IF	ID	EX	M	WB					
Even:	SD F1, 0(R2)							IF								
Endif:	SUBI R3, R3, 1								IF	ID	EX	M	WB			
	BNE R3, R0, Loop								IF	IDp	ID	EX	M	WB		

Nº ciclos: $2+(10+11)*16+3=341$
 Nº instrucciones: $1+(6+7)*16=209$
 CPI= $341/209=1,63$

c)

```

LD F1, 0(R1)
Loop:  ANDI R4, R3, 1
      ADDD F1, F1, F1
      SUBI R3, R3, 1
      BEQ R4, R0, Even
      SD F1, 0(R1)
      BEQ R0, R0, Endif
Even:  SD F1, 0(R2)
Endif: BNE R3, R0, Loop
1ª Y 2ª iteración
  
```

		1	2	3	4	5	6	7	8	9	10	11	12	13
	LD F1, 0(R1)	IF	ID	EX	M	WB								
Loop:	ANDI R4, R3, 1		IF	ID	EX	M	WB							
	ADDD F1, F1, F1			IF	ID	S1	S2	S3	M	WB				
	SUBI R3, R3, 1				IF	ID	EX	M	WB					
	BEQ R4, R0, Even					IF	ID	EX	M	WB				
	SD F1, 0(R1)						IF							
	BEQ R0, R0, Endif													
Even:	SD F1, 0(R2)							IF	ID	EX	M	WB		
Endif:	BNE R3, R0, Loop								IF	ID	EX	M	WB	
		1	2	3	4	5	6	7	8	9	10	11	12	13
	LD F1, 0(R1)													
Loop:	ANDI R4, R3, 1	IF	ID	EX	M	WB								
	ADDD F1, F1, F1		IF	ID	S1	S2	S3	M	WB					
	SUBI R3, R3, 1			IF	ID	EX	M	WB						
	BEQ R4, R0, Even				IF	ID	EX	M	WB					
	SD F1, 0(R1)					IF	ID	EX	M	WB				
	BEQ R0, R0, Endif						IF	ID	EX	M	WB			
Even:	SD F1, 0(R2)							IF						
Endif:	BNE R3, R0, Loop								IF	ID	EX	M	WB	

Nº Ciclos: $1+(8+9)*16+3= 276$
 CPI= $276/209=1,32$

d)

```
LD F1, 0(R1)
Loop: ANDI R4, R3, 1
      ADDD F1, F1, F1
      BEQ R4, R0, Even
      SUBI R3, R3, 1
      BEQ R0, R0, Endif
      SD F1, 0(R1)
Even:  SD F1, 0(R2)
Endif: BNE R3, R0, Loop
      NOP
```

```
LD F1, 0(R1)
      ANDI R4, R3, 1
Loop: ADDD F1, F1, F1
      BEQ R4, R0, Even
      SUBI R3, R3, 1
      BEQ R0, R0, Endif
      SD F1, 0(R1)
Even:  SD F1, 0(R2)
Endif: BNE R3, R0, Loop
      ANDI R4, R3, 1
```