基于 FPGA 的图像处理 ISP 算法篇

目录

第 1 章 DPC	3
1.1 DPC 简介	3
1.2 算法模型	5
1.3 FPGA 架构	7
1.4 FPGA 模块设计	8
1.4.1 DPC 项层模块设计	8
1.4.2 dpc_delta_5x5 模块设计	10
1.4.3 LineBuffer 设计	
1.4.4 delta_3x3 设计	
	21
1.5 代码性能	
1.5.1 utilization 概览	
1.5.2 时序收敛	
1.5.3 性能概述	
1.6 仿真	33
1.6.1 生成待测图片	
1.6.2 待测图片生成 txt 文件	
1.6.3 生成 VESA 标准视频同步信号	
1.6.4 用 txt 生成视频流	
1.6.5 视频流生成 txt	
1.6.6 txt 生成图片	
1.6.7 testbench 全貌	
1.6.8 仿真波形图	
1.7 后记	
附录 1: 版本说明	
附录 2 : 参与讨论	

第1章 DPC

1.1 DPC 简介

在数字图像处理领域,特别是与图像信号处理器(ISP)相关的环节中,Defective Pixel Correction(DPC)是一个关键技术。DPC 应对的主要问题是传感器像素的缺陷,这些缺陷可能源于制造缺陷、长期磨损或外部因素如灰尘侵入,现象如图 1.1.1。这些缺陷像素在成像时无法准确记录光线信息,表现为静态的亮点、暗点或彩点,从而破坏图像的整体质量。




图 1.1.1 坏点现象

坏点校正技术的实施通常涉及两个阶段:检测和校正。在检测阶段,算法分析传感器输出的原始图像数据,识别出异常像素,如图 1.1.2 所示。然后,在校正阶段,利用周围正常像素的值采用插值等方法对这些异常像素进行修复。这一过程的关键在于恰当平衡,以去除缺陷的同时尽可能保留图像的真实细节。当 DPC 算法得当,其结果是让最终图像在视觉上免受这些缺陷像素的影响,保证了图像质量的准确性和一致性。




图 1.1.2 识别异常像素

运算的一般方法为

- 1, 在邻域的3*3区域内, 对比中心像素与周围像素之间的差值, 如此得到8个差值
- 2,如果第一步中得到的8个差值同为正数,或者同为负数,并且所有值的绝对值大于设定的阈值,那么进行第三步。否则直接输出原有的中心像素值。
 - 3,在3*3的区域内,找到中值。
 - 4,用中值替换掉原来的中心像素值。




图 1.1.3 DPC 运算流程图

不过这里需要注意的是,我们是在 Bayer 域下,这里的 3*3 邻域在 Bayer 域下就需要变成 5*5 的矩阵框了,没接触过 bayer 数据的读者一时还不明白也没关系,后面还会具体讲解到。

1.2 算法模型

1.2.1 原始算法代码

将上述的计算思想转换成 matlab 代码,原始的 matlab 代码如下:

```
: 2023
      % Date
     % author
                   : gingshuangyimeng
     % function : DPC
 3
 4
     % Description:
 6
 7
 8
     clc;clear;close all;
 9
     tic;
10
11
      Thrd value = 30;
      % ----raw parameters--
13
      raw_dat = imread('dpc_patten.png');
14
      bayerFormat = 'BGGR';
15
      [height, width] = size(raw_dat);
16
17
      bayerPad = zeros(height+4, width+4);
18
      bayerPad(3:height+2,3:width+2) = raw dat;
19
20
     % B G B G B G
     % G R G R G R
     % B G B G B G
23
     90
         G R G R G R
24
         B G B
                  G B
    % G R G R G R
26

\Boxfor i = 3 : 1 : height
27
         for j = 3 : 1 : width
28
             if mod(i,2) == mod(j,2) % R / B
29
                 dpc_pad = [bayerPad(i-2, j-2)]
                                                  bayerPad(i-2, j)
                                                                     bayerPad(i-2, j+2) ...
                              bayerPad(i, j-2)
bayerPad(i+2, j-2) bayerPad(i+2, j)
                                                                    bayerPad(i, j+2) ..
bayerPad(i+2, j+2)];
31
             else % G
                 dpc_pad = [
                                                        bayerPad(i-2, j) ...
34
                                 bayerPad(i-1, j-1)
                                                                         bayerPad(i-1, j+1) ...
                              bayerPad(i, j-2)
                                                                               bayerPad(i, j+2)
36
                                                                         bayerPad(i+1, j+1) ...
                                    bayerPad(i+1, j-1)
                                                       bayerPad(i+2, j)] ;
39
             dpc_delta = dpc_pad - ones(1, 8) * bayerPad(i, j);
             dpc_med = median(dpc_pad);
if ( (nnz(dpc_delta > 0) == 8 ) || (nnz(dpc_delta < 0) == 8)) ...</pre>
40
41
                     & nnz((abs(dpc_delta))> Thrd_value)==8
42
43
                     bayerPad(i, j) = dpc med ;
44
45
         end
46
47
     dpc dat = uint8(bayerPad(3:height+2, 3:width+2));
48
49
     figure();
     %subplot (1,2,1);
     imshow(raw_dat);
                       title('org patten ');
52
      %subplot (1,2,2);
     figure();
54
     imshow(dpc dat); title('dpc patten');
56
     imwrite(dpc_dat, 'dpc_dat.png');
57
```

代码的17,18两行的作用,是将图像上下左右扩充2行2列,用以保证图像输出时大小和输入时候大小一致。

代码的 29,33 两行得出了两个不同的矩阵框,分别代表着中心颜色不同的时候,取数的方式不同。一共分四种情况,图解方式如图 1.2.1。为方便理解,代码中 dpc_pad 的取数也采用了矩阵和菱形的不同排列方式。





图 1.2.1 分别表示 BGGR, GBRG, RGGB, GRBG 四种领域取值方式

请记住这种领域取值方式,因为在 Bayer 域下,这种间隔取值方式随处可见。在 1.1 中,最后提到为什么 3*3 的矩阵框到了 Bayer 域下就变成了 5*5,就是这个原因。

1.3 FPGA 架构

1.3.1 架构介绍

DPC 的算法模型代码和 FPGA 代码的对应性还是很强的。加上这个模块的结构也很简单,推导硬件架构还是比较容易的。



首先需要一个LineBuffer,并且要求的是 5*5 的模式,然后在这 25 个点中取出需要的 9 个点。运用 FPGA 并行计算优势,让差值运算和中值查找并行进行。最后依据判定条件得到最终的值进行输出。

1.4 FPGA 模块设计

对于任何一个模块来说,设计之前首先需要想清楚的是,输入是什么,输出是什么,然后考虑的是如何实现这个功能,并且用最出色的方式实现这个功能。依据 1.3 中所说的模块划分方式分别进行了模块设计。

1.4.1 DPC 顶层模块设计

如同 1.3 中所构思的, DPC 完整目录结构如下:

- dpc_top : dpc_top (dpc_top.v) (2)
 - ✓ line_buffer_dpc_5x5 : line_buffer_fifo (line_buffer_fifo.v) (4)
 - fifo_data_buff[0].asyn_fifo : asyn_fifo (asyn_fifo.v) (5)
 - > fifo_data_buff[1].asyn_fifo : asyn_fifo (asyn_fifo.v) (5)
 - > fifo_data_buff[2].asyn_fifo: asyn_fifo (asyn_fifo.v) (5)
 - fifo_data_buff[3].asyn_fifo : asyn_fifo (asyn_fifo.v) (5)
 - √ dpc_delta_5x5 : dpc_delta_5x5 (dpc_delta_5x5.v) (3)
 - > **delta_3x3**: delta_3x3 (delta_3x3.v) (9)
 - mid_3x3 : mid_3x3 (mid_3x3.v)
 - dpc_dat_judge : dpc_dat_judge (dpc_dat_judge.v)

图 1.4.1.1 DPC 目录结构图

结构解释。

- 1,首先经过一个LineBuffer 让一行一行输入的图像转成 5 行同时输出的图像,如此可以获取 5*5 的像素矩阵。
- 2,运算模块 dpc_delta_5x5 模块中,采用了并行运算模式,差值与中值一起计算,然后在dpc_dat_judge 模块中进行判定是否需要替换原像素值。

介绍完了代码结构, 再来看具体的代码实现:

```
33
34
   pmodule dpc top #(
35
    parameter VIDEO DATA WIDTH
                                = 8
37
    L)
38
   □ (
39
     input
                                      I video clk
40
     input
                                      I video reset
41
     input
            [7:0]
                                      I dpc thrd value,
42
            [0:0]
                                      I bayer format ,
     input
43
            [2:0]
     input
                                      I video syn
44
     input
            [VIDEO DATA WIDTH-1:0]
                                      I video dat
45
46
   □//output
                [2:0]
                                          O line syn 5 5
47
   -//output
                [5*VIDEO_DATA_WIDTH-1:0] O_line_dat_5_5
48
     output [2:0]
                                      O video syn
49
     output [VIDEO DATA WIDTH-1:0]
                                      O_video_dat
    L);
50
    // ----
51
            [2:0]
52
     wire
                                     line_syn_5_5 ;
53
            [VIDEO DATA WIDTH-1:0]
                                     line_5_1, line_5_2, line_5_3, line_5_4, line_5_5;
     wire
54
     // ---
55
    □line_buffer_fifo #(
56
             .VIDEO DATA WIDTH
                                     (VIDEO DATA WIDTH
                                                                //输入数据位宽
                                                        ),
57
             .FIFO ADDR WIDTH
                                     (11
                                                                // 2**12= 4096>3840
                                                        ),
58
             .LINE BUFFER VECTOR
                                     (5
59
     )line buffer dpc 5x5(
            .I video_clk
                                     (I video_clk
60
61
             .I reset
                                     (I_video_reset
                                                        ),
                                     ( 1'd0
62
             .I line vaild
                                                        ),
                                    (I video_syn
63
             .I video_syn
                                                        ),
                                    (I_video_dat
64
             .I_video_dat
                                    ({line_5_5,line_5_4,line_5_3,line_5_2,line_5_1}),
65
             .O_video_line
66
             .O video syn
                                    (line syn 5.5)
67
     L);
68
69
    ⊟dpc delta 5x5 #(
70
        .VIDEO DATA WIDTH
                                    (VIDEO DATA WIDTH
                                                        )
71
     ) dpc delta 5x5 (
72
             .I video clk
                                    (I video clk
             .I_dpc_thrd value
                                    (I_dpc_thrd value
73
74
                                    (I_bayer_format[0]
             .I_bayer_format
75
                                     (line syn 55
             .I video syn
                                                        ),
76
                                     (line_5_1
             .I_video_dat1
77
                                     (line 5 2
             .I video dat2
78
                                     (line 5 3
             .I_video_dat3
79
             .I_video_dat4
                                     (line_5_4
                                     (line_5_5
                                                        ),
             .I_video_dat5
             .O video syn
                                     (O video syn
82
             .O video dat
                                     (O video dat
83 L);
84 ⊟//assign
              O line syn 5.5 = 1ine syn 5.5 ;
85 \L//assign
                 O line dat 5 5 = {line 5 5, line 5 4, line 5 3, line 5 2, line 5 1};
86 endmodule
87
```

代码解释:

- 1, top 层,输入为 Bayer 形式的图像数据和同步信号,处理之后输出也是 Bayer 形式数据和图像,格式不变。
 - 2,输入阈值设定 I_dpc_thrd_value 记得要预留到外面,后续需要调试。
- 3,需要外部设定一个 I_bayer_fomat 这个参数。从 matlab 代码中也可以看到,Bayer 的数据格式,B/R 在前与 G 在前的时候取数的方式是不一样的,前者是矩阵模式,后者是菱形模式。具体的理解方式,可以看图 1.2.1。 原本这个参数是多 bit 的,巧妙的规定了一下格式,让这里只需要一个 bit。
- 4, LineBuffer 的作用,是将原本1行1行输入的方式生成多行一起并行输出的方式。从 matlab 源码中可以看到,此模块中需要的5行一起并行输出,形成一个5*5 的矩阵,所以参数 LINE_NUMBER_VECTOR 设定为5. 明明是3*3 的矩阵,为何此处为5,在1.2.1 里面也做了解释,这里就不赘述。
- 5, dpc_delta_5x5 模块,输入 5 行并行数据,此模块的内部会经过差值,查中值,判定,最后输出最终结果。

1.4.2 dpc delta 5x5 模块设计

我们再来看看 dpc_delta_5x5 这个模块是怎么设计的。它在输入的 5x5 矩阵中选取所需要的 9个点,送入差值运算模块 delta_3x3 中进行差值运算,同时在 mid_3x3 进行查找中值。最后在 dpc_dat_judge 中依据判定条件计算最后的像素值。此时就需要根据 I_bayer_format 来确定当下有效的 9个点的位置,于是就有了行计数,列计数。

```
34
    □module dpc delta 5x5 #(
36
     parameter VIDEO DATA WIDTH
                                           = 8
37
38
    (
39
      input
                                            I video clk
40
      input
              [7:0]
                                            I dpc thrd value
                                                                 , // 0: B/R G B/R , 1: G B/R G
41
      input
              [0:0]
                                            I bayer format
42
                                           I video syn
      input
              [2:0]
                                           I video dat1
43
              [VIDEO DATA WIDTH-1:0]
      input
44
              [VIDEO DATA WIDTH-1:0]
                                           I video dat2
      input
45
              [VIDEO DATA WIDTH-1:0]
                                           I_video_dat3
      input
46
      input
              [VIDEO DATA WIDTH-1:0]
                                           I video dat4
47
      input
              [VIDEO DATA WIDTH-1:0]
                                           I video dat5
48
      output [2:0]
                                           O video syn
49
      output [VIDEO DATA WIDTH-1:0]
                                           O video dat
50
     );
51
     // -
52
              [VIDEO DATA WIDTH-1:0]
                                           r1 1, r1 2, r1 3, r1 4, r1 5;
     reg
53
              [VIDEO_DATA_WIDTH-1:0]
                                           r2_1, r2_2, r2_3, r2_4, r2_5;
     reg
              [VIDEO_DATA_WIDTH-1:0]
54
     reg
                                           r3_1, r3_2, r3_3, r3_4, r3_5;
55
              [VIDEO_DATA_WIDTH-1:0]
                                           r4_1, r4_2, r4_3, r4_4, r4_5;
     req
56
     reg
              [VIDEO DATA WIDTH-1:0]
                                           r5_1, r5_2, r5_3, r5_4, r5_5;
57
      req
              [12:0]
                               syn v,syn h,syn d;
58
      wire
                               synd pos, synv neq;
      always @(posedge I_video_clk)
59
                                       {r1 1,r1 2,r1 3,r1 4,r1 5} <= {r1 2,r1 3,r1 4,r1 5,I video dat1};
                                       {r2_1,r2_2,r2_3,r2_4,r2_5} <= {r2_2,r2_3,r2_4,r2_5,I_video_dat2};
{r3_1,r3_2,r3_3,r3_4,r3_5} <= {r3_2,r3_3,r3_4,r3_5,I_video_dat3};
60
      always @(posedge I_video_clk)
      always @ (posedge I_video clk)
61
                                       {r4_1,r4_2,r4_3,r4_4,r4_5} <= {r4_2,r4_3,r4_4,r4_5,I_video_dat4};
62
      always @ (posedge I_video_clk)
63
                                       \{r5\ 1,r5\ 2,r5\ 3,r5\ 4,r5\ 5\} \leftarrow \{r5\ 2,r5\ 3,r5\ 4,r5\ 5,I\ video\ dat5\};
      always @ (posedge I video clk)
64
      always @ (posedge I_video_clk)
                                       syn_v \leftarrow {syn_v[11:0], I_video_syn[2]};
65
      always @ (posedge I video clk)
                                       syn_h <= {syn_h[11:0],I_video_syn[1]};</pre>
      always @(posedge I_video clk)
66
                                       syn d \leftarrow {syn d[11:0], I video syn[0]};
      assign synd pos = (syn d[4:3]==2'b01)? 1'd1:1'd0 ;
67
      assign synv_neg = (syn_v[4:3]==2'b10)? 1'd1:1'd0 ;
68
69
70
      reg
                                              pixel_odd, line_odd;
71
               [VIDEO DATA WIDTH-1:0]
                                              r1 1r0,r1 3r0,r1 5r0;
      reg
72
               [VIDEO_DATA_WIDTH-1:0]
                                              r3 1r0,r3 3r0,r3 5r0;
      reg
73
               [VIDEO_DATA_WIDTH-1:0]
                                              r5 1r0,r5 3r0,r5 5r0;
      req
74
      always @ (posedge I video clk)
75
           if(synd pos)
                                          pixel odd <= ~I bayer format ;
76
                                          pixel odd
           else if(syn_d[4])
                                                      <= ~pixel_odd ;
77
      always @ (posedge I video clk)
78
           if(synv neg)
                                          line odd
                                                       <= 1'd0 ;
79
           else if(synd pos)
                                          line odd
                                                       <= ~line odd ;
80
      always @ (posedge I video clk)
           if(pixel odd == line odd)
81
                                         begin // B / R
82
               {r1_1r0,r1_3r0,r1_5r0}<={r1_1,r1_3,r1_5};
83
               {r3_1r0,r3_3r0,r3_5r0}<={r3_1,r3_3,r3_5};
84
               {r5 1r0,r5 3r0,r5 5r0}<={r5 1,r5 3,r5 5};
85
               end
```

```
86 ☐ else begin // G
         {r1_3r0}
88
89
90
91
           end
92
   // -----
93
   wire [VIDEO_DATA_WIDTH:0] dlt1,dlt2,dlt3,dlt4,dlt5,dlt6,dlt7,dlt8,dlt9;
wire [VIDEO_DATA_WIDTH-1:0] mid_dat;
94
95
96 ⊟delta 3x3 #(
           .DATA_WIDTH
                                  (VIDEO_DATA_WIDTH )
         .I_clk (I_video_clk ),
.I_line3_1 ({r1_lr0,r1_3r0,r1_5r0}),
.I_line3_2 ({r3_lr0,r3_3r0,r3_5r0}),
.I_line3_3 ({r5_lr0,r5_3r0,r5_5r0}),
.I_line_vaild (syn_d[5] ),
.O_line3_1 ({dlt1,dlt2,dlt3} ),
.O_line3_2 ({dlt4,dlt5,dlt6} ),
.O_line3_3 ({dlt7,dlt8,dlt9} ),
.O_line_vaild (
98
     ) delta 3x3 (
99
      .I_clk
100
101
102
103
104
105
106
107
108
109
110 ⊟mid 3x3 #(
     .DATA WIDTH (VIDEO DATA WIDTH ) //输入数据
111
     ) mid 3x3 (
112
          113
     .I_clk
114
115
116
117
118
119
           .0 mid vaild
                                    (
120 L);
121 // -----
122 □dpc_dat_judge #(
123
      .DATA_WIDTH
                                        (VIDEO_DATA_WIDTH
                                                                 )
                                 124
      )dpc_dat_judge(
125
       .clk
           .CIK
.I_dpc_thrd_value
.I_line3_1
.I_line3_2
.I_line3_3
.I_dat_vaild
.I_mid_dat
.O_judge_dat
126
127
128
129
130
131
132
             .0_judge_vaild
133
134 L);
     assign O video syn = \{\text{syn v}[12], \text{syn h}[12], \text{syn d}[12]\};
135
136 endmodule
```

代码解释:

1,59-63 行,依据 5 行并行输入的特点,在时序的加持下,制造了一个 5*5 的像素矩阵

- 2,74-79行,计算矩形框运行到了哪个像素点上。类似1.2.1 中第28行 if 的功能。判定是在矩形框上取数据,还是菱形框上取数据。对这几行有疑问的就回过去看1.2.1 的算法代码。
- 3,110 行,delta_3x3 就开始计算中心点与周围 8 个像素点的差值,而 mid_3x3 就开始计算这 9 个点的中值。
 - 4,122 行,dpc_dat_judge 就在输入的差值上判定要不要用中值替换掉原来的值。
 - 5,从输入到输出,总共耗费了13个clock Latency。

1.4.3 LineBuffer 设计

LineBuffer 是图像处理中经常用到的模块,相信从事 FPGA 图像处理工作的人几乎都设计过这个模块(xilinx 官方没有这个 IP),那么能不能设计出一款类似的 IP 只需要配置一下,就可以任意条件下调用呢?答案当然是可以的,没有的 IP 就自己设计。

这是我设计的一款支持任意行并行输出的 LineBuffer ,只需要配置一下参数,有兴趣的朋友可以自行打包,可以在任意平台下调用。LineBuffer 的代码如下:

```
33 ⊟module line buffer fifo #(
   35
36
37
   ) (
   input
                                      I video clk
39
   input
                                      I_reset
40
   input
                                      I_de_vaild
   41
42
43
44
45
   output [LINE NUMBER VECTOR-2:0]
                                     O lb debug
46
   L);
   47
48
   req
                        syn v, syn h, syn d;
49
   req
         [VIDEO_DATA_WIDTH-1:0] dat_r0, dat_r1, dat_r2;
   50
51
52
53
54
55
   assign syn_de_pos = ({syn_d[0],I_video_syn[0]}==2'b01)? 1'd1:1'd0 ;
56
   // -----
   reg [LINE_NUMBER_VECTOR-1:0] fifo_disable
wire [VIDEO_DATA_WIDTH-1:0] fifo_data [0:LINE_NUMBER_VECTOR-1]
wire [LINE_NUMBER_VECTOR-2:0] wfull , rempty ;
57
58
59
```

```
always @ (posedge I video clk)
         if(syn_v[0]|I_reset) fifo_disable <= {(LINE_NUMBER_VECTOR){1'd1}};
else if(syn_de_pos) fifo_disable <= fifo_disable<<1;</pre>
61
62
63
     assign fifo data[0] = dat r2;
     genvar fifo_num ;
64
65 ⊟generate
        for (fifo num = 0; fifo num < LINE NUMBER VECTOR-1; fifo num = fifo num + 1) begin:dat bf
66 뉰
67 | xilinx fifo in lb xilinx fifo in lb(
                                     (I video clk
                                                                            ),
69
             .srst
                                     (syn v[0]
70
                                     ((!fifo_disable[fifo_num])&syn_d[2]
            .wr en
71
             .din
                                    (fifo data[fifo num]
                                    ((!fifo disable[fifo num+1])&syn d[1]
72
             .rd en
73
                                    (fifo_data[fifo_num+1]
             .dout
             .full
74
                                    (wfull[fifo num]
                                                                            ),
75
             .empty
                                    (rempty[fifo num]
     ); /*
     asyn fifo #(
                                  (VIDEO_DATA_WIDTH
78
             .DSIZE
79
             .ASIZE
                                    (FIFO ADDR WIDTH
80
      )asyn fifo(
81
                                   (I video clk
             .wclk
                                (! (syn_v[0] | I_reset)
((!fifo_disable[fifo_num])&syn_d[2]
(fifo_data[fifo_num]
82
             .wrst n
83
             .winc
                                                                            ),
                               (I_video_clk
                                                                         ),
86
                         (!(syn_v[0] |I_reset) ),
((!fifo_disable[fifo_num+1])&syn_d[1] ),
87
             .rinc
                                  (fifo_data[fifo_num+1]
88
             .rdata
             .wfull
                                   (wfull[fifo_num]
89
90
                                   (rempty[fifo num]
             .rempty
91 | );*/
     - end
92
     endgenerate
     wire [LINE NUMBER VECTOR*VIDEO DATA WIDTH-1:0] 1b dat;
      genvar dat num ;
97
    □generate
98
     for (dat num=0; dat num < LINE NUMBER VECTOR; dat num=dat num+1) begin: reshape fifo dat
            assign lb dat[(dat num+1)*VIDEO DATA WIDTH-1:dat num*VIDEO DATA WIDTH]
                    = fifo data[LINE NUMBER VECTOR-dat num-1];
100
101
             end
102
     endgenerate
103
      reg [LINE_NUMBER_VECTOR*VIDEO_DATA_WIDTH-1:0] lb_dat_r ;
104
105
                                                    de vaild ;
      always @(posedge I_video_clk) lb_dat r <= lb dat;</pre>
106
     assign de vaild = (fifo disable=={(LINE NUMBER VECTOR){1'd0}})?1'd1:1'd0;
107
108
     assign 0 video line = lb dat r ;
109
    assign O video syn[0] = syn d[3] & (de vaild | (!I de vaild));
110
    assign 0 video syn[1] = syn h[3];
111
    assign O_video_syn[2] = syn_v[3];
112
     assign O_lb_debug = wfull;
113 endmodule
```

代码解释:

1,此 LineBuffer 采用 FIFO 设计,集成到 generate 中。因此只需要修改 LINE_BUFFER_VECTOR 参数就可以实现任意 line 的并行输出。VIDEO_DATA_WIDTH 表示输入数据位宽。

FIFO_ADDR_WIDTH表示开辟的 FIFO 的位宽大小,当然需要满足输入一行的数据总量 Num <= 2^FIFO_ADDR_WIDTH。

2,58 行,控制着 FIFO 的读写使能,因为在刚开始输入的时候,并不是所有 FIFO 都是开启的,只有上面的 FIFO 存满了一行,下面的 fifo 才会开启,如此反复,慢慢的数据流入到下一层的 FIFO 里面去。 fifo_disable 这个变量就在达到这个目的。




图 1.4.2.1 linebuffer 数据流动示意图

- 一共采用 n 个 fifo 就可以同时输出 n+1 行并行数据。
- 3,代码中引用 asyn_fifo 这个 IP ,当然也可以使用同步 fifo,也可以用 xilinx 官方 IP ,不过要注意在引用 xilinx 官方 IP 的时候位宽和深度信息需要与 VIDEO_DATA_WIDTH,FIFO_ADDR_WIDTH 这两个参数一致。asyn_fifo 我采用的是一个开源的异步 fifo 代码。
- 4,103 行的 generate,是用来展开 fifo_data 这个二维矩阵,当然如果你采用 SystemVerilog 的 interface 也可以直接矩阵输出。
 - 5,111 行,将 fifo 的数据再打一拍输出。
- 6,如果需要 M 行并行输出,那么此 LineBuffer 总延迟 = (M-1 行) + (4 个(也可以修改成 3 个,或者 2 个)clock 的 Latency)。
- 7,如果需要 M 行并行输出,那么需要缓存的行数为 M-1 行,代码中只会申请 M-1 行的行缓存空间。

1.4.4 delta 3x3 **i**₽i†

此模块的功能就是让输入的8个值与中间的值做一个减法。有了高度定制化的代码库,一般采用了调用的方法,如此会让这个模块看起来非常简洁,并且在LUT运算和DSP运算上自由切换。基本上实现了ctrl+c加ctrl+v就完成了此模块的设计。输入3*3的矩阵,输出也是3*3的矩阵。

```
35 ⊟module delta 3x3 #(
   parameter DATA WIDTH
37 ) (
    input
                               I clk
39
    input [3*DATA WIDTH-1:0]
                               I line3 1
40
    input [3*DATA WIDTH-1:0]
                               I line3 2
41
    input [3*DATA WIDTH-1:0]
                               I line3 3
42 input
                               I line vaild
43 output [3*DATA WIDTH+2:0]
                              0 line3 1
46 output
                              O line vaild
47
    L);
48 // ----
49 reg
           [DATA WIDTH-1:0] reg1 1, reg1 2, reg1 3;
50 reg
           [DATA_WIDTH-1:0] reg2_1, reg2_2, reg2_3;
51 reg
           [DATA WIDTH-1:0] reg3 1, reg3 2,reg3 3;
           [DATA_WIDTH-1:0] reg2_2_1, reg2_2_2, reg2_2_3;
52 reg
53 reg
                        data_vaild ;
54 always @(posedge I clk) data vaild <= I line vaild;
55 Palways @ (posedge I clk) begin
56
      {reg1_1, reg1_2, reg1_3} = {I_line3_1};
57
       \{reg2_1, reg2_2, reg2_3\} = \{I_line3_2\};
58
       {reg3 1, reg3 2, reg3 3} = {I line3 3};
59
       end
   always @ (posedge I clk)
     \{reg2\ 2\ 1,\ reg2\ 2\ 2,\ reg2\ 2\ 3\} = \{3\{I\ line3\ 2[2*DATA\ WIDTH-1:DATA\ WIDTH]\}\};
62
                                 ._____
63
    wire [DATA WIDTH:0]
                              0 dat1,0 dat2,0 dat3,0 dat4,0 dat6,0 dat7,0 dat8,0 dat9;
64
65 ⊟subtr signed #(
66
           .SUB CALCU TYPE
                                 ("DSP"
                                                ), // "DSP "
           .INPUT DATA WIDTH1
                                 (DATA WIDTH+1
                                                ),
67
68
           .INPUT DATA WIDTH2
                                  (DATA WIDTH+1
69
   ) subtr lty3 8 1(
70
           .I clk
                                  (I clk
71
                                  (data vaild
           .I dat en
                                                ),
           .I dat1
                                  (\{1'd0, reg2 2\}),
72
                                  ({1'd0,reg1 1} ),
73
           .I dat2
74
           .O dat
                                   (O dat1
75
           .0 dat vaild
76
77
   ⊟subtr signed #(
79
           .SUB CALCU TYPE
                                  ("LUT"
80
           .INPUT DATA WIDTH1
                                  (DATA WIDTH+1
81
           .INPUT DATA WIDTH2
                                   (DATA WIDTH+1
82
   ) subtr 1ty3 8 2(
83
           .I clk
                                   (I clk
                                  (data vaild ),
84
           .I dat en
85
                                  ({1'd0,reg2 2} ),
           .I dat1
                                  ({1'd0,reg1 2} ),
           .I dat2
```

```
.O dat
                                          (O dat2
                                                        ),
 88
              .0 dat vaild
                                          ()
 89
      L);
 90
 91
     ⊟subtr signed #(
 92
              .SUB CALCU TYPE
                                         ("LUT"
 93
              .INPUT DATA WIDTH1
                                         (DATA WIDTH+1
                                      (DATA_WIDTH+1
 94
              .INPUT DATA WIDTH2
                                                         )
 95
      ) subtr_lty3_8_3(
 96
              .I clk
                                         (I clk
 97
              .I dat en
                                          (data vaild
                                                         ),
 98
              .I dat1
                                         ({1'd0,reg2 2 1}),
 99
              .I dat2
                                          ({1'd0,reg1_3} ),
100
              .O dat
                                          (O dat3
                                                         ),
101
              .O dat vaild
                                          ()
102
     └);
103
104
     ⊟subtr signed #(
105
              .SUB CALCU TYPE
                                         ("LUT"
                                                         ),
106
              .INPUT DATA WIDTH1
                                         (DATA WIDTH+1
107
              .INPUT DATA WIDTH2
                                         (DATA WIDTH+1
                                                         )
108
      ) subtr_lty3_8_4(
109
              .I clk
                                         (I clk
110
              .I dat_en
                                         (data vaild
                                                         ),
111
                                         ({1'd0,reg2 2 1}),
              .I dat1
112
              .I dat2
                                         ({1'd0,reg2 1} ),
113
              .O dat
                                          (O dat4
114
              .O dat vaild
                                          ()
115
     L);
116
117
     ⊟subtr signed #(
118
              .SUB CALCU TYPE
                                         ("LUT"
                                                         ),
119
              .INPUT DATA WIDTH1
                                         (DATA WIDTH+1
                                                         ),
120
              .INPUT DATA WIDTH2
                                         (DATA WIDTH+1
                                                        )
      ) subtr 1ty3 8 5(
121
122
              .I clk
                                         (I clk
                                                        ),
123
              .I dat en
                                         (data vaild
                                         ({1'd0,reg2_2_2}),
124
              .I dat1
125
                                         ({1'd0,reg2 3} ),
              .I dat2
126
              .O dat
                                         (O dat6
127
              .O dat vaild
                                         ()
128
      └);
129
130
     ⊟subtr signed #(
                                        ("LUT"
                                                        ),
131
              .SUB CALCU TYPE
132
              .INPUT DATA WIDTH1
                                       (DATA WIDTH+1
133
              .INPUT DATA WIDTH2
                                         (DATA WIDTH+1
                                                        )
134
      ) subtr 1ty3 8 6(
135
              .I clk
                                         (I clk
136
              .I dat en
                                         (data vaild
                                                        ),
```

```
137
              .I dat1
                                        ({1'd0,reg2 2 2}),
138
           .I dat2
                                        ({1'd0,reg3 1} ),
139
              .O dat
                                        (O_dat7 ),
140
              .O dat vaild
                                        ()
141
     L);
142
143
   ⊟subtr signed #(
            .SUB_CALCU_TYPE ("LUT"
.INPUT_DATA_WIDTH1 (DATA_WIDTH+1
.INPUT_DATA_WIDTH2 (DATA_WIDTH+1
          .SUB_CALCU_TYPE
144
145
146
147 ) subtr 1ty3 8 7(
148
            .I clk
                                       (I clk
                                        (data_vaild ),
            .I_dat en
149
150
            .I dat1
                                       ({1'd0,reg2 2 3}),
            .I dat2
151
                                       ({1'd0,reg3 2} ),
152
             .O dat
                                        (O_dat8 ),
153
             .0 dat vaild
                                        ()
154
155
156 ⊟subtr signed #(
         .SUB_CALCU_TYPE ("LUT" ),
.INPUT_DATA_WIDTH1 (DATA_WIDTH+1 ),
.INPUT_DATA_WIDTH2 (DATA_WIDTH+1 )
157
158
159
160
      ) subtr_lty3_8_8(
161
            .I clk
                                       (I clk
                                      (data_vaild ),
            .I dat en
162
                                      ({1'd0,reg2_2_3}),
            .I dat\overline{1}
163
            .I_dat2
164
                                        ({1'd0,reg3_3} ),
165
            .O dat
                                       (O_dat9 ),
166
             .O dat vaild
                                        ()
   L);
167
168 //----
     reg [3:0] vaild_r;
wire [DATA_WIDTH-1:0] reg2_2r;
169
                              vaild r ;
170
171
     always @(posedge I clk) vaild r <= {vaild r[2:0],I line vaild};</pre>
172
173 □latency module #(
           .DATA_WIDTH
.LATENCY_VECTOR
                                                     ), //输入数
174
                                  (DATA WIDTH
175
                                  (3
176 )latency delta(
177
            .I clk
                                  (I clk
                                  reg2_2
            .I_dat
178
                                  (reg2 2r
179
            .O dat
180
     └);
181
     // -----
     assign 0_line3_1 = {0_dat1, 0_dat2, 0_dat3};
182
     assign O_line3_2 = {O_dat4, {{1'd0}, reg2_2r}, O_dat6};
183
     assign O_line3_3 = {O_dat7, O_dat8,
184
                                                    0 dat9};
     assign 0 line vaild = vaild r[3] ;
185
186
187
188 endmodule
```

代码解释:

- 1,此模块的输入是 3*3 的矩阵,输出依然是 3*3 的矩阵。输出时,中间的数据用原本数据填充。因为后面的模块还要用到它呢。
- 2,此模块中大量引用了 subtr_signed,这是一个带符号的减法器,自己写或引用官方 IP 都是可以的,延迟设定在 3 Clock Latency。此模块设计的目的是便于自己在不同的 vivado 版本之间切换,以及方便仿真 —— 我可以用其他仿真工具。设计方式如下:

```
module subtr signed #(
    31
32
33
34 L)
35 □(
36 input
                                        I clk
37  input
38  input [INPUT DATA WIDTH1-1:0]
                                        I dat en
                                      I_dat1
input [INPUT_DATA_WIDTH2-1:0] I_dat2
output [INPUT_DATA_WIDTH1-1:0] O_dat
41
    output
                                       O dat vaild
42
    L);
43
44
    □generate
    | | / / -----
45
    if (SUB CALCU TYPE == "DSP") begin : sub us dsp module
46
47
48
    ∃subtr s dsp #(
             .INPUT_DATA_WIDTH1 (INPUT_DATA_WIDTH1) ,
.INPUT_DATA_WIDTH2 (INPUT_DATA_WIDTH2)
49
50
51
     )subtr s dsp (
                                  (I_clk
(I_dat_en
(I_dat1
(I_dat2
(O_dat
52
            .I clk
                                                       ),
53
             .I dat en
                                                       ),
            .I dat1
54
                                                      ),
55
            .I dat2
                                                      ),
             .O_dat
56
             .O_dat_vaild
57
                                   ( O dat vaild
58 -);
59
60
    end
    else begin :sub us lut module
61
62
     // ---
     reg [2:0] en r ;
63
64
     always @(posedge I clk) en r \le \{en r[1:0], I dat en\};
65
```

```
reg signed [INPUT_DATA_WIDTH1-1:0] reg1 , reg3, reg4;
reg signed [INPUT_DATA_WIDTH2-1:0] reg2 ;
67
68
      always @ (posedge I clk)
          if(I_dat_en) {reg1, reg2} <= {I_dat1,I_dat2};</pre>
69
     always @ (posedge I_clk) reg3 <= $signed(reg1) - $signed(reg2) ;
always @ (posedge I_clk) reg4 <= reg3 ;</pre>
70
71
72
73
      assign 0 dat vaild = en r[2] ;
74
      assign 0 dat = req4;
75
76
     end
     // -----
77
78
     endgenerate
79
80
81
    endmodule
```

(subtr_s_dsp 模块与这个模块代码部分是相同的,仅仅在 module 申明部分引入了综合指令(*use_dsp="yes"*))

3,还有一个简单的延迟模块,整个模块更为简单。为了方便,也写成了一个独立的 module。 只需要设定参数就可以任意时间延迟,方便信号同步。

```
32
33 □module latency module #(
    parameter DATA_WIDTH = 8,
parameter LATENCY_VECTOR = 3
34
35 parameter
36
    ) (
    input
                               I clk ,
37
   input [DATA_WIDTH-1:0]
output [DATA_WIDTH-1:0]
                             I dat ,
38
                               0 dat
40 L);
   41
42
    reg [LATENCY VECTOR*DATA WIDTH-1:0] dat reg ;
43
    always @ (posedge I_clk)
        dat reg <= {I dat,dat reg[LATENCY VECTOR*DATA WIDTH-1:DATA WIDTH]};</pre>
44
45 assign O dat = dat reg[DATA WIDTH-1:0];
46 endmodule
```

1.4.5 mid 3x3 设计

它仅仅是一个中值滤波模块,但是此模块将是非常精彩。中值滤波本身是一个简单的功能,就是在3*3的模块中找出中间值,对此可以在网上找到很多版本的中值滤波,最为简约,时序最好,占用资源最少的将是我介绍的这种写法。

在3x3 窗口中获取 9 个数据,对 9 这个数据值进行排序,排序步骤如下

- A) 窗内的每行数据找到 最大值、中间值和最小值;
- B) 把三列的最小值相比较,取其中的最大值;
- C) 把三列的最大值相比较,取其中的最小值;
- D) 把三列的中间值相比较,再取一次中间值:
- E) 再把 B,C,D 中得到的三个值再排序,获取中值。




图 1.4.3.1 中值滤波计算方式示意图

三步找出中值,将问题由 9 个数里面找中值,变成了三步从三个数里面比较大小了。慢着,如果仅仅如此,此模块就称不上精彩了。下面要讨论如何在三个数里面找中值了。按照概率统计方法,三个数比较大小,应该需要比较 $C_3^2=3x2/2x1=3$ 次,这个没有丝毫疑问,比较三次之后会得到 3 个标志位:

```
comp[0] = a >b ? 1'd1: 1'd0;
comp[1]= a >c ? 1'd1: 1'd0;
comp[2]= b >c ? 1'd1: 1'd0;
```

好了, 我现在有3bit 用来表示3个数据之间的大小关系, 此时脑海中就是这么一个代码段:

```
case (comp[2:0])
   3'b000 : {max, med, min} = ...;
   3'b001 : {max, med, min} = ...;
   ...
   3'b111 : {max, med, min} = ...;
endcase
```

case 里面有 3 个 bit,一共 8 种可能,这是一个误区。当你把 8 种状态展开的时候会发现,有些状态是不存在的,其实只有 6 种可能的排序: $C_3^{1*}C_2^{1*}C_1^{1*}=6$ 。

```
module mid 3x3 #(
       parameter DATA WIDTH = 8
34
35
       ) (
36
       input
                                                   I clk
       input [3*DATA_WIDTH-1:0]
37
                                                  I line3 1
      input [3*DATA_WIDTH-1:0]
input [3*DATA_WIDTH-1:0]
                                                __ine3_2
I_line3_3
T_1:-
38
39
40
       input
                                                   I line vaild
       output [DATA_WIDTH-1:0] O_mid_dat
41
42
       output
                                                   O mid vaild
43
      L);
       // *********************
44
       req [3:0] line vaild;
45
       always @(posedge clk) line vaild <= {line vaild[2:0] , I line vaild};</pre>
46
       // -----
47
48
       reg [DATA_WIDTH-1:0] dat1_1, dat1_2,dat1_3;
       reg [DATA_WIDTH-1:0] dat2_1, dat2_2,dat2_3 ;
reg [DATA_WIDTH-1:0] dat3_1, dat3_2,dat3_3 ;
49
50
       always @ (posedge clk) {dat1_3,dat1_2,dat1_1} <= {I_line3_1} ;
always @ (posedge clk) {dat2_3,dat2_2,dat2_1} <= {I_line3_2} ;</pre>
51
52
       always @(posedge clk) {dat3_3,dat3_2,dat3_1} <= {I line3_3};</pre>
53
54
55
       wire a cmp1 12, a cmp1 13, a cmp1 23 ;
       wire a cmp2 12, a cmp2 13, a cmp2 23 ;
56
       wire a cmp3 12, a cmp3 13, a cmp3 23 ;
57
       assign a cmp1 12 = (dat1 1 > dat1 2) ? 1'd0 : 1'd1 ;
58
       assign a cmp1 13 = (dat1 1 > dat1 3) ? 1'd0 : 1'd1 ;
59
60
     assign a_cmp1_23 = (dat1_2 > dat1_3) ? 1'd0 : 1'd1 ;
      assign a cmp2 12 = (dat2 1 > dat2 2) ? 1'd0 : 1'd1 ;
61
       assign a cmp2 13 = (dat2 1 > dat2 3) ? 1'd0 : 1'd1 ;
62
       assign a_cmp2_23 = (dat2_2 > dat2_3) ? 1'd0 : 1'd1 ;
63
       assign a cmp3 12 = (dat3 1 > dat3 2) ? 1'd0 : 1'd1 ;
64
       assign a cmp3 13 = (dat3 1 > dat3 3) ? 1'd0 : 1'd1 ;
65
66
      assign a cmp3 23 = (dat3 2 > dat3 3) ? 1'd0 : 1'd1 ;
67 //-----
reg [DATA_WIDTH-1:0] dat1_max, dat1_mid, dat1_min;
reg [DATA_WIDTH-1:0] dat2_max, dat2_mid, dat2_min;
reg [DATA_WIDTH-1:0] dat3_max, dat3_mid, dat3_min;
71 always @ (posedge I clk)
72 = case ({a cmp1 12,a cmp1 23,a cmp1 13})
            3'b000: {dat1_max, dat1_mid, dat1_min} <= {dat1_1,dat1_2,dat1_3};
3'b010: {dat1_max, dat1_mid, dat1_min} <= {dat1_1,dat1_2,dat1_3};
3'b011: {dat1_max, dat1_mid, dat1_min} <= {dat1_3,dat1_1,dat1_2};
3'b010: {dat1_max, dat1_mid, dat1_min} <= {dat1_2,dat1_1,dat1_2};
3'b101: {dat1_max, dat1_mid, dat1_min} <= {dat1_2,dat1_1,dat1_3};
3'b101: {dat1_max, dat1_mid, dat1_min} <= {dat1_2,dat1_3,dat1_1};
3'b111: {dat1_max, dat1_mid, dat1_min} <= {dat1_3,dat1_2,dat1_1};
default: {dat1_max, dat1_mid, dat1_min} <= 0; // {3{DATA_WIDTH{1'd0}}};
73
74
75
76
77
78
79
80
           endcase
```

```
always @ (posedge I clk)
           case ({a cmp2 12,a cmp2 23,a cmp2 13})
 83
               3'b000:
                            {dat2 max, dat2 mid, dat2 min} <= {dat2 1,dat2 2,dat2 3};
 84
               3'b010:
                            {dat2 max, dat2 mid, dat2 min} <= {dat2 1,dat2 3,dat2 2};
 85
               3'b011:
                            {dat2 max, dat2 mid, dat2 min} <= {dat2 3,dat2 1,dat2 2};
               3'b100:
                            {dat2 max, dat2 mid, dat2 min} <= {dat2 2,dat2 1,dat2 3};
 87
               3'b101:
                            {dat2 max, dat2 mid, dat2 min} <= {dat2 2,dat2 3,dat2 1};
                            {dat2 max, dat2 mid, dat2 min} <= {dat2 3,dat2 2,dat2 1};
 88
               3'b111:
 89
                            {dat2 max, dat2 mid, dat2 min} <= 0; // {3{DATA WIDTH{1'd0}}} };
               default :
 90
           endcase
 91
     always @ (posedge I_clk)
 92
           case ({a cmp3 12,a cmp3 23,a cmp3 13})
 93
               3'b000:
                            {dat3 max, dat3 mid, dat3 min} <= {dat3 1,dat3 2,dat3 3};
 94
               3'b010:
                            {dat3_max, dat3_mid, dat3_min} <= {dat3_1,dat3_3,dat3_2};</pre>
               3'b011:
 95
                            {dat3 max, dat3 mid, dat3 min} <= {dat3 3,dat3 1,dat3 2};
 96
               3'b100:
                            {dat3 max, dat3 mid, dat3 min} <= {dat3 2,dat3 1,dat3 3};
 97
               3'b101:
                            {dat3 max, dat3 mid, dat3 min} <= {dat3 2,dat3 3,dat3 1};
 98
               3'b111:
                            {dat3 max, dat3 mid, dat3 min} <= {dat3 3,dat3 2,dat3 1};
 99
                          {dat3 max, dat3 mid, dat3 min} \leftarrow 0; // {3{DATA WIDTH{1'd0}}};
               default :
100
           endcase
101
102
      wire
              b cmp1 12, b cmp1 23,
                                       b cmp1 13 ;
103
      wire
              b cmp2 12,
                          b cmp2 23,
                                         b cmp2 13 ;
104
      wire
              b cmp3 12,
                           b cmp3 23,
                                        b cmp3 13 ;
      assign b_cmp1_12 = (dat1_max > dat2_max) ? 1'd0:1'd1;
105
106
      assign b cmp1 13 = (dat1 max > dat3 max ) ? 1'd0:1'd1;
107
      assign b cmp1 23 = (dat2 max > dat3 max ) ? 1'd0:1'd1;
108
      assign b cmp2 12 = (dat1 mid > dat2 mid ) ? 1'd0:1'd1;
109
      assign b cmp2 13 = (dat1 mid > dat3 mid ) ? 1'd0:1'd1;
110
      assign b cmp2 23 = (dat2 mid > dat3 mid ) ? 1'd0:1'd1;
      assign b cmp3 12 = (dat1 min > dat2 min ) ? 1'd0:1'd1;
111
112
      assign b cmp3 13 = (dat1 min > dat3 min)? 1'd0:1'd1;
113
      assign b cmp3 23 = (dat2 min > dat3 min ) ? 1'd0:1'd1;
114
      // ----
115
      reg [DATA WIDTH-1:0] b max max, b max mid, b max min;
116
       reg [DATA WIDTH-1:0] b mid max, b mid mid, b mid min;
117
       reg [DATA WIDTH-1:0] b min max, b min mid, b min min;
118
      always @ (posedge I clk)
119
          case ({b cmp1 12,b cmp1 23,b cmp1 13})
              3'b000:
120
                          {b max max, b max mid, b max min} <= {dat1 max,dat2 max,dat3 max};
121
              3'b010:
                          {b max max, b max mid, b max min} <= {dat1 max,dat3 max,dat2 max};
122
              3'b011:
                          {b max max, b max mid, b max min} <= {dat3 max,dat1 max,dat2 max};
123
              3'b100:
                          {b max max, b max mid, b max min} <= {dat2 max,dat1 max,dat3 max};
              3'b101:
124
                          {b max max, b max mid, b max min} <= {dat2 max,dat3 max,dat1 max};</pre>
125
                          {b max max, b max mid, b max min} <= {dat3 max,dat2 max,dat1 max};
              3'b111:
                          {b max max, b max mid, b max min} \leftarrow 0; // {3{DATA WIDTH{1'd0}}}
126
              default:
                                                                                               };
127
          endcase
128
    always @ (posedge I clk)
          case ({b cmp2 12,b cmp2 23,b cmp2 13})
129
                          {b mid max, b mid mid, b mid min} <= {dat1 mid,dat2 mid,dat3 mid};</pre>
              3'b000:
130
              3'b010:
                          {b mid max, b mid mid, b mid min} <= {dat1 mid,dat3 mid,dat2 mid};
131
132
              3'b011:
                          {b mid max, b mid mid, b mid min} <= {dat3 mid,dat1 mid,dat2 mid};
133
              3'b100:
                          {b mid max, b mid mid, b mid min} <= {dat2 mid,dat1 mid,dat3 mid};
                          {b mid max, b mid mid, b mid min} <= {dat2 mid,dat3 mid,dat1 mid};</pre>
134
              3'b101:
                          {b mid max, b mid mid, b mid min} <= {dat3 mid, dat2 mid, dat1 mid};</pre>
135
              3'b111:
                          {b mid max, b mid mid, b mid min} \leftarrow 0; // {3{DATA WIDTH{1'd0}}}
136
              default :
                                                                                               };
137
          endcase
```

```
138 always @ (posedge I clk)
             case ({b cmp3 12,b cmp3 23,b cmp3 13})
139 □
                 3'b000: {b_min_max, b_min_mid, b_min_min} <= {dat1_min,dat2_min,dat3_min};
140
141
                 3'b010:
                                {b min max, b min mid, b min min} <= {dat1 min,dat3 min,dat2 min};
142
                 3'b011:
                                {b min max, b min mid, b min min} <= {dat3 min,dat1 min,dat2 min};</pre>
143
                 3'b100:
                                {b min max, b min mid, b min min} <= {dat2 min,dat1 min,dat3 min};
                 3'b101: {b min max, b min mid, b min min} <= {dat2 min,dat3 min,dat1 min};
3'b111: {b min max, b min mid, b min min} <= {dat3 min,dat2 min,dat1 min};
144
145
146
                 default : {b min max, b min mid, b min min} <= 0; // {3{DATA WIDTH{1'd0}}}</pre>
147
             endcase
148
      // --
       149
                                                                    c_cmp_13 ;
150
151
        assign c_cmp_12 = (b_max_min > b_mid_mid) ? 1'd0:1'd1 ;
152
        assign c_cmp_13 = (b_max_min > b_min_max) ? 1'd0:1'd1 ;
153
        assign c cmp 23 = (b mid mid > b min max) ? 1'd0:1'd1;
154 always @ (posedge I clk)
155
             case ({c cmp 12,c cmp 23,c cmp 13})
156
                 3'b000: {c_max, c_mid, c_min} <= {b_max_min,b_mid_mid,b_min_max};
                 3'b010: {c_max, c_mid, c_min} <= {b_max_min,b_min_max,b_mid_mid};
3'b011: {c_max, c_mid, c_min} <= {b_min_max,b_max_min,b_mid_mid};
3'b100: {c_max, c_mid, c_min} <= {b_mid_mid,b_max_min,b_min_max};
3'b101: {c_max, c_mid, c_min} <= {b_mid_mid,b_max_min,b_min_max};
3'b111: {c_max, c_mid, c_min} <= {b_mid_mid,b_min_max,b_max_min};
157
158
159
160
161
162
                 default : {c max, c mid, c min} <= 0; // {3{DATA WIDTH{1'd0}}}</pre>
                                                                                                        };
             endcase
      assign 0 mid dat = c mid ;
166 assign O mid vaild = line vaild[3];
167 endmodule
```

代码解释:

- 1,将输入的数据打了一拍,总共花费了4个clock。
- 2,此程序优化了其他开源程序的是,每次三个数比较大小总共只比较了3次。并且在数据赋值的时候用了case,而不是if-else。
- 3,命名方式: a_cmp_xx, b_cmp_xx, c_cmp_xx 分别对应这运算中的三次比较。max, mid, min 分别代表着最大值,中间值,最小值。
 - 4,为什么 case 中 max,mid,min 的赋值顺序是这样子的呢? 比如: {dat1_max, dat1_mid, dat1_min} <= {dat1_1,dat1_2,dat1_3};
 - 这是因为根据 cmp 的真值表而来,这里有兴趣的可以自己列一下,这里就不列举了。

1.4.6 dpc_dat_judge 设计

这个模块就是一个判定功能,依据返回的差值,判定是否需要替换掉中间的那个数据。

```
// | Version | Designer | Update
25
     // |-----|-----|-----
     // | 00 | CobbPeng | File Created.
26
    [// |-----
27
        1 |
     //
    L// -----
31
   □module dpc dat judge #(
32
   parameter DATA WIDTH = 8
33
34
    L)
   □ (
36
    input
                                  i_dpc_thrd_value
I_line3_1
I_line3_2
T_line3_2
37
    input
           [7:0]
                                     I_dpc_thrd_value
40 input [3*DATA_WIDTH+2:0]
                                     I line3 3
                                     I_dat_vaild
41
    input
                                  I_mid_dat
O_judge_dat
O_judge_vaild
     input [DATA_WIDTH-1:0]
output [DATA_WIDTH-1:0]
     input
42
43
44
    output
45 ();
46 // ----- FIRST BL
    reg [DATA WIDTH:0] dat1r0,dat2r0,dat3r0,dat4r0,dat5r0,dat6r0,dat7r0,dat8r0,dat9r0;
47
48 | reg [7:0] thr1r0;
           [7:0]
49
    wire
                              sig bit ;
50
     wire
                              comp en ;
51
    always @(posedge clk) {dat1r0,dat2r0,dat3r0,dat4r0,dat5r0,dat6r0,dat7r0,dat8r0,dat9r0}
                                                    <= {I line3 1,I line3 2,I line3 3};
52
53
    always @ (posedge clk) thr1r0<= I dpc thrd value;
54 | Gassign | sig_bit = { dat1r0[DATA_WIDTH], dat2r0[DATA_WIDTH], dat3r0[DATA_WIDTH], dat4r0[DATA_WIDTH],
55
            dat6r0[DATA WIDTH],dat7r0[DATA WIDTH],dat8r0[DATA WIDTH],dat9r0[DATA WIDTH]);
    assign comp_en = ((sig_bit==8'd0)| (sig_bit==8'hff))?1'd1:1'd0 ;
56
57
   reg [DATA_WIDTH-1:0] dat1r1,dat2r1,dat3r1,dat4r1,dat6r1,dat7r1,dat8r1,dat9r1;
reg [7:0] thr1r1,thr2r1,thr3r1,thr4r1,thr6r1,thr7r1,thr8r1,thr9r1;
reg comp_enr;
58
59
60
    always @(posedge clk) {thr1r1,thr2r1,thr3r1,thr4r1,thr6r1,thr7r1,thr8r1,thr9r1} <= {8{thr1r0}};</pre>
61
                         comp_enr<= comp_en ;
    always @ (posedge clk)
62
    always @ (posedge clk)
63
64
        if(dat1r0[DATA_WIDTH]) dat1r1 <= ~dat1r0[DATA_WIDTH-1:0];</pre>
65
        else
                                    dat1r1 <= dat1r0[DATA WIDTH-1:0];</pre>
66 always @ (posedge clk)
     67
68
69 always @ (posedge clk)
                                  dat3r1 <= ~dat3r0[DATA_WIDTH-1:0];
dat3r1 <= dat3r0[DATA_WIDTH-1:0];</pre>
70
       if(dat3r0[DATA WIDTH])
71
72
    always @ (posedge clk)
                              dat4r1 <= ~dat4r0[DATA_WIDTH-1:0];
dat4r1 <= dat4r0[DATA_WIDTH-1:0];</pre>
        if(dat4r0[DATA WIDTH])
74
        else
75
     always @ (posedge clk)
76
        if(dat6r0[DATA_WIDTH]) dat6r1 <= ~dat6r0[DATA_WIDTH-1:0];</pre>
77
        else
                                    dat6r1 <= dat6r0[DATA WIDTH-1:0];</pre>
    always @ (posedge clk)
78
                                  dat7r1 <= ~dat7r0[DATA_WIDTH-1:0];
dat7r1 <= dat7r0[DATA_WIDTH-1:0];</pre>
79
        if(dat7r0[DATA WIDTH])
80
        else
81
   always @ (posedge clk)
        if(dat8r0[DATA_WIDTH]) dat8r1 <= ~dat8r0[DATA_WIDTH-1:0];</pre>
82
                                    dat8r1 <= dat8r0[DATA_WIDTH-1:0];</pre>
83
```

```
always @ (posedge clk)
       85
86
    // -----
87
    wire [7:0] flg;
   assign flq[0] = dat1r1 > thr1r1 ? 1'd1:1'd0 ;
90 assign flg[1] = dat2r1 > thr2r1 ? 1'd1:1'd0 ;
91 assign flg[2] = dat3r1 > thr3r1 ? 1'd1:1'd0 ;
92 assign flg[3] = dat4r1 > thr4r1 ? 1'd1:1'd0 ;
93 assign flq[4] = dat6r1 > thr6r1 ? 1'd1:1'd0 ;
94 assign flq[5] = dat7r1 > thr7r1 ? 1'd1:1'd0 ;
95 assign flq[6] = dat8r1 > thr8r1 ? 1'd1:1'd0 ;
96
    assign flg[7] = dat9r1 > thr9r1 ? 1'd1:1'd0 ;
97
101 reg [2:0]
                         vaild r ;
102 wire
                       judge flag ;
103 always @(posedge clk) dat5r1 <= dat5r0;
always @(posedge clk) {midr1, midr0 } <= {midr0 ,I mid dat};</pre>
105 always @(posedge clk) vaild_r <= {vaild_r[1:0],I_dat_vaild};</pre>
106 always @ (posedge clk)
       107
108
109 assign judge_flag = comp_enr&(flg==8'hff);
110 assign O judge dat = new_dat ;
111 assign O judge vaild = vaild r[2] ;
112
113 endmodule
```

代码解释:

- 1,56行判定数据的正负类型。54-55两行,将数据的符号位都提取出来作为判定的依据。
- 2,有没有人对 61 行的操作感到迷惑的,这就是改善时序的逻辑复制。这种一个数据,需要在多个地方用到从而进行逻辑复制的操作,在我的代码里还是比较常见的。因为这种扇出不大,但是可能会影响时序的操作,如果出现时序违例,是没有办法通过限制扇出系数来解决的。
- 2,63-86 行,绝对值操作。没有+1?大丈夫不要在意这么多细节。大家都没有+1,那就等于都+1 咯。
 - 3,109行的 judge_flag 来判定,是否需要替换中间值。

至此, DPC 的所有可综合代码都将设计完毕,

1.5 代码性能

用最少的代码实现最复杂的功能,代码性能是最重要的指标之一。主要看两个方面,第一是资源占用情况,资源占用越少越好。第二是时序收敛,代码能跑的速率越高越好。当然大家都知道 FPGA 中有速度与面积互换的情况,所以有时候,需要在面积和速率下做一个平衡。这种情况是你的代码架构和设计思想已经很优化了,实际工程中遇到的却是,改变一下设计思想,资源应用的更少,而代码性能更优,面积和速率的优化两者兼得。

下面我们看看在实际工程中上述代码的具体表现,平台如下所示,即为 MPSOC 里面的 4EV 平台,-2 的速率,商用级别芯片。

Hardware: xczu4ev-sfvc784-2-e

softeware: vivado 2022.1

1.5.1 utilization 概览

首先看看 vivado 2022.1 给出的 utilization

自允有有 VIVado 2022.1	LUT	Block Ram	DSP
dpc_top	660	2	1
line_buffer	246	2	0
dpc_delta_5x5	412	0	1
delta_3x3	56	0	1
mid_3x3	188	0	0
dpc_dat_judge	91	0	0

表 1.5.1.1 DPC 模块资源占用表

总资源占用 LUT 0.66k。在 1920*1080 的视频流下,缓存 4 行总占用 Bram 2 块,运算占用了 1 块 ,这一块 DSP 是故意占用的,注意看代码中有一个地方调用了 DSP,其他用 LUT 运算。 DSP 在算法相关领域经常是珍贵资源。

有一个误区,就是有些人评估工作量,或者来说是评估这个模块的难易程度,根据资源占用,根据代码有多少行来判定。但这从不是用来评估高级工程师的指标,相反,是错误的指标。如果不进行优化,上述 DCP 模块资源占用率轻松翻 2-3 倍,代码行数也轻松翻 2-3 倍,届时在下一节时序收敛上,就没有这么轻松了。所以有时在 RTL 设计时,鱼(资源占用最少)与熊掌(运行的速率最快)是可以兼得的。

1.5.2 时序收敛

时序收敛在 RTL 设计中至关重要,它是代码在满足功能的前提下最能表明一个代码质量的最关键因素,比资源占用率的重要性更为突出。比如在有些设计中,为了让代码可以满足更高的时钟速率,而不得不牺牲资源来保障时序。现在就让我们来看看上述开源代码能抗住什么样的时序暴揍。

1.5.2.1 当时钟设定在 400M, 也就是我通常按照项目实际要求最高频率的两倍去约束我的代码。 setup 还能扛得住。 setup 的 requirement 代表着 1 个时钟周期(在非多周期路径下),在时序 summary 下,vivado 默认给出前面 10 条最差时序裕量路径。从 slack 上来看,可以跑 500M以上。

Path 1 0.624 2 53 dl Path 2 0.656 2 53 dl Path 3 0.683 3 53 dl Path 4 0.698 2 53 dl Path 5 0.698 4 7 dl Path 6 0.698 4 7 dl Path 7 0.698 4 7 dl	Paths - clk_out2_system_clo	ck - <u>Setup</u>				
Path 2 0.656 2 53 dt Path 3 0.683 3 53 dt Path 4 0.698 2 53 dt Path 5 0.698 4 7 dt Path 6 0.698 4 7 dt Path 7 0.698 4 7 dt	From	То	Total Delay	Logic Delay	Net Delay	Requirement
Path 3 0.683 3 53 dt Path 4 0.698 2 53 dt Path 5 0.698 4 7 dt Path 6 0.698 4 7 dt Path 7 0.698 4 7 dt	dbg_hub/inst/addr_reg[1]/C	vio_top_modreg[14]/D	1.711	0.266	1.445	2.5
Path 4 0.698 2 53 dt Path 5 0.698 4 7 dt Path 6 0.698 4 7 dt Path 7 0.698 4 7 dt	dbg_hub/inst/addr_reg[1]/C	vio_top_modreg[12]/D	1.676	0.315	1.361	2.5
Path 5 0.698 4 7 dt Path 6 0.698 4 7 dt Path 7 0.698 4 7 dt	dbg_hub/inst/addr_reg[1]/C	vio_top_moddo_reg[1]/D	1.670	0.329	1.341	2.5
Path 6 0.698 4 7 dt Path 7 0.698 4 7 dt	dbg_hub/inst/addr_reg[1]/C	vio_top_modreg[13]/D	1.637	0.274	1.363	2.5
Path 7 0.698 4 7 dt	dbg_hub/inst/dr_reg[12]/C	vio_top_moduut_reg[0]/R	1.548	0.452	1.096	2.5
	dbg_hub/inst/dr_reg[12]/C	vio_top_moduut_reg[1]/R	1.548	0.452	1.096	2.5
Path 8 0.698 4 7 dt	dbg_hub/inst/dr_reg[12]/C	vio_top_moduut_reg[4]/R	1.548	0.452	1.096	2.5
	dbg_hub/inst/dr_reg[12]/C	vio_top_moduut_reg[5]/R	1.548	0.452	1.096	2.5
Path 9 0.699 2 53 dt	dbg_hub/inst/addr_reg[1]/C	vio_top_modreg[11]/D	1.634	0.214	1.420	2.5
Path 10 0.709 0 176 dt	dbg_hub/inst/reg_reg[0]/C	dbg_hub/insd_reg[10]/R	1.651	0.079	1.572	2.5

图 1.5.2.1 400M 时钟速率下的 setup 关键路径

1.5.2.2 当时钟设定在 500M, setup 还能扛得住。从 slack 上看,大概在 1.6ns 的附近是它的极限。不逼 vivado 一把,怎么能挖掘它的潜能呢,于是继续逼近极限。





图 1.5.2.2 500M 时钟速率下的 setup 关键路径

1.5.2.3 当时钟设定在600M, slack 岌岌可危了。



图 1.5.2.3 600M 时钟速率下的 setup 关键路径

1.5.2.4 当时钟设定在 625M,终于扛不住暴揍,多次布局布线(没有调整综合指令)都绕不开这个时序违例。从路径上看是 xilinx RAM(FIFO 的内部就是 RAM)IP 中的写端口是关键路径,它有 -0.002ns 的时序违例。因为关键路径不是我写的代码,我也"束手无策"。有些情况下调整综合指令,大概率还是能修复部分时序违例的,但是通常不用,因为它会导致工程移植一致性变差。



-	Intra-Clock Paths - clk_out2_system_clock - Setup								
me	Slack ^1	Levels	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement
Path 1	-0.002	0	1	isp/dpc_top/lram/CLKBWRCLK	isp/dpc_top/linram/DINADIN[0]	1.134	0.967	0.167	1.6
Path 2	0.032	0	1	isp/dpc_top/lram/CLKBWRCLK	isp/dpc_top/dplopt_merged/D	1.230	0.901	0.329	1.6
Path 3	0.043	0	1	isp/dpc_top/lram/CLKBWRCLK	isp/dpc_top/linram/DINADIN[2]	1.111	0.894	0.217	1.6
Path 4	0.044	0	1	isp/dpc_top/lram/CLKBWRCLK	isp/dpc_top/linram/DINADIN[1]	1.114	0.906	0.208	1.6
Path 5	0.080	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[0]/R	1.302	0.079	1.223	1.6
Path 6	0.080	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[1]/R	1.302	0.079	1.223	1.6
Path 7	0.080	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[2]/R	1.302	0.079	1.223	1.6
Path 8	0.080	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/Brdy_last_reg/R	1.302	0.079	1.223	1.6
Path 9	0.080	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/Bse_edge_reg/R	1.302	0.079	1.223	1.6
Path 10	0.082	0	1	isp/dpc_top/lram/CLKBWRCLK	isp/dpc_top/linram/DINADIN[4]	1.085	0.877	0.208	1.6

图 1.5.2.4 625M 时钟速率下的 setup 关键路径

下面我们来做时序分析,看看这条时序违例的关键路径,选中路径,按 F4,出现内部关键路径示意图,图太大,先给大家看一个预览图,这是两块 ram 之间传递数据的时候出现了时序违例。




图 1.5.2.5 625M 时钟速率下的关键路径内部图

放大图片顶部层级关系,可以看到是 LineBuffer 中 FIFO0 与 FIFO1 之间传输数据的时候出现的时序违例。也就是说,在上一个 FIFO 读出数据给下一级 FIFO 的时候,这条路径似乎有点远。



图 1.5.2.6 625M 时钟速率下的关键路径层级图

那么有没有办法解决呢, 当然是有呀。

1.5.2.5 上一节说到时序违例的地方是两个 ram 之间传递数据之时时序性能不满足,那么就打开我的 fifo IP,在传递数据的时候中间打一拍。将原来的 latency 1 改成了 2,就是在输出之后打一拍了。设定如下图。




图 1.5.2.7 fifo 重新设定图

设定之后,再综合。果然在625M之下时序违例消失了。从slack 裕量上看,还可以提提速。




图 1.5.2.8 第二次 625M 时钟速率下的 setup 关键路径

设定了 662.5M, 时序裕量还不错,还可以继续提速。别忘了,FIFO 的输出 latency 由原来的 1 变成了 2,那么外面的逻辑记得也需要修改做到时序延迟一致。

. — 🔰 ♦ III ● Intra-Clock Paths - clk_out2_system_clock - Setup									
me	Slack ^1	Levels	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement
Path 1	0.231	0	3	isp/dpc_top/linunt_d1_reg[6]/C	isp/dpc_top/liDDRARDADDR[9]	0.918	0.079	0.839	1.5
Path 2	0.235	5	24	dbg_hub/inst/BDGE.flag_reg/C	dbg_hub/inst/Bec_wdc_r_reg/D	1.133	0.363	0.770	1.5
Path 3	0.247	3	22	dbg_hub/inst/B/timeout_reg/C	dbg_hub/inst/I_mode_reg/CE	1.044	0.425	0.619	1.5
Path 4	0.247	3	22	dbg_hub/inst/B/timeout_reg/C	dbg_hub/inst/BSst_r_reg[0]/CE	1.044	0.425	0.619	1.5
Path 5	0.250	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[7]/R	1.080	0.079	1.001	1.5
Path 6	0.250	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[9]/R	1.080	0.079	1.001	1.5
Path 7	0.253	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[4]/R	1.079	0.079	1.000	1.5
Path 8	0.253	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[5]/R	1.079	0.079	1.000	1.5
Path 9	0.253	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[6]/R	1.079	0.079	1.000	1.5
Path 10	0.253	0	176	dbg_hub/inst/BSI_reg_reg[0]/C	dbg_hub/inst/BSI_reg_reg[8]/R	1.079	0.079	1.000	1.5

图 1.5.2.9 662.5M 时钟速率下的 setup 关键路径

最后设定在了725M,工程还算稳定的跑过去了。

— 🔄 🔷 III 💿 Intra-Clock Paths - clk_out2_system_clock - Setup									
me	Slack ^1	Levels	High Fanout	From	То	Total Delay	Logic Delay	Net Delay	Requirement
Path 1	0.060	2	19	dbg_hub/reg[3]/C	vio_top[14]/D	1.247	0.314	0.933	1.4
Path 2	0.077	4	22	dbg_hub/i_reg/C	dbg_heg/D	1.184	0.535	0.649	1.4
Path 3	0.093	3	19	dbg_hub/reg[3]/C	vio_tog[6]/D	1.215	0.309	0.906	1.4
Path 4	0.097	4	22	dbg_hub/i_reg/C	dbg_hreg/D	1.164	0.414	0.750	1.4
Path 5	0.107	2	19	dbg_hub/reg[3]/C	vio_top[13]/D	1.202	0.371	0.831	1.4
Path 6	0.109	3	19	dbg_hub/reg[3]/C	vio_tog[7]/D	1.206	0.325	0.881	1.4
Path 7	0.113	3	19	dbg_hub/reg[3]/C	vio_tog[8]/D	1.189	0.383	0.806	1.4
Path 8	0.115	3	19	dbg_hub/reg[3]/C	vio_tog[2]/D	1.187	0.311	0.876	1.4
Path 9	0.123	0	3	isp/dpcreg[9]/C	isp/dR[12]	0.889	0.079	0.810	1.4
Path 10	0.126	3	53	dbg_hub/reg[1]/C	vio_tog[4]/D	1.181	0.328	0.853	1.4

图 1.5.2.10 725M 时钟速率下的 setup 关键路径


1.5.3 性能概述

模块性能概述:在资源充裕的情况之下,dpc 整个模块在 4EV 这个平台(vivado2022.1)上跑到了最佳 600M 的速率(不做时序优化的时候),只占用了 0.66k 的 LUT 资源。

实际应用中,满足 1920*1080p 60 的视频流,时钟仅需要 148.5M。此模块设计远远超过了实际所需。为了让代码稳定性更好,通常采用过约束的方式,让代码更加健硕。过约束会让你的时序裕量 slack 更大,抗住高温高湿等不确定因素的干扰。不过除了过约束,在实际项目应用中,还应该让代码具有可测性,自测性,以及一定的容错机制。这个在以后的课程中依托于具体的项目展开来讲。

1.6 仿真

仿真也是所有代码中的重中之重。一提到测试,应该想到的是,测试图哪里来,怎么测,需要上板子吗? 从算法的角度,其实根本没有必要上板。下面我就一步步的详细说明,仿真还需要结合 Matlab 与 vivado 或者 modelsim。整体仿真架构如下:



其中绿色虚线框中的是 matlab 代码,蓝色虚线框里面的是测试代码。中间的 DPC 是待测程序。下面分别来介绍每一段代码是如何设计的。

1.6.1 生成待测图片

用随机数生成一个图片,1920*1080 大小,并且从中插入一些异常的点,类似在本章中第一节提到的。

```
clc;clear;close all;
 3
     tic:
 4
 5
     % patten generate
    □for i=1:1080
 6
 7
          for j=1:1920
 8
              rand dat = randi([120,150]);
 9
              %insert dead pixels
10
              if (i == 100 | i== 200 | i == 300 | i== 400 | i == 500 | i== 600) ...
11
                                                        &(j==100 | j == 110)
13
                  rand_dat = 250 ;
              elseif (i == 1 )&(j==2 )
14
15
                  rand dat = 100;
              elseif (\bar{i} == 100 | i== 200 | i == 300 | i== 400 | i == 500 | i== 600)...
16
17
                                                        &(j==130 | j == 140)
18
                  rand dat = 10;
19
20
              end
21
              patten(i,j)= rand dat ;
22
23
     end
24
25
     patten = uint8(patten);
26
     figure ;
27
      imshow (patten);
      imwrite(patten,'dpc patten.png');
```

代码解释:

- 1,8行,生成随机数,当成图像的 raw 数据。
- 2,10-19 行,随意添加的几个异常点,模拟坏点的状态。
- 3,14-15 行是 debug 时用来定位的,也可以删除不用。
- 4, imshow 出来的图片是缩略图, 想看具体现象还是看 png 图。坏点部分放大之后显示如下图, 就是下图的白点和黑点。




图 1.6.1 坏点部分放大

1.6.2 待测图片生成 txt 文件

这一部分就是比较简单,仅仅是在 matlab 中读入文件,写入 txt 即可。

```
5 %% file head ------
    clear all;clc;close all;
     | %% user setting ------
 8
    img = imread('dpc patten.png');
 9
10
    [m,n,k]=size(img);
   u dat = uint8(img);
11
12 ∃if k==1
        print dat = u dat' ;
13
        fid = fopen('dpc patten.txt','wt');
14
15
        for i=1: (m*n)
16
            fprintf(fid,'%.2x\n',print dat(i));
            end
17
18
        fclose(fid);
19
        print img= u dat ;
20
   %% display ---
21
22
    figure,
23
    subplot(1,1,1),imshow(print img);
24
     title('org')
```

1.6.3 生成VESA 标准视频同步信号

在 1.6.2 中我们得到了一个 txt 文档。将 txt 文档导入到 verilogHDL 中,配合 VESA timing 生成器,就可以生成视频流,达到了类似一个固定帧画面的视频输入的效果。如此就可以只专注于算法部分的 FPGA 代码实现效果,而不用担心板子上的各种视频接口调试,sensor 配置等问题。


视频流生成器虽然在 vivado 里面也有 IP , 但还是自己写的调用起来方便。

```
module vesa timing gen (
                                I video clk ,
41
             input
42.
                                I reset n ,
             input
43
                                I pattern format,
             input
                         [3:0]
44
             input
                                I pattern colour,
                         [3:0]
45
             output
                         [29:0] O pattern rgb ,
46
                         [2:0] O pattern syn
             output
47
             );
48
      //
49
             [11:0] h timing syn, h timing ba, h timing ac, h timing total;
    req
50
    reg
             [11:0] v timing syn, v timing ba, v timing ac, v timing total;
51
    always @ (posedge I video clk)
          if(!I reset n) begin
52
    \oplus
          else case (I pattern format)
62
    63
    申
             4'b0000 : begin
                                        // ----- ---- 1920*1200 pixl clc
76
             4'b0001
                         : begin
                                        // ----- --- 1920 *1080p60 pix
    白//
77
         syn + back + active + front = total
78
     | //
         44 + 148 + 1920 + 88 = 2200
79
    -//
         5
              + 36 + 1080 +
                               4 = 1125
80
                 h timing syn
                                    <= 12'd44
81
                 h timing ba
                                    <= 12'd192 ; //44 +148
                 h timing ac
                                    <= 12'd2112 ;
                                                    //44 + 148 + 1920
82
83
                 h timing total
                                   <= 12'd2200 ;
                 v timing syn
                                   <= 12'd5
84
85
                 v timing_ba
                                   <= 12'd41
                                                    //5 + 36
                                                     // 5 + 36 + 1080
86
                 v timing ac
                                   <= 12'd1121 ;
87
                 v timing total
                                   <= 12'd1125 ;
88
                 end
89
             4'b0010
                         : begin
                                        // ----- 1280 *1024p60
                                                                         pixl
             4'b0011
                         : begin
                                                          1024* 768
102
115
             4'b0100
                         : begin
                                             ----- - 1280* 720
                                                                        pixl
                                         // ----- user define ----
128
             default : begin
138
139
             endcase
140
     // -
141
                     h timing out ,v timing out;
     wire
142
              [11:0] pix cnt , hyc cnt ;
143
      always @ (posedge I video clk)
                                                       <= 12'd1 ;
144
          if((!I reset n)|h timing out)
                                         pix cnt
145
                                           pix cnt
                                                       <= pix cnt + 12'd1 ;
          else
```

```
always @ (posedge I video clk)
146
147
          if(!I reset n)
                                           hyc cnt
                                                      <= 12'd1 ;
148
          else if (h timing out)
             if (v_timing out)
                                          hyc_cnt <= 12'd1 ;
hyc_cnt <= hyc_cnt
149
150
             else
                                                      <= hyc cnt + 12'd1 ;
      assign h timing out = (pix cnt==h timing total);
151
152
      assign v timing out = (hyc cnt == v timing total);
153
      // -----
      reg line_vaild ;
reg d_signal, h_signal, v_signal;
154
      req
155
156
      always @ (posedge I video clk)
157
         if (!I reset n)
                                       line vaild <= 1'd0;
          else if(hyc cnt == v timing ba) line vaild <= 1'd1;</pre>
158
159
          else if(hyc_cnt == v_timing_ac)
                                       line vaild <= 1'd0;
160
161
      always @ (posedge I video clk)
                                          d signal <= 1'b0;
162
          if(!I reset n)
163
          else if((pix cnt == h timing ba) &line vaild)
                                           d signal <= 1'b1;
164
          else if((pix cnt == h timing ac) &line vaild)
165
166
                                           d signal <= 1'b0;
167
    always @ (posedge I video clk)
168
          if(!I reset n)
                                           h signal <= 1'b0;
169
          else if(h timing out)
                                          h signal <= 1'b1;
          else if((pix cnt == h timing syn)) h signal <= 1'b0;</pre>
170
      always @ (posedge I video clk )
171
172
          if(!I reset n)
                                           v signal <= 1'b0;
          else if(v timing out&h timing out) v signal <= 1'b1;</pre>
173
174
          else if((hyc_cnt == v_timing_syn)&(h_timing_out))
                            v_signal <= 1'b0;
175
176
      // -----
177
      reg syn v, syn h , syn d ;
178
      always @ (posedge I_video_clk )
179
        {syn v, syn h , syn d} <= {v signal, h signal, d signal};</pre>
180
181 assign 0 pattern syn = {v signal, h signal, d signal};
    182
183
184 ⊟initial begin
185
         #100 ;
186
         wait (I reset n);
187
         #100 ;
188
         force 0 pattern syn[2] = 0 ;
189
        wait(0 pattern syn[1]==1);
190
        wait(0 pattern syn[1]==0);
         #500 force 0 pattern syn[2] = 1;
191
192
         wait(0 pattern syn[1]==1);
193
         wait(0 pattern syn[1]==0);
194
        wait(0 pattern syn[1]==1);
195
         wait(0 pattern syn[1]==0);
196
          #500 release O pattern syn[2] ;
197
          end
198
199 endmodule
```

- 1,51-139 行在依据外部的 $I_pattern_format$ 设定来选取不同的分辨率。 $I_pattern_format$ 设定的不同,记住外部的时钟频率也应当与之匹配。
- 2,141-175 用来生成 VESA 的同步信号, V, H, DE。 都是正向信号。有些 VESA 视频标准的同步信号与我的程序中稍有不同,比如 V,H,DE 是负的,这也是可以的。

3.1 DMT Video Timing Parameter Definitions - Positive H & Positive V Syncs:



3.5 DMT Video Timing Parameter Definitions - Total Frame Timing:




图 1.6.3.1 VESA 视频标准

以上截图来自 VESA 标准说明文档。

1.6.4 用txt 生成视频流

此模块的目的,是将 txt 文件导入到 HDL 中,然后依据 vesa_timing_gen 生成视频流。因为此次导入的是 raw 数据,所以只需要一个 rom 就可以了。

```
34
   □module file to video (
35
    input
                             I video clk
36
   input
                            I reset n
                          O_video_syn
O_video_r
O_video_g
     output [2:0]
37
   output [7:0]
38
39
   output [7:0]
     output [7:0]
40
                           O video b
41
     L);
    // ----
42
    43
44
4.5
     // -----
localparam R_FILE_PATH = "E:/peng/ISP/coms/matlab/dpc_patten.txt";

localparam G_FILE_PATH = "E:/peng/ISP/coms/matlab/dpc_patten.txt";

B_FILE_PATH = "E:/peng/ISP/coms/matlab/dpc_patten.txt";
49
50
51 🖂 // ***** I_pattern_format *****
   //4'b0000 ---> 1920*1200
52
   //4'b0001 ---> 1920*1080p60
53
     //4'b0010 ---> 1280*1024p60
54
     //4'b0011 ---> 1024*768
55
     //4'b0100 ---> 1280*720
56
57
     // ***** I pattern colour *****
     //4'b0000 ---> full colour bar
     //4'b0001 ---> almost full colour bar
59
     //4'b0010 ---> gray bar
     L// -----
61
    | □vesa timing gen vesa timing gen (
     //pattern_gen_10bit pattern_gen_10bit(

.I_video_clk (I_video_clk ),

.I_reset_n (I_reset_n ),

.I_pattern_format (4'b0001 ),

.I_pattern_colour (4'b0010 ),

.O_pattern_rgb (patten_rgb ),

.O_pattern_syn (patten_syn ) // V ,H ,DE
63
64
65
66
67
68
69
70
            );
    //----
71
     reg [23:0] d count ;
72
      always @ (posedge I video clk)
73
         74
75
76
     wire [7:0] video_r, video_g, video_b;
77
    ⊟vir rom #(
78
      ROM_ADDR_WIDTH (24
.ROM_DATA_WIDTH (8
79
                                                           ),
                                                            ),
```

```
.ROM_MEMORY_TYPE ("distributed" ), // auto
.ROM_INITIAL_FILE ( R_FILE_PATH )
 81
 82
 83
      )vir rom r(
           rom_r(
.I_rd_clk
                                     (I video clk
 84
                                    (patten_syn[0] ),
(d_count ),
 85
              .I_rd_en
 86
              .I rd add
 87
             .O rd dat
                                     (video r
 88
    L);
 89
 90
 91
     ⊞vir rom #(
102
103 ⊞vir rom #(
114
115
     reg [2:0] video_syn ;
reg [29:0] video_patten_rgb ;
116
117
118
     always @ (posedge I video clk) video syn<= patten syn;
119
     always @ (posedge I video clk) video patten rgb<= patten rgb;
120
    assign O_video_syn = video_syn;
assign O_video_r = {video_r} ;
121
122
123 assign O video g = {video g} ; //8'd120; // video patten rc
124 assign O video b = {video b} ;
125
126 ⊞//
142
143 endmodule
```

- 1,由 vesa_timing_gen 模块产生的时序,读出 rom 中的 txt 数据,形成视频流。
- 2,由于此次使用的是 raw 图,所以只用到一个 rom。也就是 78 行代码中的 ram。其他两个 rom 折叠起来了。
- 3,那么这个rom的设计方法如下。把rom类型拉到宏定义端口上,初始化路径也拉入到宏定义端口上。

```
32
33 ⊟module vir rom #(
34 parameter ROM_ADDR_WIDTH = 11,
35 parameter ROM_DATA_WIDTH = 8, //
36 parameter ROM MEMORY TYPE = "distributed" , // auto // block
    parameter ROM INITIAL FILE = "E:/peng/"
37
   L)
38
39 □(
40 input
                                     I rd clk
    input
                                     I rd en
41
42 input [ROM ADDR WIDTH-1:0]
                                   I rd add
    output reg [ROM DATA WIDTH-1:0] O rd dat
43
44 ();
45 (*rom style=ROM MEMORY TYPE*)
46 reg [ROM DATA WIDTH-1:0] mem rom gen[2**ROM ADDR WIDTH-1:0];
```

1.6.5 视频流生成 txt

那如果要把 HDL 中输出的视频信号转成 txt 呢? 当然是可以的。不过设计的时候需要注意:

- 1,有些算法里面处理完的第一帧不是我们需要的数据,或者第二帧都不是。所以设计的时候需要帧数可以选择。
- 2,有时候在 debug 的时候,输出了 xx 或者 zz 的不正常数据,需要通知到仿真器的显示界面上,而不用在大量的数据里面去查找是否有 xx 或者 zz。

```
33
34 □module video_to_file #(
parameter VIDEO_DATA_WIDTH = 11 ,
parameter FRAME_PRINT_NUMBER = 2 , // 0-9
parameter FILE_NAME_DEFINE = "dat.txt"
38
    ) (
39
     input
                                   I video clk
                                   I video rst_n ,
40
    input
                                  __video_v
41 input
42
    input
                                   I video d
43 | input [VIDEO_DATA_WIDTH-1:0] I video dat
44 );
45 // -----
46 reg
                          syn v ;
47 wire
                          syn v pos ;
48 always @(posedge I_video_clk)syn_v<= I_video_v;
integer dat file ;
52 reg [9:0] frame_select;
53 always @ (posedge I video clk)
54
       if(!I_video_rst_n) frame_select <= 10'b00_0000_0001;
else if(syn_v_pos) frame_select <= frame_select <<1;</pre>
55
56 always @ (posedge I_video_clk)
57 □
         if(frame select[FRAME PRINT NUMBER]&I video d) begin
             $fdisplay (dat file,"%h",I video dat);
58
59
             if((I video dat==8'hxx)|(I video dat==8'hzz))
                $display ("data error \n");
60
61
             end
```

- 1,52 行,frame_select 就是用来选择输出帧,不过选择的帧数越靠后,仿真所需要的时间就越长,所以尽量选择考前的,节约时间。
- 2,59 行,防止因为出错而输出了错误的符号,给到仿真器的用户界面上一个提示。txt 中写入了 zz 或者 xx 也没什么问题,而是在 debug 的时候数据量大了,到了 matlab 中,需要等很久才知道 txt 中有非数据的其他字符导致 matlab 中程序运行失败。所以这句话主要是为了节约 debug 成本的。

1.6.6 txt 生成图片

这也是一个很简短的 matlab 小程序,几行代码就满足条件了。

```
| % file to image . for gray
   clear all;clc;close all;
    % -----
    usr file = 'video r dat.txt';
10
11
    % img size
12
    img w = 1920;
13
    imq h = 1080;
    % ------
14
    %% process ------
15
    usr dat = textread(usr file, '%s');
16
17
    usr img dat =hex2dec(usr dat);
    usr img = reshape(usr img dat, img w, img h);
18
    usr img = uint8(usr img');
19
20
    imshow(usr imq);title('user')
    imwrite(usr img,'usr img.jpg');
21
```

1.6.7 testbench 全貌

综合上面所有为tb准备的代码,然后看看完整的TB 张啥样。

```
2 `timescale 1ns/1ps
 3 ⊟//
   // ***************************
                        //
 6
    //
 7
               //
 8
    L//
9
   □// COPYRIGHT : COBB.PENG
// URL : www..com
10
11
    // TEMPLATE VERSION : V00
12
13
    1//
14
    //
    // FileName :
// ModuleName :
15
16
17
    // HardWare Version :
    // Software Version :
18
19
    // Verilog Version: verilog 2001
    // Target Devices :
20
21
    // Description :
22
    11
23
    1//
    | // | |
24
    // | Version | Designer | Update
25
    |// |-----|----|----
26
    // | 00 | CobbPeng | File Created.
27
    |// |-----|------|
28
    | // | | |
29
    L// -----
30
31
32
33
   module isp tb ;
   reg
          clk ;
34
35
   reg
             video rst ;
36
   wire [2:0] video_syn ;
37
   wire [7:0] video raw ;
38
39
   // -----
   wire [7:0] dpc_thrd_value ;
40
41
    wire [2:0] bayer format ;
42
43 wire [7:0] blc_r_value ;
44 wire [7:0] blc_gr_value ;
45 wire [7:0] blc_gb_value ;
46 wire [7:0] blc_b_value ;
47
48 assign dpc_thrd_value = 8'd80;
49 assign bayer_format = 3'd0;
              bayer format = 3'd0 ; //000:BGGR 001:GBGR
```

```
wire [7:0] video_r, video_g, video_b;

file_to_video (
(clk ),
(!video_rst ),
(video_syn ),
(video_r ),
(video_g ),
(video_b )
65 // -----
66 wire [23:0] isp_dat;
67 wire [2:0] isp_syn;
68 ⊟isp #(
            .VIDEO RAWDATA_WIDTH (8
69
                                                             )
70 )isp (
    71
72
73
74
75
76
77
    .I_bayer_format (bayer_format[2:0] ),
.I_dpc_thrd_value (dpc_thrd_value ),
//
.I_blc_r_value (blc_r_value ),
.I_blc_gr_value (blc_gr_value ),
.I_blc_gb_value (blc_gb_value ),
.I_blc_b_value (blc_b_value ),
//
78
78
79
80
81
82
88 // -----
 89 ⊟video to file #(
           .VIDEO_DATA_WIDTH (8 ),
.FRAME_PRINT_NUMBER (2 ),
.FILE_NAME_DEFINE ("video_r_dat.txt")
 90 .VIDEO_DATA_WIDTH
 91
92
93 ) video_to_file_r (
_____ video_clk
                                    (clk ),
(!video_rst ),
(isp_syn[2] ),
(isp_syn[0] ),
(isp_dat[7:0] )
     .I_video_clk
.I_video_rst_n
.I_video_v
.I_video_d
.I_video_dat
 95
 97
98
99 L);
100 ±/*
124 H// -----
127 always #10 clk = ~clk ;
```

```
128
129
130
    □initial begin
131
          clk = 0; video rst = 1;
132
          #100;
          video rst = 0;
133
134
          #80 ;
135
          wait (isp_syn[0]);
136
          wait (!isp_syn[0]);
137
          wait (isp_syn[0]);
138
          wait (isp syn[2]);
139
140
          wait (!isp syn[2]);
141
          wait (isp_syn[2]);
142
143
          wait (!isp syn[2]);
      // wait (isp syn[2]);
144
145
146
147
          $stop ;
148
           end
149
150
151
      endmodule
```

- 1, 100 行和 124 行折叠部分是没有用到的 video_to_file_g, video_to_file_b。
- 2,130 行的 wait 就是在根据同步信号做延迟。比如 140,143 行,这三个 wait 的时间就是一帧。

至此,所有的 DCP 代码完毕。

1.6.8 仿真波形图

在上述的仿真代码下,依据仿真图,一步步 debug 自己的程序。

如图在 top 层,一帧的前面 4 行会无法凑齐 5*5 的矩阵,如图 1.6.8.1 所示,当输入到第五行的时候,第一次出现一个完整的 5*5 矩阵框,如图 1.6.8.2 所示。还有人记得我特意放置的 100 这个参数吗?




图 1.6.8.1 top 层仿真波形图




图 1.6.8.2 5*5 矩阵波形图

在 1.6.1 中可以看出我一共放置了 6 组坏点,每组坏点有四个。来看仿真概览图,如下图 1.6.8.3 所示。




图 1.6.8.3 每帧的坏点

这是两帧的仿真缩略图,可以看到每帧有六个发现坏点的地方。放大光标的位置可以看到每个坏点的地方是4组数据,如图 1.6.8.4 所示:




图 1.6.8.4 一组坏点波形图放大

当然,1.6.1 中的坏点生成程序,对于坏点的插入位置,可以自行调整。最后将仿真得到的txt 文档导入到 matlab 中,再生成图片,如此,DPC 从算法实现,到 FPGA 实现,仿真,完美收工。

1.7 后记

1.7.1 关于时序收敛

在 1.5 中优化后,当我把时钟频率调到 762.5M 的时候,跑到了接近这个芯片的频率的极限,也就是接近了 FPGA 时钟网络的极限。时序分析显示没有 setup,hold 违例,只有时钟脉宽违例。Design Timing Summary

Setup Hold Pulse Width Worst Negative Slack (WNS): 0.058 ns Worst Hold Slack (WHS): 0.009 ns Worst Pulse Width Slack Total Negative Slack (TNS): 0.000 ns Total Hold Slack (THS): 0.000 ns Total Pulse Width Negative Slack		
Total Negative Slack (TNS): 0.000 ns Total Hold Slack (THS): 0.000 ns Total Pulse Width Nega		
	(WPWS):	-0.044 n
Number of Failing Forderints O Number of Failing Forderints O Number of Failing Forder	ve Slack (TPW	VS): -0.174 n
Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Number of Failing Endp	ints:	4
Total Number of Endpoints: 2641 Total Number of Endpoints: 2625 Total Number of Endpo	ts:	1524
- 🔄 🗞 🔝 💿 Intra-Clock Paths - clk_out2_system_clock - Setup		
me Slack ^1 Levels High Fanout From To Total Delay Logic De	y Net Delay	Requirement
Path 1 0.058 5 23 dbg_hub/inst/DRDY_O_reg/C dbg_hub/inst/Bec_wdc_r_reg/D 1.174 0.	0.649	1.3
Path 2 0.059 4 24 dbg_hub/inst/BSstate_reg[6]/C dbg_hub/inst/BSsl_drdy_reg/D 1.146 0.	76 0.670	1.3
Path 3 0.063 4 24 dbg_hub/inst/BSstate_reg[6]/C dbg_hub/inst/Baddr_r_reg/D 1.140 0.	99 0.641	1.3
Path 4 0.064 3 22 dbg_hub/inst/B/timeout_reg/C dbg_hub/inst/BSst_r_reg[0]/CE 1.032 0.	0.732	1.3
Path 5 0.065 3 1 dbg_hub/inst/BSI_reg_reg[1]/C dbg_hub/inst/BSaddr_reg[12]/D 1.093 0.	0.700	1.3
Path 6 0.066 1 16 dbg_hub/inst/B/addr_reg[9]/C vio_top_moduleest_reg[15]/CE 0.983 0.	28 0.755	1.3
Path 7 0.066 3 22 dbg_hub/inst/B/timeout_reg/C dbg_hub/inst/l_mode_reg/CE 1.030 0.	0.730	1.3
Path 8 0.082 3 1 dbg_hub/inst/BSI_reg_reg[1]/C dbg_hub/inst/BSaddr_reg[13]/D 1.076 0.	0.653	1.3
Path 9 0.088 4 7 dbg_hub/inst/BSaddr_reg[14]/C vio_top_module/e_out_reg[0]/R 0.936 0.	55 0.581	1.3
Path 10 0.088 4 7 dbg_hub/inst/BSaddr_reg[14]/C vio_top_module/e_out_reg[1]/R 0.936 0.	55 0.581	1.3

附录1: 版本说明

版本	贡献者	说明	勘误
v00	彭晓恩	DPC 模块设计	

附录2:参与讨论

有微信群和 QQ 群 , 欢迎入群讨论

个人 wechat



(来者注明身份,拉入群聊)

QQ 群

