

# Memoria

Sistemas Electrónicos para la Automatización Docente: Jorge Romero Sánchez

# ROM y Multiplexor


Jorge Benavides Macías: jorge2@uma.es Grado en Ingeniería Electrónica, Robótica y Mecatrónica

5 de Julio de 2023 ROM y Multiplexor



# Contenido

1	Especificaciones				
2	Dise	ño		5	
	2.1	ROM		5	
		2.1.1	Estudio teórico	5	
		2.1.2	Entidad y arquitectura	5	
	2.2	MUX		6	
		2.2.1	Estudio teórico	6	
		2.2.2	Entidad y arquitectura	6	
3	Simulación				
	3.1 Test Bench				
	3.2		o de estímulos		
	3.3 Cronograma de simulación				
	3.4	Ficher	o CSV generado	12	
4					
	4.1	Esque	mático RTL	14	





# Lista de figuras

1	Cronograma de simulación de la ROM y del MUX	
2	Fichero CSV generado para la ROM y el MUX	
3	Esquemático RTL del MUX	
4	Esquemático RTL de la ROM	15
5	Esquemático RTL de la ROM de 3 bits	
	Lista de códigos	
1	Entidad de la ROM	5
2	Arquitectura de la ROM	6
3	Entidad del MUX	6
4	Arquitectura del MUX	
_	Toot bonch	12



# 1. Especificaciones

- Simular y sintetizar la ROM y el MUX propuestos en las transparencias anteriores.
- Como máximo tendrán 4 direcciones (ROM), ó de forma equivalente, dos líneas de selección (para el MUX) y el bus de datos será, como mucho de 1 byte, tanto para la ROM como para el MUX.
- Generar un único proyecto en Vivado para ambos módulos.
- Generar, para la fase de simulación, un único Test Bench con manejo de ficheros (modelo en Tema 5) que ilustre el funcionamiento correcto del los dos sistemas y su equivalencia como sistemas combinacionales, es decir, para igual entrada, igual salida en ambos casos (son 2 DUTs en el TB: la ROM y el MUX).
- Sintetizarlos a nivel RTL (RTL Analysis) para comprobar que efectivamente son combinacionales (no tiene elementos de memoria) y que se corresponden con lo que representan.



# 2. Diseño

#### 2.1. ROM

#### 2.1.1. Estudio teórico

Elemento de memoria con información fija almacenada, contiene una entrada de direcciones y una salida con los datos.

#### 2.1.2. Entidad y arquitectura

Esta entidad es muy sencilla contiene dos puertos uno de entrada y otro de salida; es interesante destacar que se usa una librería especial (work.Tipos\_ROM\_MUX) en el que se han definido algunas constantes y una matriz llamada Tabla ROM.

```
library ieee;
1
    use ieee.std_logic_1164.all;
2
    use work.Tipos_ROM_MUX.all;
5
    use ieee.numeric std.all;
6
    entity ROM is
8
     generic (N_Bits_Dir : Natural := 2);
      port (Direction : in std_logic_vector (N_Bits_Dir - 1 downto 0);
10
                       : out std_logic_vector (N_Bits_Dato - 1 downto 0));
11
    end ROM;
12
```

Código 1: Entidad de la ROM

En la arquitectura se hace un asignación en la señal *Dato* basada en la dirección de entrada, se hace un *casting* y el uso de una función para acceder a la dirección de la ROM. Además, se rellena la *Tabla\_ROM*.

```
architecture Comportamiento of ROM is

-- Se rellena la ROM con varios estilos:

constant Tabla_ROM : Tabla(0 to 2**N_Bits_Dir-1) :=

(('1','0','1','0','1','0','1','0'),

b"1011_1011", -- si no se indica la "b" no serÃa correcto

--x"CC",

--x"DD",

--x"EE",
```



Código 2: Arquitectura de la ROM

#### 2.2. MUX

#### 2.2.1. Estudio teórico

Es un dispositivo que te permite seleccionar una de las entradas con unas señales de control y obtenerla en la salida, sigue la ecuación  $n = 2^c$ , donde n es número de entradas y c en número de señales de control.

## 2.2.2. Entidad y arquitectura

La entidad del MUX se parece mucho a la entidad de la ROM ya que cuenta con un puerto de entrada asociado a la dirección y uno de salida con el dato, sin embargo añade una *Tabla\_ROM* que contiene los datos almacenados.

Código 3: Entidad del MUX

La asignación es prácticamente idéntica que la ROM, a la dirección se le hace un "casting" y luego se aplica una función.



```
architecture Comportamiento of Mux is
begin
Dato <= Tabla_ROM(to_integer(unsigned(Direccion)));
end Comportamiento;</pre>
```

Código 4: Arquitectura del MUX



# 3. Simulación

#### 3.1. Test Bench

En el Código 5 hemos hecho uso de la plantilla del campus para simulaciones desde fichero. Una de las grandes e interesantes modificaciones es la declaración de dos componentes y su respectiva estimulación para confirmar la igualdad; tiene una serie de parámetros constantes para instanciar los componentes genéricos y señales internas para la correcta estimulación.

En esta práctica hay un detalle interesante ya que hay dos *DUTs* definidas dentro del begin de la arquitectura, uno para el MUX y otro para la ROM.

```
-- Company: Universidad de Malaga
2
    -- Engineer: Izan Amador, Jorge L. Benavides
    -- Create Date: 23.11.2022 17:47:41
    -- Design Name: rom_mux
    -- Module Name: Test_Bench_Fichero - Behavioral
    -- Project Name: rom_mux
    -- Target Devices: Zybo
    -- Tool Versions: Vivado 2022.1
10
    -- Description: Comparation between a rom and a mux
11
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
    -- Additional Comments:
17
18
19
20
    library IEEE;
21
    use IEEE.STD_LOGIC_1164.ALL;
22
    use work.Tipos_ROM_MUX.all;
23
    use STD.textIO.ALL;
                                               -- Se va a hacer uso de ficheros.
24
    entity Test_Bench_Fichero is
26
    -- Port ();
27
    end Test_Bench_Fichero;
28
29
```



```
architecture Comportamiento of Test_Bench_Fichero is
31
      component MUX
32
        generic (N_Bits_Dir : Natural := 3);
33
        port (Direction : in std_logic_vector (N_Bits_Dir - 1 downto 0);
34
                        : out std_logic_vector (N_Bits_Dato - 1 downto 0);
              Tabla_ROM : in Tabla(0 to 2**N_Bits_Dir-1));
36
      end Component MUX;
37
38
      component ROM
39
        generic (N_Bits_Dir : Natural := 3);
        port (Direction : in std_logic_vector (N_Bits_Dir - 1 downto 0);
41
                        : out std_logic_vector (N_Bits_Dato - 1 downto 0));
42
      end Component ROM;
43
      constant semiperiodo : time
                                      := 10 \text{ ns};
46
      constant N_Bits_Dir : natural := 2;
47
      constant n : integer := 2;
48
     signal Direction_interno : std_logic_vector (N_Bits_Dir - 1 downto 0) := (others
50
    → => 'U');
      signal Dato_interno : std_logic_vector(N_Bits_Dato - 1 downto 0):= (others =>
51
    → 'U');
      signal Tabla_ROM_interno : Tabla(0 to 2**N_Bits_Dir-1) :=
        (('1','0','1','0','1','0','1','0'),
53
         b"1011_1011", -- si no se indica la "b" no serÃa correcto
54
         --x''CC''
55
         --x"DD"
56
         --x"EE",
57
        --x"FF"
58
         (others => '0'),
59
         (0 | 4 => '1', others => '0'));
60
61
62
    begin
63
64
      DUT1 : MUX
65
        generic map (N_Bits_Dir)
66
```



```
port map(
          Direccion => Direccion_interno,
68
          Dato => Dato interno,
69
          Tabla_ROM => Tabla_ROM_interno);
70
71
      DUT2 : ROM
72
        generic map (N_Bits_Dir)
73
        port map (
74
          Direccion => Direccion interno,
75
          Dato => Dato_interno);
76
78
      Estimulos_Desde_Fichero : process
79
80
        file Input_File : text;
81
        file Output_File : text;
83
                             : BIT_VECTOR(n-1 downto 0) := (OTHERS => '0');
        variable Input_Data
84
        variable Delay
                              : time
                                                          := 0 \text{ ms};
85
        variable Input_Line : line
                                                          := NULL;
        variable Output_Line : line
                                                          := NULL;
87
        variable Std_Out_Line : line
                                                          := NULL;
នន
        variable Correcto : Boolean
                                                          := True;
89
                                                          := ',';
        constant Coma
                              : character
90
92
      begin
93
94
    -- rom mux Estimulos.txt contiene los estÃmulos y los tiempos de retardo para el
95
     → semisumador.
        file_open(Input_File,
96
     → "C:\Users\izana\Documents\GitHub\SEA\Estimulos\rom_mux_Estimulos.txt",

→ read_mode);
    -- rom_mux_Estimulos.csv contiene los estÃmulos y los tiempos de retardo para el
97
     → Analog Discovery 2.
        file_open(Output_File,
98
       "C:\Users\izana\Documents\GitHub\SEA\CSV\rom_mux_Estimulos.csv", write_mode);
99
    -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
```



```
write(Std_Out_Line, string'("Retardo"), right, 7);
101
        write(Std_Out_Line, Coma, right, 1);
102
        write(Std_Out_Line, string'("Entradas"), right, 8);
103
104
        Output_Line := Std_Out_Line;
105
        writeline(output, Std_Out_Line);
107
        writeline(Output_File, Output_Line);
108
109
        while (not endfile(Input_File)) loop
110
          readline(Input_File, Input_Line);
112
113
          read(Input_Line, Delay, Correcto); -- Comprobacià on de que se trata de un
114
       texto que representa
           -- el retardo, si no es asà leemos la siguiente lÃnea.
          if Correcto then
116
117
             read(Input_Line, Input_Data); -- El siguiente campo es el vector de
118
       pruebas.
             Direccion_interno <= TO_STDLOGICVECTOR(Input_Data)(1 downto 0);</pre>
119
             -- De forma simult\tilde{A}; nea lo volcaremos en consola en csv.
120
             write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
121
             write(Std_Out_Line, Coma, right, 1);
122
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
        entrada.
124
             Output_Line := Std_Out_Line;
125
126
             writeline(output, Std_Out_Line);
127
             writeline(Output_File, Output_Line);
128
129
             wait for Delay;
130
          end if;
131
        end loop;
133
        file_close(Input_File);
                                               -- Cerramos el fichero de entrada.
134
        file_close(Output_File);
                                                -- Cerramos el fichero de salida.
135
136
        wait;
```



```
end process Estimulos_Desde_Fichero;

end comportamiento;

end comportamiento;
```

Código 5: Test bench

## 3.2. Fichero de estímulos

En el fichero hemos accedido a las 4 direcciones disponibles.

```
#Fichero de Estímulos de ROM_MUX
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 7 de Diciembre de 2022.
#
# Delay Time (ns) Input (Direccion [1:0]).
# Secuencia correcta
   20 ns 00
   20 ns 01
   20 ns 10
   20 ns 11
```

## 3.3. Cronograma de simulación

En la Figura 1 se observa el acceso a las 4 direcciones y los datos que contienen, los dos dispositivos producen la misma la salida, por lo tanto se confirma que si las entradas y las señales de control son equivalentes entre la ROM y el MUX.



Figura 1: Cronograma de simulación de la ROM y del MUX

# 3.4. Fichero CSV generado

El fichero generado para una posible implementación en la plaza Zybo y simulación con el Analog Discovery.






Figura 2: Fichero CSV generado para la ROM y el MUX



# 4. Síntesis

La síntesis ha sido un éxito, ambos son combinacionales y ambas entradas son de un byte, si seguimos las ecuaciones de la teoría se demuestra que son dispositivos equivalentes al ser m = n = 8 y k = l = 2 donde:

- m: tamaño del bus de datos de la ROM
- n: líneas de datos del multiplexor
- k: líneas de dirección de la ROM
- l: líneas de selección de datos del multiplexor

Es muy interesante el hecho de que ambos dispositivos a nivel de síntesis y esquemático tienen la misma forma, son en esencia multiplexores, esto es un poco más profundo ya que nos vamos a nivel de *CLB* y de como están compuestas, dando que una de sus partes esenciales es un multiplexor el síntetizador de Vivado ha optimizado la *ROM* a un multiplexor, esto ocurre porque las direcciones son de 2 bits, pero si aumentamos en uno el tamaño el diseño cambia como se muestra en la Figura 5.

# 4.1. Esquemático RTL




Figura 3: Esquemático RTL del MUX






Figura 4: Esquemático RTL de la ROM



Figura 5: Esquemático RTL de la ROM de 3 bits