


# Memoria

Sistemas Electrónicos para la Automatización Docente: Jorge Romero Sánchez

# Diseño, Simulación y Síntesis de una FSM en VHDL


**Jorge Benavides Macías**: jorge2@uma.es Grado en Ingeniería Electrónica, Robótica y Mecatrónica





# Contenido

1	Especificaciones	. 4
2	Diseño	. 5
	2.1 Estudio teórico	5
	2.1.1 Diagrama de estados	
	2.2 Entidad y arquitectura	
3	Simulación	. 10
	3.1 Test Bench	10
	3.2 Fichero de estímulos	
	3.3 Cronograma de simulación	
	3.4 Fichero CSV generado	15
4	Síntesis	. 16
	4.1 Esquemático RTL	16





# Lista de figuras

1 2 3 4	Máquina de estados de tipo Mealy	15 15
	Lista de códigos	
1	Entidad de la FSM	
	Arquitectura de la FSM	



# 1. Especificaciones

- Diseñar un enunciado, simular y sintetizar una FSM de vuestra elección al estilo Moore ó Mealy con entre 3 y 8 estados y con sólo 2 procesos: uno secuencial y uno combinacional.
- Como máximo tendrá 2 entradas y 3 salidas.
- Elaborar un informe que ilustre el procedimiento de diseño, simulación y síntesis de todo el proceso seguido.
- Podéis utilizar capturas de pantalla (cronogramas de simulación, esquemático RTL), etc.
- Incluir en el PDF los códigos VHDL empleados y la captura del fichero .CSV generado y del fichero original de estímulos en función del retardo.



# 2. Diseño

#### 2.1. Estudio teórico

Se pretende diseñar un circuito secuencial capaz de **detectar una secuencia de bits concreta**. El circuito secuencial se modela mediante una máquina de estados de tipo Mealy, como se muestra en la Figura 1, tiene como entrada un valor 'X' que intenta acertar el número correcto asociado a dicho estado y cuando completa la secuencia la 'Y' vale 1, en el resto de estados vale '0'. La secuencia correcta es **101001**.

#### 2.1.1. Diagrama de estados




Figura 1: Máquina de estados de tipo Mealy

Explicación de las transiciones:

- A: Estado inicial. No hay bit correctos. (Y = 0)
- **A->B**: Un bit correcto. (Y = 0)
- **B->C**: Dos bits correctos. (Y = 0)



- C->D: Tres bits correctos. (Y = 0)
- **D->E**: Cuatro bits correctos. (Y = 0)
- E->F: Cinco bits correctos. (Y = 0)
- **F->B**: Seis bits y secuencia correcta. (Y = 1)

Cuando se introduce un bit erróneo, se comprueba si la cadena de bits que ha llegado puede ser parte de una nueva secuencia correcta, por lo que no se vuelve directamente al estado inicial.

De esta manera, en los estados **B**, **D**, **E** y **F** al introducir un **uno**, se vuelve al estado B. Sin embargo, en los estados **C**, **A** y **F** vuelven al estado inicial **A**.

#### 2.2. Entidad y arquitectura

La descripción de la Figura 1 en lenguaje hardware empieza por la entidad y los puertos; la entidad descrita en la Código 1 cuenta con 4 puertos de entrada y uno de salida, además de un tipo de variable definido llamado "Estado". Los puertos de entrada se dividen en datos y control, la X es de tipo binario como hemos visto en el diagrama de la Figura 1 y los 3 restantes son para el control que todo sistema secuencial necesita.

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity detector_secuencia is
4
                 : in std_logic;
     port(x
       clk : in std_logic;
       reset : in std_logic;
              : in std_logic;
              : out std_logic);
10
     type Estado is (A, B, C, D, E, F);
11
12
   end detector_secuencia;
13
```

Código 1: Entidad de la FSM

La arquitectura propuesta en la Código 2 cuenta con dos procesos muy bien definidos, uno combinacional y otro secuencial, el combinacional representa los distintos estados en los que se encuentra la máquina, la lista de sensibilidades es la que representa la dependencia con el estado actual y la entrada 'X'.

Como máquina Mealy la salida está dentro del condicional ya que depende de la entrada. El proceso secuencial tiene una lista de sensibilidades que depende del *clk*, *reset* y *cke*. Los cambios de estado se producen en los flancos de subida del reloj.



```
architecture Behavioral of detector_secuencia is
      signal Estado_Actual : Estado := A;
      signal Proximo_Estado : Estado;
    begin
      Combinacional : process(x, Estado_Actual)
      begin
        case Estado_Actual is
10
           when A =>
             -- Ecuacion de Transicion de Estado A:
12
             if x = '1' then
13
               Proximo_Estado <= B;</pre>
14
               -- Ecuacion de salida A:
15
               y <= '0';
             else
17
               Proximo_Estado <= A;</pre>
18
               y <= '0';
19
             end if;
20
21
           when B =>
22
             -- Ecuacion de Transicion de Estado B:
23
             if x = '0' then
24
               Proximo_Estado <= C;</pre>
               -- Ecuacion de salida B:
26
               y <= '0';
27
             else
28
               Proximo_Estado <= A;</pre>
29
               y <= '0';
             end if;
31
32
33
             -- Ecuacion de Transicion de Estado C:
34
             if x = '1' then
               Proximo_Estado <= D;</pre>
36
               -- Ecuacion de salida C:
37
               y <= '0';
38
             else
39
```



```
Proximo_Estado <= A;</pre>
                -- Ecuacion de salida C:
41
               y <= '0';
42
             end if;
43
           when D =>
             -- Ecuacion de Transicion de Estado:
             if x = '0' then
47
               Proximo_Estado <= E;</pre>
48
               -- Ecuacion de salida:
               y <= '0';
             else
51
               Proximo_Estado <= B;</pre>
52
                -- Ecuacion de salida:
53
               y <= '0';
             end if;
56
           when E =>
57
    -- Ecuacion de Transicion de Estado:
58
             if x = '0' then
               Proximo_Estado <= F;</pre>
60
                -- Ecuacion de salida:
61
               y <= '0';
62
             else
63
               Proximo_Estado <= B;</pre>
               -- Ecuacion de salida:
               y <= '0';
66
             end if;
67
68
           when F =>
              -- Ecuacion de Transicion de Estado:
70
             if x = '1' then
71
               Proximo_Estado <= B;</pre>
72
                -- Ecuacion de salida:
73
               y <= '1'; -- La secuencia es correcta '101001'
75
               Proximo_Estado <= A;</pre>
76
                -- Ecuacion de salida:
77
               y <= '0';
```



```
end if;
        end case;
80
      end process Combinacional;
81
82
      Secuencial : process(clk, reset, cke)
      begin
        if reset = '1' then
85
          Estado_Actual <= A;</pre>
86
        elsif rising_edge(clk) then
87
           if cke = '1' then
88
             Estado_Actual <= Proximo_Estado;</pre>
             end if;
90
        end if;
91
      end process Secuencial;
92
    end Behavioral;
```

Código 2: Arquitectura de la FSM



## 3. Simulación

#### 3.1. Test Bench

Para realizar la simulación del dispositivo hemos usado la plantilla del campus "Test\_Bench\_Fichero" con una serie de modificaciones, se observa claramente en el Código 3 que se ha instanciado el componente detector\_secuencia (Código 1), se han declarado una serie de señales internas, inicializadas con el valor 'U' ("uninitialized") para trabajar en simulación, y que en el DUT (Device Under Test) se ha asociado a cada puerto del componente una señal interna.

En el proceso "estímulos\_Desde\_Fichero" también hemos modificado el tamaño del input data, ya que solo necesitamos un estímulo.

La estimulación de las señales de control se ha hecho mediante procesos ya que es más sencillo de condificar, la entrada de datos se ha hecho en el fichero de estímulos.

```
1
    -- Company: Universidad de Málaga
    -- Engineer: Izan Amador, Jorge L. Benavides
    -- Create Date: 23.11.2022 17:47:41
    -- Design Name: FSM - Mealy
    -- Module Name: Test_Bench - Behavioral
    -- Project Name: Sincronizador
    -- Target Devices: Zybo
    -- Tool Versions: Vivado 2022.1
10
    -- Description: Debouncer for a button.
11
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
19
20
   library IEEE;
21
   use IEEE.STD_LOGIC_1164.ALL;
   use STD.textIO.ALL;
                                               -- Se va a hacer uso de ficheros.
23
24
    entity Test_Bench_Fichero is
25
    -- Port ();
26
```



```
end Test_Bench_Fichero;
27
28
    architecture Comportamiento of Test_Bench_Fichero is
29
30
      component detector_secuencia
31
        port(x : in std_logic;
32
              clk : in std_logic;
33
              reset : in std_logic;
34
                   : in std_logic;
35
                   : out std_logic);
36
      end Component detector_secuencia;
37
38
39
      constant semiperiodo : time
                                      := 10 \text{ ns};
40
      signal x_interno, y_interno, reset_interno, cke_interno : std_logic := 'U';
      signal clk_interno : std_logic := '0';
43
44
    begin
45
      DUT : detector_secuencia
47
        port map(
48
          x => x_interno,
49
          y => y_interno,
50
          reset => reset_interno,
          clk => clk_interno,
52
          cke => cke_interno);
53
54
    -- Taken from The Student Guide to VHDL, Peter J.Asheden
55
      clock_gen : process (clk_interno) is
      begin
57
        if clk_interno = '0' then
58
          clk_interno <= '1' after semiperiodo,</pre>
59
                           '0' after 2*semiperiodo;
60
        end if;
      end process clock_gen;
62
63
      cke_interno <= '1';</pre>
64
65
```



```
reset : process
      begin
67
       reset_interno <= '0';</pre>
68
        wait for 5 ns;
69
        reset_interno <= '1';
       wait for 5 ns;
       reset_interno <= '0';
72
       wait;
73
      end process reset;
74
75
      Estimulos_Desde_Fichero : process
77
        file Input_File : text;
78
        file Output_File : text;
79
       variable Input_Data : BIT_VECTOR(0 downto 0) := (OTHERS => '0');
       variable Delay
                              : time
                                                         := 0 ms;
82
       variable Input_Line : line
                                                         := NULL;
83
       variable Output Line : line
                                                         := NULL;
84
        variable Std_Out_Line : line
                                                         := NULL;
        variable Correcto
                             : Boolean
                                                         := True:
        constant Coma
                              : character
                                                         := ',';
87
88
89
     begin
91
    -- detector secuencia mealy Estimulos.txt contiene los estímulos y los tiempos de
92
    → retardo para el semisumador.
        file_open(Input_File,
    → "C:\Users\izana\Documents\GitHub\SEA\Estimulos\detector_secuencia_mealy_Estimulos.txt",
    → read mode);
    -- detector_secuencia_mealy_Estimulos.csv contiene los estímulos y los tiempos de
    → retardo para el Analog Discovery 2.
        file_open(Output_File,
      "C:\Users\izana\Documents\GitHub\SEA\CSV\detector_secuencia_mealy_Estimulos.csv",

    write_mode);

96
    -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
97
        write(Std_Out_Line, string'("Retardo"), right, 7);
```



```
write(Std_Out_Line, Coma, right, 1);
        write(Std_Out_Line, string'("Entradas"), right, 8);
100
101
        Output_Line := Std_Out_Line;
102
103
        writeline(output, Std_Out_Line);
        writeline(Output_File, Output_Line);
105
106
        while (not endfile(Input_File)) loop
107
108
          readline(Input_File, Input_Line);
110
          read(Input_Line, Delay, Correcto); -- Comprobación de que se trata de un
111
        texto que representa
           -- el retardo, si no es así leemos la siguiente línea.
          if Correcto then
114
            read(Input_Line, Input_Data); -- El siguiente campo es el vector de
115
       pruebas.
            x_interno <= TO_STDLOGICVECTOR(Input_Data)(0);</pre>
116
117
             -- De forma simultánea lo volcaremos en consola en csv.
118
            write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
119
             write(Std_Out_Line, Coma, right, 1);
120
            write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
        entrada.
122
            Output_Line := Std_Out_Line;
123
124
            writeline(output, Std_Out_Line);
125
            writeline(Output_File, Output_Line);
126
127
            wait for Delay;
128
          end if;
129
        end loop;
131
        file_close(Input_File);
                                               -- Cerramos el fichero de entrada.
132
        file_close(Output_File);
                                               -- Cerramos el fichero de salida.
133
134
        wait;
```



```
end process Estimulos_Desde_Fichero;

end Comportamiento;

end Comportamiento;
```

Código 3: Test bench de la FSM

#### 3.2. Fichero de estímulos

En el fichero de estímulo hemos descrito una serie de secuencias para probar todos los estados, en algunos casos son correctas y en otros incorrectas para observar los distintos saltos.

```
#Fichero de Estímulos de detector secuencia mealy.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 29 de Noviembre de 2022.
# Delay Time (ns) Input (I).
# Wait for reset
    40 ns 0
# Secuencia correcta
   20 ns 1
    20 ns 0
   20 ns 1
   20 ns 0
    20 ns 0
    20 ns 1
# Secuencias aleatorias (erróneas)
# Primera secuencia
    25 ns 0
    25 ns 0
    25 ns 1
    25 ns 1
    25 ns 0
    25 ns 1
# Segunda secuencia
    25 ns 1
    25 ns 1
    25 ns 0
```

25 ns 0



25 ns 0 25 ns 1

# 3.3. Cronograma de simulación

El cronograma resultante solo tiene una secuencia correcta (señal 'Y' en rojo del cronograma) que coincide con el fichero de estímulos y que además es el único código que paso por todo los estados disponibles tal y como se ha definido en la Figura 1.



Figura 2: Cronograma de simulación de la FSM

### 3.4. Fichero CSV generado

El CSV generado para una posible implementación en el Analog Discovery.




Figura 3: Fichero CSV generado para la FSM



# 4. Síntesis

# 4.1. Esquemático RTL

La síntesis del diseño ha sido todo un éxito, cuenta con 5 multiplexores y un registro, como se puede ver en la Figura 4 no hay ningún *latch* por la tanto la síntesis es correcta.




Figura 4: Esquemático RTL de la FSM