

Memoria

Sistemas Electrónicos para la Automatización Docente: Jorge Romero Sánchez

Ejercicios básicos

Izan Amador Bustos: izan.amador@uma.es Grado en Ingeniería Electrónica, Robótica y Mecatrónica

5 de Julio de 2023 Ejercicios básicos



Contenido

1	Espe	pecificaciones			
2	Solu	iciones		4	
	2.1	Multipl	exor	4	
		2.1.1	Diseño	4	
		2.1.2	Simulación	6	
		2.1.3	Síntesis	8	
	2.2	Sumad	or	9	
		2.2.1	Diseño	9	
		2.2.2	Simulación	10	
		2.2.3	Síntesis	12	
	2.3	Registr	o de desplazamiento	13	
		2.3.1	Diseño	13	
		2.3.2	Simulación	14	
		2.3.3	Síntesis	17	
	2.4	Contad	or ascendente	18	
		2.4.1	Diseño	18	
		2.4.2	Simulación	21	
		2.4.3	Síntesis	25	
		2.4.4	Verificación con Analog Discovery	26	
3	Anex	xos		27	
	3.1	Multipl	exor	27	
	3.2	Sumad	or	31	
	3.3		o de desplazamiento	35	
	3.4				



Lista de figuras

1	Simulación de multiplexor 2 a 1	7
2	Fichero CSV generado para el MUX2a1	8
3	Esquemático RTL del multiplexor 2 a 1	8
4	Simulación de sumador	11
5	Fichero CSV generado para el Sumador	12
6	Esquemático RTL de simulación	12
7	Simulación de registro de desplazamiento	16
8	Fichero CSV generado para el registro de desplazamiento	17
9	Esquemático RTL del registro de desplazamiento	18
10	Simulación de contador ascendente	24
11	Fichero CSV generado para el contador ascendente	25
12	Esquemático RTL de contador ascendente	25
13	Conexionado del Analog Discovery con la Zybo	26
14	Verificación de contador ascendente en Waveforms	26
	line de Aliena	
	Lista de códigos	
1	Entidad del Mux2a1	5
2	Arquitectura del Mux2a1	5
3	Test Bench del Mux2a1	6
4	Entidad del Sumador	9
5	Arquitectura del Sumador	9
6	Test Bench del Sumador	10
7	Entidad del Registro de desplazamiento	13
8	Arquitectura del Registro de desplazamiento	14
9	Test bench del Registro de desplazamiento	16
10	Entidad del Contador ascendente	19
11	Arquitectura del Contador ascendente	21
12	Testbench del Contador ascendente	23
13	Top del del Mux2a1	27
14	TestBench del Mux2a1	31
15	Top del Sumador	31
16	TestBench del Sumador	35
17	Top del Registro de desplazamiento	36
18	TestBench del Registro de desplazamiento	40
19	Top del Contador ascendente	42
20	Tost Bonch dol Contador ascondente	47



1. Especificaciones

Del ejercicio:

- Seleccionar dos de los circuitos combinacionales propuestos en las transparencias 7 a 10 de vuestra elección y dos de los circuitos secuenciales propuestos en las transparencias 12 a 17, también de vuestra elección.
- Explicar brevemente en un estudio previo, cómo funcionan los modelos (para la memoria).
- Generar un proyecto en Vivado (uno para cada modelo elegido).
- Generar, para la fase de simulación, un Test Bench con manejo de ficheros (modelo en Tema 5) que ilustre el funcionamiento correcto de los mismos.
- Sintetizar a nivel RTL (RTL Analysis) para comprobar que son efectivamente combinacionales ó secuenciales.

De la memoria:

- Elaborar un informe que ilustre el procedimiento de diseño, simulación y síntesis de todo el proceso seguido.
- Es posible utilizar capturas de pantalla (cronogramas de simulación, esquemáticos RTL), etc.
- Incluir en el PDF los códigos VHDL empleados y la captura de los ficheros .CSV generados y del fichero original de estímulos en función del retardo.

2. Soluciones

2.1. Multiplexor

2.1.1. Diseño

Estudio teórico

Definimos el multiplexor como un circuito combinacional con 2^n entradas de datos, n entradas de selección y una única salida. La entrada de control permite seleccionar una única entrada de datos para que sea transmitida a la salida.

De esta manera, la implementación de un multiplexor puede tener distintas aplicaciones como la de serializador, selector, implementador de funciones lógicas (diseñándolas a partir de conexiones con 0 y 1 de sus entradas de la expresión de álgebra de bool deseada) o transmisor de datos.

Codificación en VHDL

```
library ieee;
use ieee.std_logic_1164.all;
```



```
3
    entity MuxV_2a1 is
4
      generic(
5
        n : integer := 8);
6
      port(
           : in std_logic_vector(n-1 downto 0);
        x0
           : in std_logic_vector(n-1 downto 0);
9
        sel : in std_logic;
10
            : out std_logic_vector(n-1 downto 0));
11
    end MuxV_2a1;
12
```

Código 1: Entidad del Mux2a1

En nuestro caso, se realiza la implementación de dos entradas de datos, siendo el parámetro del tamaño del dato de entrada definido en la lista de genéricos como n. Las entradas de datos y la salida se definen como vectores de la librería std_logic por su tamaño variable en función del parámetro, mientras que es posible definir el selector como una entrada de un único bit.

```
architecture Behavioral of MuxV_2a1 is
1
    begin
2
      process(sel, x0, x1)
3
      begin
        if sel = '1' then
          y \ll x1;
        else
          y \ll x0;
        end if;
9
      end process;
10
    end Behavioral;
```

Código 2: Arquitectura del Mux2a1

En la arquitectura se incluyen las entradas en la lista de sensibilidades y se describe el comportamiento mediante un condicional. Si la entrada de selección se encuentra a uno, se asignará a la salida en valor de la segunda entrada. Si se encuentra a cero, se asignará la primera.



2.1.2. Simulación

Test Bench

```
entity Test_Bench_Fichero is
1
    -- Port ();
    end Test_Bench_Fichero;
    architecture Comportamiento of Test_Bench_Fichero is
5
      component MuxV_2a1
        generic(
         n : integer := 8);
        port(
10
          x0 : in std_logic_vector(n-1 downto 0);
11
          x1 : in std_logic_vector(n-1 downto 0);
12
          sel : in std_logic;
13
          y : out std_logic_vector(n-1 downto 0));
14
      end Component MuxV_2a1;
15
16
      constant n: integer := 1;
17
     signal x0_interno, x1_interno, y_interno : std_logic_vector(n-1 downto 0):=
18
     signal sel_interno : std_logic := 'U';
19
20
   begin
21
22
     DUT : MuxV_2a1
23
        generic map (n)
24
       port map(
25
          x0 => x0_interno,
26
          x1 => x1_interno,
27
          sel => sel_interno,
28
          y => y_interno);
29
30
    [...]
31
32
   variable Input_Data : BIT_VECTOR(2 downto 0) := (OTHERS => '0');
33
```



Código 3: Test Bench del Mux2a1

Para la simulación, se modifica la plantilla de banco de pruebas mediante uso de ficheros proporcionada, en la que se realizan distintos cambios, siendo los más significativos:

- La instanciación del componente
- La definición de las señales internas
- El mapeado de las entradas y salidas con los señales internas

En el fragmento del Código 3 podemos observar la entidad vacía necesaria para la correcta definición del banco de pruebas.

Además, se define la variable de los datos de entrada de tamaño 3.

El código completo se incluye como anexo en Código 14.

Fichero de estímulos

```
#Fichero de Estímulos de Multiplexor 2 a 1.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 6 de Diciembre de 2022.
#
# Delay Time (ns) Input (x0,x1,sel).

10 ns 010
10 ns 011
10 ns 010
10 ns 011
10 ns 010
10 ns 010
10 ns 011
```

Se realiza un fichero de estímulos básico en el que las entradas de datos del dispositivo permanecen constantes mientras que la entrada de selección va variando.

Cronogramas de simulación



Figura 1: Simulación de multiplexor 2 a 1

En la Figura 1 se aprecia como, efectivamente, el valor de la salida va cambiando en función de la entrada de la selección.



Fichero CSV generado




Figura 2: Fichero CSV generado para el MUX2a1

Aunque en este ejercicio no se realiza la verificación con Analog Discovery, se genera un archivo csv con los estímulos de entrada para su lectura en Waveforms. El archivo se genera correctamente, con el mismo formato que los estímulos en el fichero de texto plano.

2.1.3. Síntesis

Esquemático RTL

Se realiza el esquemático del multiplexor deseado con la entrada de selección y las entradas de datos de 8 bits. No se aprecian elementos de circuitos secuenciales como latches, por lo que se considera correcta la síntesis.




Figura 3: Esquemático RTL del multiplexor 2 a 1



2.2. Sumador

2.2.1. Diseño

Estudio teórico

Definimos el bloque sumador sin acarreo como un circuito que implementa la operación de adición sobre dos entradas numéricas (asumiendo que ambas son positivas). Precisamente, al no tener acarreo, no presenta la utilidad y flexibilidad de otros bloques como el semisumador o el sumador completo, que pueden ser concatenados para realizar elementos más complejos. Sencillamente implementa la operación de suma, sin realizar un trato especial al desbordamiento.

Codificación en VHDL

```
library ieee;
   use ieee.std_logic_1164.all;
2
   use ieee.numeric_std.all;
3
   entity Sum is
5
     generic(
6
       n : integer := 8);
7
      port(x : in std_logic_vector(n-1 downto 0);
8
           y : in std_logic_vector(n-1 downto 0);
9
           s : out std_logic_vector(n-1 downto 0));
10
   end Sum;
11
```

Código 4: Entidad del Sumador

Se definen dos entradas x,y y una salida suma como vectores de la librería std_logic en función de un genérico inicializado a 8 unidades por defecto. Además, se incluye la librería numeric para definir los tipos unsigned.

```
architecture Simple of Sum is
begin
s <= std_logic_vector(unsigned(x) + unsigned(y));
end Simple;</pre>
```

Código 5: Arquitectura del Sumador

Se realiza un casting de **std_logic_vector** a **unsigned** y otro casting de **unsigned** a **std_logic_vector** antes de la asignación del valor a la salida s. Por lo tanto, el bloque interpretará los datos de entrada asumiendo que son cadenas de bits sin signo, por lo que no es posible realizar la suma de números negativos.



2.2.2. Simulación

Test Bench

```
entity Test_Bench_Fichero is
    -- Port ();
    end Test_Bench_Fichero;
   architecture Comportamiento of Test_Bench_Fichero is
      component Sum
        generic(
          n : integer := 8);
        port(x : in std_logic_vector(n-1 downto 0);
10
             y : in std_logic_vector(n-1 downto 0);
11
             s : out std_logic_vector(n-1 downto 0));
      end Component Sum;
13
14
      constant n: integer := 2;
15
      signal x_interno, y_interno, s_interno : std_logic_vector(n-1 downto 0):= (others
16
    17
   begin
18
19
      DUT : Sum
20
        generic map (n)
21
        port map(
22
          x => x_interno,
23
          y => y_interno,
24
          s => s_interno);
    [...]
26
                             : BIT VECTOR(3 downto 0) := (OTHERS => '0');
       variable Input_Data
27
```

Código 6: Test Bench del Sumador

Del fichero del banco de pruebas cabe destacar que el valor del tamaño de los vectores de entrada es 4 ya que cada entrada presenta dos bits. Por otra parte, el tamaño de todas las señales es el mismo ya que tanto las entradas como las salidas son de dos bits.

Se realizan los pasos necesarios para la correcta definición del banco de pruebas como son mantener la entidad vacía, la instanciación del componente y el mapeado de los puertos y los genéricos en el dispositivo bajo pruebas (DUT).



Fichero de estímulos

```
#Fichero de Estímulos de Sumador.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 6 de Diciembre de 2022.
# Delay Time (ns) Input (x,y).
                   0000
  10ns
                   0001
  10ns
  10ns
                   0010
  10ns
                   0011
  10ns
                   0100
  10ns
                   0101
  10ns
                   0110
  10ns
                   0111
  10ns
                   1000
  10ns
                   1001
  10ns
                   1010
  10ns
                   1011
  10ns
                   1100
  10ns
                   1101
  10ns
                   1110
  10ns
                   1111
```

En el fichero de estímulos se codifican los dos bits más significativos como los valores de x, y los menos significativos como los valores de y. Se realizan todas las combinaciones posibles espaciadas mediante 10 nanosegundos.

Cronogramas de simulación



Figura 4: Simulación de sumador

Se observa como se realiza la operación de suma correctamente, en este caso se muestran los datos en formato decimal para una comprensión más sencilla de los mismos. Las entradas se representan en magenta y la salida en rojo. Finalmente, puede observarse como se produce desbordamiento en los últimos casos.



Fichero CSV generado




Figura 5: Fichero CSV generado para el Sumador

Se escribe correctamente el fichero en formato de valores separados entre comas coincidiendo con el fichero de estímulos de texto plano.

2.2.3. Síntesis

Esquemático RTL

Se sintetiza con éxito el esquemático con dos entradas y una salida de 8 bits, por lo que coincide con el diseño inicial planteado.




Figura 6: Esquemático RTL de simulación



2.3. Registro de desplazamiento

2.3.1. Diseño

Estudio teórico

Se define el registro de desplazamiento como un circuito de **carácter secuencial síncrono** formado por biestables que se conectan en cascada capaz de desplazar un dato a la derecha o a la izquierda, realizando las funciones de división y multiplicación respectivamente.

En nuestro caso, el dispositivo desplaza hacia la izquierda los datos y los carga también empezando por el bit menos significativo.

El funcionamiento del circuito depende de una entrada d que determina si se va a desplazar el dato o no, y otra entrada des en la que se carga el dato a desplazar. En el flanco de subida del reloj, se actualizan los valores almacenados, descartando el primer bit más significativo, desplazando hacia la izquierda el menos significativo e introduciendo el nuevo dato a cargar.

Codificación en VHDL

```
library ieee;
   use ieee.std_logic_1164.all;
2
3
   entity Reg_Des is
4
      generic(n : integer := 4);
     port(
       d
                   : in std_logic;
                   : out std_logic_vector(n-1 downto 0);
        q
8
        reset, des : in std_logic;
9
        clk
                    : in std_logic);
10
   end Reg_Des;
11
```

Código 7: Entidad del Registro de desplazamiento

Cabe destacar de la entidad los dos tipos de entradas. En primer lugar las entradas de control clk, reset, des se realizarán mediante procesos, mientras que d (el dato a cargar) se cargará mediante el fichero de texto plano.

```
architecture A of Reg_Des is
signal temp : std_logic_vector(n-1 downto 0);
begin
process(clk, reset)
begin
```



```
if reset = '1' then
          temp <= (others => '0');
        elsif rising_edge(clk) then
          if des = '1' then
            for i in temp'high downto 1 loop
10
               -- 'high Atributo para detectar el indice mayor de un array
               temp(i) <= temp(i-1);</pre>
12
            end loop;
13
            temp(0) \le d;
14
          end if;
15
        end if;
      end process;
17
      q <= temp;
18
    end A;
19
```

Código 8: Arquitectura del Registro de desplazamiento

La arquitectura presenta dos procesos. El proceso secuencial con la lista de sensibilidad de *clk* y *reset* y el proceso combinacional de la asignación de *temp* a *q*.

2.3.2. Simulación

Test Bench

```
entity Test_Bench_Fichero is
   -- Port ();
   end Test_Bench_Fichero;
   architecture Comportamiento of Test_Bench_Fichero is
     component Reg_Des
       generic(n : integer := 4);
       port(
          d
                     : in std_logic;
10
                     : out std_logic_vector(n-1 downto 0);
         reset, des : in std_logic;
12
          clk
                     : in std_logic);
13
     end Component Reg_Des;
14
15
```



```
constant semiperiodo : time := 10 ns;
16
      constant periodo : time := 2*semiperiodo;
17
      constant n: integer := 2;
18
      signal q_interno : std_logic_vector(n-1 downto 0):= (others => 'U');
19
      signal d_interno, reset_interno, des_interno : std_logic := 'U';
20
      signal clk_interno : std_logic := '0';
22
    begin
23
24
      DUT : Reg_Des
25
        generic map (n)
        port map(
27
          d => d_interno,
28
          q => q_interno,
29
          reset => reset_interno,
30
          des => des_interno,
          clk => clk_interno);
32
33
      clock_gen: process (clk_interno) is
34
      begin
35
        if clk_interno = '0' then
36
          clk_interno <= '1' after semiperiodo,</pre>
37
                            '0' after periodo;
38
        end if;
39
      end process clock_gen;
41
      des_interno <= '1';</pre>
42
43
      reset: process
      begin
        reset_interno <= '0';</pre>
46
        wait for 2*periodo;
47
        reset_interno <= '1';</pre>
48
        wait for 1*periodo;
49
        reset_interno <= '0';</pre>
        wait;
51
      end process reset;
52
53
    [...]
```



```
variable Input_Data : BIT_VECTOR(0 downto 0) := (OTHERS => '0');
```

Código 9: Test bench del Registro de desplazamiento

En el banco de pruebas se realizan tres procesos distintos: uno para el reloj, otro para reset y una asignación constante de *des* a 1 para realizar desplazamiento durante toda la simulación. Se definen las constantes necesarias para los mismos y las señales internas con la inicialización al valor indefinido además de continuar con la estructura necesaria para el correcto funcionamiento del banco de prueba explicada en los ejercicios anteriores.

Se define la constante *n* a 2 para facilitar la simulación y entendimiento del dispositivo, en lugar del valor definido por defecto de 4.

Fichero de estímulos

```
#Fichero de Estímulos de Registro de Desplazamiento.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 6 de Diciembre de 2022.
#
# Delay Time (ns) Input (d).

20 ns 0
20 ns 1
```

En el fichero de estímulos se introducen los datos únicamente para d ya que las señales del control secuencial se realizan mediante procesos en el banco de pruebas.

Cronogramas de simulación




Figura 7: Simulación de registro de desplazamiento



En el cronograma puede apreciarse como se mantiene *desinterno* constante, por lo que siempre que haya un flanco de subida se desplaza el dato. Se realiza un reset y se aprecia el funcionamiento requerido, se carga el dato en el bit menos significativo, se descarta el bit más significativo y se realiza el desplazamiento del bit menos significativo al más significativo en el flanco de subida.

Fichero CSV generado

Se observa como en el fichero de valores separados mediante comas se almacenan los estímulos del fichero de texto plano correctamente.




Figura 8: Fichero CSV generado para el registro de desplazamiento

2.3.3. Síntesis

Esquemático RTL

Se realiza la síntesis del diseño con éxito ya que el esquemático presenta las entradas y salidas deseadas. El tamaño de q es de 4 debido a que el genérico en el top tiene ese valor, mientras que en la simulación se usa el parámetro reducido a 2.






Figura 9: Esquemático RTL del registro de desplazamiento

2.4. Contador ascendente

2.4.1. Diseño

Estudio teórico

Se define el contador ascendente como un circuito secuencial síncrono capaz de realizar una cuenta con incrementos en unidades a un valor almacenado en memoria cada flanco de subida de reloj hasta un número determinado en el que se finaliza la cuenta.

Para el diseño del sistema se utilizarán elementos sincronizadores para controlar los posibles rebotes provenientes de los botones físicos al implementar el sistema.

Además, se incorporará la señal de activación de reloj con el objetivo de ralentizar y controlar la ejecución del sistema en su verificación mediante el módulo Analog Discovery.

Estructura de la entidad

```
entity top is

generic(counter_size : integer := 4; -- tamano del contador

filter_size : integer := 32); -- tamano del filtro

port(jc_in : in std_logic_vector (counter_size-1 downto 0);

reset : in std_logic;

ce : in std_logic;
```



```
1 load : in std_logic;
2 clk : in std_logic;
3 jd_out : out std_logic_vector (counter_size-1 downto 0);
10 fdc : out std_logic
11 );
12 end entity top;
```

Código 10: Entidad del Contador ascendente

Las entradas de *ce*, *reset*, y *load* se habilitarán en el fichero .xdc para poder ser accionadas mediante la interfaz física de la FPGA.

El tamaño del filtro es de 4 unidades para la simulación para que el cronograma sea más legible y de 32 unidades para la implementación para su correcto funcionamiento con el hardware y las pruebas realizadas.

El funcionamiento de *jcin* es el siguiente: al activar la entrada *load* se carga su valor almacenado en la salida *jcout*. También se define una entrada de reloj *clk*, la salida *jdout* y una señal de salida de final de cuenta *fdc*.

El tamaño del contador se inicializa a 4 por simplicidad de la simulación.

```
architecture Behavioral of top is
1
      component Sincronizador
        generic (m : integer := 1);
                                              -- tamano del filtro
        Port(
          Ι
                : in std_logic;
          CKE
                : out std_logic;
          reset : in std_logic;
               : in std_logic);
          clk
      end component Sincronizador;
10
11
      component Contador_Asc
12
        generic(n : integer := 8);
13
        port(din
                              : in std_logic_vector(n-1 downto 0);
14
                              : out std_logic_vector(n-1 downto 0);
             dout
15
             reset, ce, load : in std_logic;
16
             fdc
                              : out std_logic;
17
             clk
                              : in std_logic);
      end component Contador_Asc;
19
20
      signal reset_interno : std_logic := 'U';
21
```



```
signal ce_interno : std_logic := 'U';
      signal load_interno : std_logic := 'U';
23
24
    begin
25
26
      Sincronizador_reset : Sincronizador generic map(filter_size)
27
        port map(
28
          I
               => reset,
29
          CKE => reset_interno,
30
          reset => '0',
31
          clk
              => clk
          );
33
      Sincronizador_ce : Sincronizador generic map(filter_size)
34
        port map(
35
          Ι
               => ce,
          CKE => ce_interno,
          reset => '0',
38
          clk => clk
39
          );
40
      Sincronizador_load : Sincronizador generic map(filter_size)
41
        port map(
42
          Ι
               => load,
43
              => load_interno,
44
          reset => '0',
45
          clk
              => clk
          );
47
48
      Contador : Contador_Asc generic map(counter_size)
49
        port map(
50
          din => jc_in,
          reset => reset_interno,
52
          ce => ce_interno,
53
          load => load_interno,
54
          clk => clk,
55
          dout => jd_out,
          fdc => fdc
57
          );
58
59
```



```
end Behavioral;
```

Código 11: Arquitectura del Contador ascendente

En el Código 11, la arquitectura, se instancian los componentes del sincronizador (que posee el antirebotes) y el contador ascendente. Se definen las señales internas necesarias inicializadas como indefinidas y se mapean las señales internas con las señales y entradas correspondientes.

En el sincronizador, el genérico m se encuentra a 1 para su correcta identificación del componente, ya que así se encontraba definido inicialmente.

2.4.2. Simulación

Test Bench

```
entity Test_Bench is
   -- Port ();
   end Test Bench;
   architecture Comportamiento of Test_Bench is
     component top
7
       8
               filter size : integer := 32); -- tamano del filtro
       port(jc_in : in std_logic_vector (counter_size-1 downto 0);
10
            reset : in std_logic;
                  : in std_logic;
            ce
12
            load
                  : in std_logic;
13
            clk
                  : in std_logic;
14
            jd_out : out std_logic_vector (counter_size-1 downto 0);
            fdc
                  : out std_logic
16
            );
17
     end Component top;
18
19
     constant semiperiodo : time := 10 ns;
20
     constant periodo : time := 2*semiperiodo;
21
     constant counter_size: integer := 4;
22
     constant filter_size : integer := 4;
23
     signal jc_in_interno : std_logic_vector(counter_size-1 downto 0) := (others =>
24

'U');
     signal reset_interno, fdc_interno : std_logic := 'U';
25
```



```
signal clk_interno, ce_interno, load_interno : std_logic := '0';
26
      signal jd_out_interno : std_logic_vector(counter_size-1 downto 0) := (others =>
27

'U');
    begin
28
29
      DUT : top
30
      generic map (counter_size, filter_size)
31
        port map(
32
          jc_in => jc_in_interno,
33
          reset => reset_interno,
34
                  => ce_interno,
          се
          load
                 => load_interno,
36
                  => clk_interno,
          clk
37
          jd_out => jd_out_interno,
38
                 => fdc_interno);
          fdc
      clock_gen: process (clk_interno) is
41
      begin
42
        if clk interno = '0' then
43
           clk_interno <= '1' after semiperiodo,</pre>
                            '0' after periodo;
45
        end if;
46
      end process clock_gen;
47
48
      reset: process
      begin
50
        reset_interno <= '0';</pre>
51
        wait for 2*periodo;
52
        reset_interno <= '1';</pre>
53
        wait for 1*periodo;
        reset_interno <= '0';</pre>
55
        wait;
56
      end process reset;
57
58
      load: process (load_interno) is
60
        begin
61
           if load interno = '0' then
62
             load_interno <= '1' after 200*periodo,</pre>
63
```



```
'O' after 201*periodo;
          end if;
65
        end process load;
66
67
68
      ce: process (ce_interno) is
        begin
70
          if ce_interno = '0' then
71
            ce interno <= '1' after 2*periodo,
72
                             '0' after 4*periodo;
73
          end if;
        end process ce;
75
76
    [\ldots]
77
        variable Input_Data : BIT_VECTOR(3 downto 0) := (OTHERS => '0');
```

Código 12: Testbench del Contador ascendente

Del banco de pruebas cabe destacar la reducción del tamaño del filtro y del contador para realizar una simulación más ligera y visible, además de la creación de los procesos internos de *reset*, *load* y *clockgen*.

La intención de este banco de pruebas no es comprobar la funcionalidad de la señal de carga, ya que se realizará la verificación con el módulo Analog Discovery de esta funcionalidad.

De esta manera, se pretende realizar un ciclo de cuenta completo hasta que la señal de final de cuenta se active.

Fichero de estímulos

```
#Fichero de Estímulos de Contador_Asc.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 30 de Noviembre de 2022.
#
# Delay Time (ns) Input (din(3:0)).

1310 ns 0000
1310 ns 0001
1310 ns 0010
1310 ns 0100
10.5 ns 0101
2.5 ns 0110
3.5 ns 0111
```



- 4.5 ns 1000
- 5.5 ns 1001
- 6.5 ns 1010
- 7.5 ns 1011
- 8.5 ns 1100
- 1.5 ns 1101
- 10.5 ns 1110
- 10.5 ns 1111

En el fichero de simulación no se encuentran los valores equiespaciados con objeto de un testeo más aleatorio en Analog Discovery. Al no comprobar en el banco de pruebas la función de carga, no serán relevantes la diferencia de tiempos entre los distintos valores.

Cronogramas de simulación



Figura 10: Simulación de contador ascendente

En el cronograma de la simulacion se aprecia efectivamente un ciclo de cuenta completo. La salida del contador se encuentra indefinida hasta la entrada del reset y va incrementándose por unidades hasta llegar al valor de final de cuenta en el que se activa su salida. Se comprueba también el funcionamiento de la entrada ce simulando al usuario accionando el botón correspondiente.

Fichero CSV generado

En el fichero de valores separados por comas se transcriben los valores de los estímulos del fichero de texto plano, por lo que se comprueba su correcto funcionamiento.






Figura 11: Fichero CSV generado para el contador ascendente

2.4.3. Síntesis

Esquemático RTL




Figura 12: Esquemático RTL de contador ascendente



Se comprueba que el esquemático RTL generado es correcto (4 bits de entrada y salida, y un bit en las demás) tanto en el tamaño de las entradas y salidas como en la estructura del mismo. Cuenta con un sincronizador por cada entrada que se acciona mediante un botón en la interfaz de la FPGA y las señales de reloj son comunes.

2.4.4. Verificación con Analog Discovery

Conexionado Analog Discovery




Figura 13: Conexionado del Analog Discovery con la Zybo

Se realiza el conexionado de las salidas por los pines de los PMODS correspondientes con el conexionado de tierras comunes entre el Módulo Analog Discovery 2 y la placa de desarrollo Zybo.

Resultado de la verificación



Figura 14: Verificación de contador ascendente en Waveforms



En el resultado de la verificación se puede apreciar como inicialmente el contador se encuentra a cero y se le carga el valor de cuenta binario 1010 desde el que continua la cuenta hasta el final de la misma, cuando se activa el bit de final de cuenta. Los avances del contador se producen cuando el usuario acciona el botón asociado a ce. Al final de la simulación se prueba un reset para comprobar el reseteo del sistema poneindo la salida a 0.

De esta manera se cierra el proceso de diseño, simulación y síntesis de un, obteniendo resultados coherentes con todos las etapas del proceso.

3. Anexos

3.1. Multiplexor

```
library ieee;
1
    use ieee.std_logic_1164.all;
2
    entity MuxV_2a1 is
4
      generic(
5
        n : integer := 8);
6
      port(
        x0 : in std_logic_vector(n-1 downto 0);
           : in std_logic_vector(n-1 downto 0);
9
        sel : in std_logic;
10
             : out std_logic_vector(n-1 downto 0));
11
    end MuxV_2a1;
12
13
    architecture Behavioral of MuxV_2a1 is
14
    begin
15
      process(sel, x0, x1)
16
      begin
17
        if sel = '1' then
18
          y \ll x1;
19
        else
20
          y \ll x0;
21
        end if;
22
      end process;
23
    end Behavioral;
24
```

Código 13: Top del del Mux2a1



```
-- Company: Universidad de Málaga
2
    -- Engineer: Izan Amador, Jorge L. Benavides
    -- Create Date: 23.11.2022 17:47:41
    -- Design Name: registro_desplazamiento
    -- Module Name: Test_Bench_Fichero- Behavioral
    -- Project Name: mux2a1
    -- Target Devices: Zybo
    -- Tool Versions: Vivado 2022.1
    -- Description: basic multiplexer block
11
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
18
19
    -- Uncomment the following library declaration if instantiating
20
    -- any Xilinx leaf cells in this code.
21
    --library UNISIM;
22
    --use UNISIM. VComponents.all;
23
24
    entity Test_Bench_Fichero is
    -- Port ();
26
    end Test_Bench_Fichero;
27
28
    architecture Comportamiento of Test_Bench_Fichero is
29
      component MuxV_2a1
31
        generic(
32
          n : integer := 8);
33
        port(
34
          x0 : in std_logic_vector(n-1 downto 0);
          x1 : in std_logic_vector(n-1 downto 0);
36
          sel : in std_logic;
37
          y : out std_logic_vector(n-1 downto 0));
38
      end Component MuxV_2a1;
39
```



```
constant n: integer := 1;
41
     signal x0_interno, x1_interno, y_interno : std_logic_vector(n-1 downto 0):=
42
    signal sel_interno : std_logic := 'U';
43
   begin
45
46
     DUT: MuxV_2a1
47
       generic map (n)
48
       port map(
         x0 => x0_interno,
50
         x1 => x1_interno,
51
          sel => sel_interno,
52
          y => y_interno);
53
      Estimulos_Desde_Fichero : process
55
56
       file Input_File : text;
57
       file Output_File : text;
58
59
       variable Input_Data
                              : BIT_VECTOR(2 downto 0) := (OTHERS => '0');
60
       variable Delay
                               : time
                                                         := 0 ms;
61
       variable Input_Line
                                                         := NULL;
                               : line
62
       variable Output_Line : line
                                                         := NULL;
63
       variable Std_Out_Line : line
                                                         := NULL;
64
       variable Correcto
                              : Boolean
                                                         := True;
65
        constant Coma
                              : character
                                                         := ',';
66
67
68
      begin
69
70
    -- multiplexor2a1 Estimulos.txt contiene los estÃmulos y los tiempos de retardo para
71
    → el semisumador.
       file_open(Input_File,
72
       "C:\Users\izana\Documents\GitHub\SEA\Estimulos\multiplexor2a1_Estimulos.txt",

→ read_mode);
    -- multiplexor2a1_Estimulos.csv contiene los estÃmulos y los tiempos de retardo para
    → el Analog Discovery 2.
```



```
file_open(Output_File,
74
     → "C:\Users\izana\Documents\GitHub\SEA\CSV\multiplexor2a1_Estimulos.csv",

    write mode);
75
    -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
76
        write(Std_Out_Line, string'("Retardo"), right, 7);
        write(Std_Out_Line, Coma, right, 1);
78
        write(Std_Out_Line, string'("Entradas"), right, 8);
79
80
        Output_Line := Std_Out_Line;
81
        writeline(output, Std_Out_Line);
83
        writeline(Output_File, Output_Line);
84
85
        while (not endfile(Input_File)) loop
          readline(Input_File, Input_Line);
88
89
          read(Input Line, Delay, Correcto); -- Comprobaciã n de que se trata de un
90
       texto que representa
           -- el retardo, si no es asà leemos la siguiente lÃnea.
91
          if Correcto then
92
93
            read(Input_Line, Input_Data); -- El siguiente campo es el vector de
94
       pruebas.
             -- Der a Iza
95
96
             x0_interno <= TO_STDLOGICVECTOR(Input_Data)(2 downto 2);</pre>
97
             x1_interno <= TO_STDLOGICVECTOR(Input_Data)(1 downto 1);</pre>
             sel_interno <= TO_STDLOGICVECTOR(Input_Data)(0);</pre>
100
             -- De forma simult\tilde{A}_inea lo volcaremos en consola en csv.
101
             write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
102
             write(Std_Out_Line, Coma, right, 1);
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
        entrada.
105
             Output_Line := Std_Out_Line;
106
```



```
writeline(output, Std_Out_Line);
             writeline(Output_File, Output_Line);
109
110
             wait for Delay;
111
           end if;
112
         end loop;
114
        file_close(Input_File);
                                                -- Cerramos el fichero de entrada.
115
        file_close(Output_File);
                                                -- Cerramos el fichero de salida.
116
        wait;
117
      end process Estimulos_Desde_Fichero;
119
120
    end Comportamiento;
121
```

Código 14: TestBench del Mux2a1

3.2. Sumador

```
library ieee;
    use ieee.std_logic_1164.all;
2
    use ieee.numeric_std.all;
    entity Sum is
      generic(
        n : integer := 8);
     port(x : in std_logic_vector(n-1 downto 0);
8
           y : in std_logic_vector(n-1 downto 0);
           s : out std_logic_vector(n-1 downto 0));
10
    end Sum;
11
12
    architecture Simple of Sum is
13
    begin
14
      s <= std_logic_vector(unsigned(x) + unsigned(y));</pre>
15
    end Simple;
16
```

Código 15: Top del Sumador



```
-- Company: Universidad de Málaga
2
    -- Engineer: Izan Amador, Jorge L. Benavides
    -- Create Date: 23.11.2022 17:47:41
    -- Design Name: sumador
    -- Module Name: Test_Bench_Fichero - Behavioral
    -- Project Name: sumador
    -- Target Devices: Zybo
    -- Tool Versions: Vivado 2022.1
    -- Description: basic test bench for a simple adder.
11
12
    -- Dependencies:
13
14
    -- Revision:
    -- Revision 0.01 - File Created
    -- Additional Comments:
17
18
19
20
21
22
    library IEEE;
23
    use IEEE.STD_LOGIC_1164.ALL;
24
    use STD.textIO.ALL;
                                              -- Se va a hacer uso de ficheros.
26
    -- Uncomment the following library declaration if using
27
    -- arithmetic functions with Signed or Unsigned values
28
    --use IEEE.NUMERIC_STD.ALL;
29
    -- Uncomment the following library declaration if instantiating
31
    -- any Xilinx leaf cells in this code.
32
    --library UNISIM;
33
    --use UNISIM. VComponents.all;
34
35
    entity Test_Bench_Fichero is
36
    -- Port ();
37
    end Test_Bench_Fichero;
38
```



```
architecture Comportamiento of Test_Bench_Fichero is
41
      component Sum
42
        generic(
43
          n : integer := 8);
        port(x : in std_logic_vector(n-1 downto 0);
             y : in std_logic_vector(n-1 downto 0);
46
             s : out std_logic_vector(n-1 downto 0));
47
      end Component Sum;
48
49
      constant n: integer := 2;
      signal x_interno, y_interno, s_interno : std_logic_vector(n-1 downto 0):= (others
51
     52
    begin
53
      DUT : Sum
55
        generic map (n)
56
        port map(
57
          x => x_interno,
58
          y => y_interno,
59
          s => s_interno);
60
61
      Estimulos_Desde_Fichero : process
62
        file Input_File : text;
64
        file Output_File : text;
65
66
                               : BIT_VECTOR(3 downto 0) := (OTHERS => '0');
        variable Input_Data
67
        variable Delay
                                                           := 0 \text{ ms};
                               : time
68
        variable Input_Line
                               : line
                                                           := NULL;
69
        variable Output_Line
                                                           := NULL;
                               : line
70
        variable Std_Out_Line : line
                                                           := NULL;
71
        variable Correcto
                               : Boolean
                                                           := True;
72
                                                          := ',';
        constant Coma
                               : character
74
75
      begin
76
77
```



```
-- sumador Estimulos.txt contiene los estÃmulos y los tiempos de retardo para el
     → semisumador.
        file open(Input File,
79
     → "C:\Users\izana\Documents\GitHub\SEA\Estimulos\sumador_Estimulos.txt",

→ read_mode);
    -- sumador Estimulos.csv contiene los estÃmulos y los tiempos de retardo para el
81
     → Analog Discovery 2.
        file open(Output File,
82
        "C:\Users\izana\Documents\GitHub\SEA\CSV\sumador_Estimulos.csv", write_mode);
    -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
84
        write(Std_Out_Line, string'("Retardo"), right, 7);
85
        write(Std_Out_Line, Coma, right, 1);
86
        write(Std_Out_Line, string'("Entradas"), right, 8);
        Output_Line := Std_Out_Line;
89
90
        writeline(output, Std Out Line);
91
        writeline(Output_File, Output_Line);
93
        while (not endfile(Input_File)) loop
94
95
          readline(Input_File, Input_Line);
96
          read(Input_Line, Delay, Correcto); -- Comprobacià n de que se trata de un
98
       texto que representa
          -- el retardo, si no es asà leemos la siguiente lÃnea.
99
          if Correcto then
100
101
            read(Input_Line, Input_Data); -- El siguiente campo es el vector de
102
       pruebas.
             -- Der a Izq
103
104
            x_interno <= TO_STDLOGICVECTOR(Input_Data)(3 downto 2);</pre>
            y_interno <= TO_STDLOGICVECTOR(Input_Data)(1 downto 0);</pre>
106
107
             -- De forma simult\tilde{A}; nea lo volcaremos en consola en csv.
108
            write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
```



```
write(Std_Out_Line, Coma, right, 1);
110
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
111
         entrada.
112
             Output_Line := Std_Out_Line;
113
             writeline(output, Std_Out_Line);
115
             writeline(Output_File, Output_Line);
116
117
             wait for Delay;
118
           end if;
        end loop;
120
121
        file_close(Input_File);
                                                -- Cerramos el fichero de entrada.
122
        file_close(Output_File);
                                               -- Cerramos el fichero de salida.
        wait;
      end process Estimulos_Desde_Fichero;
125
126
127
    end Comportamiento;
128
```

Código 16: TestBench del Sumador

3.3. Registro de desplazamiento

```
library ieee;
   use ieee.std_logic_1164.all;
2
   entity Reg_Des is
     generic(n : integer := 4);
     port(
6
                   : in std_logic;
                   : out std_logic_vector(n-1 downto 0);
       reset, des : in std_logic;
                   : in std_logic);
        clk
10
   end Reg_Des;
11
12
   architecture A of Reg_Des is
13
```



```
signal temp : std_logic_vector(n-1 downto 0);
    begin
15
      process(clk, reset)
16
      begin
17
        if reset = '1' then
18
          temp <= (others => '0');
        elsif rising_edge(clk) then
20
          if des = '1' then
21
            for i in temp'high downto 1 loop
22
               -- 'high Atributo para detectar el indice mayor de un array
               temp(i) <= temp(i-1);</pre>
            end loop;
25
            temp(0) <= d;
26
          end if;
27
        end if;
      end process;
      q <= temp;
30
    end A;
31
```

Código 17: Top del Registro de desplazamiento

```
1
    -- Company: Universidad de Málaga
    -- Engineer: Izan Amador, Jorge L. Benavides
    -- Create Date: 23.11.2022 17:47:41
    -- Design Name: registro_desplazamiento
    -- Module Name: Test_Bench_Fichero- Behavioral
    -- Project Name: registro_desplazamiento
    -- Target Devices: Zybo
    -- Tool Versions: Vivado 2022.1
10
    -- Description: basic shift register block.
11
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
    -- Basic shift register
18
```



```
20
21
    library IEEE;
22
    use IEEE.STD_LOGIC_1164.ALL;
23
    use STD.textIO.ALL;
                                               -- Se va a hacer uso de ficheros.
24
25
    -- Uncomment the following library declaration if using
26
    -- arithmetic functions with Signed or Unsigned values
27
    --use IEEE.NUMERIC_STD.ALL;
28
    -- Uncomment the following library declaration if instantiating
30
    -- any Xilinx leaf cells in this code.
31
    --library UNISIM;
32
    --use UNISIM. VComponents.all;
33
    entity Test_Bench_Fichero is
35
    -- Port ();
36
    end Test_Bench_Fichero;
37
38
    architecture Comportamiento of Test_Bench_Fichero is
39
40
      component Reg_Des
41
        generic(n : integer := 4);
42
        port(
          d
                      : in std_logic;
                      : out std_logic_vector(n-1 downto 0);
45
          reset, des : in std_logic;
46
                      : in std_logic);
      end Component Reg_Des;
49
      constant semiperiodo : time := 10 ns;
50
      constant periodo : time := 2*semiperiodo;
51
      constant n: integer := 2;
52
      signal q_interno : std_logic_vector(n-1 downto 0):= (others => 'U');
      signal d_interno, reset_interno, des_interno : std_logic := 'U';
54
      signal clk_interno : std_logic := '0';
55
56
57
    begin
```



```
DUT : Reg_Des
59
        generic map (n)
60
        port map(
61
           d => d_interno,
62
           q => q_interno,
           reset => reset_interno,
64
           des => des_interno,
65
           clk => clk_interno);
66
67
      clock_gen: process (clk_interno) is
      begin
69
        if clk_interno = '0' then
70
           clk_interno <= '1' after semiperiodo,</pre>
71
                            '0' after periodo;
        end if;
73
      end process clock_gen;
74
75
      des interno <= '1';</pre>
76
77
      reset: process
78
      begin
79
        reset_interno <= '0';</pre>
80
        wait for 2*periodo;
81
        reset_interno <= '1';</pre>
        wait for 1*periodo;
83
        reset_interno <= '0';</pre>
84
        wait;
85
      end process reset;
86
87
      Estimulos_Desde_Fichero : process
88
89
        file Input_File : text;
90
        file Output_File : text;
91
                                : BIT_VECTOR(0 downto 0) := (OTHERS => '0');
        variable Input_Data
93
        variable Delay
                                 : time
                                                              := 0 ms;
94
        variable Input_Line
                                                              := NULL;
                                  : line
95
        variable Output_Line : line
                                                              := NULL;
```



```
variable Std_Out_Line : line
                                                            := NULL;
97
        variable Correcto
                                                            := True;
                                 : Boolean
98
                                                            := ',';
         constant Coma
                                 : character
99
100
101
      begin
103
     -- registro_desplazamiento_Estimulos.txt contiene los estÃmulos y los tiempos de
104
     → retardo para el semisumador.
        file_open(Input_File,
105
        "C:\Users\izana\Documents\GitHub\SEA\Estimulos\registro_desplazamiento_Estimulos.txt"

    read_mode);
106
     -- registro_desplazamiento.csv contiene los est	ilde{\mathtt{A}}mulos y los tiempos de retardo para
107
     ↔ el Analog Discovery 2.
        file_open(Output_File,
108
        "C:\Users\izana\Documents\GitHub\SEA\CSV\registro_desplazamiento_Estimulos.csv",

    write_mode);

109
     -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
110
        write(Std_Out_Line, string'("Retardo"), right, 7);
111
        write(Std_Out_Line, Coma, right, 1);
112
        write(Std_Out_Line, string'("Entradas"), right, 8);
113
114
        Output_Line := Std_Out_Line;
116
        writeline(output, Std_Out_Line);
117
        writeline(Output_File, Output_Line);
118
119
        while (not endfile(Input_File)) loop
120
121
           readline(Input_File, Input_Line);
122
123
           read(Input_Line, Delay, Correcto); -- Comprobaci\tilde{A}^{\circ}n de que se trata de un
124
       texto que representa
           -- el retardo, si no es asà leemos la siquiente lÃnea.
125
           if Correcto then
126
127
             read(Input_Line, Input_Data); -- El siguiente campo es el vector de
128
        pruebas.
```



```
-- Der a Izq
129
130
             d_interno <= TO_STDLOGICVECTOR(Input_Data)(0);</pre>
131
132
             -- De forma simult\tilde{A}; nea lo volcaremos en consola en csv.
             write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
             write(Std_Out_Line, Coma, right, 1);
135
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
136
        entrada.
137
             Output_Line := Std_Out_Line;
139
             writeline(output, Std_Out_Line);
140
             writeline(Output_File, Output_Line);
141
             wait for Delay;
143
           end if;
144
         end loop;
145
146
        file_close(Input_File);
                                                -- Cerramos el fichero de entrada.
        file_close(Output_File);
                                                -- Cerramos el fichero de salida.
148
         wait;
149
      end process Estimulos_Desde_Fichero;
150
151
152
    end Comportamiento;
153
```

Código 18: TestBench del Registro de desplazamiento

3.4. Contador ascendente

```
entity top is

generic(counter_size : integer := 4; -- tamano del contador

filter_size : integer := 32); -- tamano del filtro

port(jc_in : in std_logic_vector (counter_size-1 downto 0);

reset : in std_logic;

ce : in std_logic;

load : in std_logic;
```



```
clk
                   : in std_logic;
           jd_out : out std_logic_vector (counter_size-1 downto 0);
9
           fdc
                  : out std_logic
10
           );
11
    end entity top;
12
    architecture Behavioral of top is
14
15
      component Sincronizador
16
        generic (m : integer := 1);
                                               -- tamano del filtro
17
        Port(
                : in std_logic;
19
          CKE
                : out std_logic;
20
          reset : in std_logic;
21
          clk
               : in std_logic);
      end component Sincronizador;
24
      component Contador_Asc
25
        generic(n : integer := 8);
26
                               : in std_logic_vector(n-1 downto 0);
        port(din
27
                              : out std_logic_vector(n-1 downto 0);
28
             reset, ce, load : in std_logic;
29
             fdc
                               : out std_logic;
30
                               : in std_logic);
             clk
31
      end component Contador_Asc;
33
      signal reset_interno : std_logic := 'U';
34
      signal ce_interno
                            : std_logic := 'U';
35
      signal load_interno : std_logic := 'U';
36
37
    begin
38
39
      Sincronizador_reset : Sincronizador generic map(filter_size)
40
        port map(
41
          Ι
                => reset,
          CKE
                => reset_interno,
43
          reset => '0',
          clk
                => clk
45
          );
```



```
Sincronizador_ce : Sincronizador generic map(filter_size)
47
        port map(
48
          Ι
               => ce,
49
          CKE
                => ce_interno,
50
          reset => '0',
51
          clk
               => clk
          );
53
      Sincronizador_load : Sincronizador generic map(filter_size)
54
        port map(
55
          Ι
                => load,
          CKE
               => load_interno,
          reset => '0',
58
          clk
               => clk
59
          );
60
61
      Contador : Contador_Asc generic map(counter_size)
62
        port map(
63
          din => jc_in,
64
          reset => reset_interno,
65
          ce => ce_interno,
          load => load_interno,
67
          clk => clk,
68
          dout => jd_out,
69
          fdc => fdc
70
          );
72
    end Behavioral;
73
```

Código 19: Top del Contador ascendente



```
-- Tool Versions: Vivado 2022.1
    -- Description: basic upwards counter
11
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
    -- Configured for verification with Analog Discovery Module
18
19
20
21
   library IEEE;
22
   use IEEE.STD_LOGIC_1164.ALL;
23
   use STD.textIO.ALL;
                                           -- Se va a hacer uso de ficheros.
24
25
    -- Uncomment the following library declaration if using
26
    -- arithmetic functions with Signed or Unsigned values
27
    --use IEEE.NUMERIC STD.ALL;
28
29
    -- Uncomment the following library declaration if instantiating
30
    -- any Xilinx leaf cells in this code.
31
    --library UNISIM;
32
    --use UNISIM. VComponents.all;
33
   entity Test_Bench is
35
    -- Port ();
36
   end Test_Bench;
37
38
   architecture Comportamiento of Test_Bench is
39
40
     component top
41
       42
               filter_size : integer := 32); -- tamano del filtro
43
       port(jc_in : in std_logic_vector (counter_size-1 downto 0);
            reset : in std_logic;
45
            се
                  : in std_logic;
46
            load : in std_logic;
47
            clk
                  : in std_logic;
```



```
jd_out : out std_logic_vector (counter_size-1 downto 0);
             fdc
                     : out std_logic
50
             );
51
      end Component top;
52
53
      constant semiperiodo : time := 10 ns;
      constant periodo : time := 2*semiperiodo;
55
      constant counter_size: integer := 4;
56
      constant filter_size : integer := 4;
57
      signal jc_in_interno : std_logic_vector(counter_size-1 downto 0) := (others =>
58

  'U');
      signal reset_interno, fdc_interno : std_logic := 'U';
59
      signal clk_interno, ce_interno, load_interno : std_logic := '0';
60
      signal jd_out_interno : std_logic_vector(counter_size-1 downto 0) := (others =>
61

'U');
    begin
62
63
      DUT : top
64
      generic map (counter_size, filter_size)
65
        port map(
          jc_in => jc_in_interno,
67
          reset => reset_interno,
68
          се
                  => ce_interno,
69
                  => load_interno,
          load
70
          clk
                  => clk_interno,
          jd_out => jd_out_interno,
72
          fdc
                  => fdc_interno);
73
74
      clock_gen: process (clk_interno) is
75
      begin
76
        if clk_interno = '0' then
77
          clk_interno <= '1' after semiperiodo,</pre>
78
                           '0' after periodo;
79
        end if;
80
      end process clock_gen;
82
      reset: process
83
      begin
84
        reset_interno <= '0';</pre>
```



```
wait for 2*periodo;
         reset_interno <= '1';</pre>
87
         wait for 1*periodo;
88
         reset_interno <= '0';</pre>
89
         wait;
90
       end process reset;
92
93
       load: process (load_interno) is
94
         begin
95
           if load_interno = '0' then
             load_interno <= '1' after 200*periodo,</pre>
97
                               '0' after 201*periodo;
98
           end if;
99
         end process load;
100
102
       ce: process (ce_interno) is
103
         begin
104
           if ce_interno = '0' then
105
              ce_interno <= '1' after 2*periodo,</pre>
106
                               '0' after 4*periodo;
107
           end if;
108
         end process ce;
109
111
       Estimulos_Desde_Fichero : process
112
113
         file Input_File : text;
114
         file Output_File : text;
115
116
                                  : BIT_VECTOR(3 downto 0) := (OTHERS => '0');
         variable Input_Data
117
         variable Delay
                                  : time
                                                               := 0 \text{ ms};
118
         variable Input_Line
                                  : line
                                                               := NULL;
119
         variable Output_Line
                                                               := NULL;
                                 : line
         variable Std_Out_Line : line
                                                               := NULL;
121
         variable Correcto
                                 : Boolean
                                                               := True;
122
         constant Coma
                                  : character
                                                               := ',';
123
124
```



```
125
      begin
126
127
     -- Contador Asc Top Estimulos.txt contiene los estÃmulos y los tiempos de retardo
128
     → para el semisumador.
        file_open(Input_File,
129
     → "C:\Users\izana\Documents\GitHub\SEA\Estimulos\Contador_Asc_Top_Estimulos.txt",

→ read_mode);
     -- Contador_Asc_Top_Estimulos.csv contiene los estÃmulos y los tiempos de retardo
130
     → para el Analog Discovery 2.
        file_open(Output_File,
131
        "C:\Users\izana\Documents\GitHub\SEA\CSV\Contador_Asc_Top_Estimulos.csv",

    write mode);

132
     -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
        write(Std_Out_Line, string'("Retardo"), right, 7);
134
        write(Std_Out_Line, Coma, right, 1);
135
        write(Std_Out_Line, string'("Entradas"), right, 8);
136
137
        Output_Line := Std_Out_Line;
139
        writeline(output, Std_Out_Line);
140
        writeline(Output_File, Output_Line);
141
142
        while (not endfile(Input_File)) loop
144
          readline(Input_File, Input_Line);
145
146
          read(Input Line, Delay, Correcto); -- Comprobaci\tilde{A}^{\circ}n de que se trata de un
147
        texto que representa
           -- el retardo, si no es asà leemos la siguiente lÃnea.
148
           if Correcto then
149
150
             read(Input_Line, Input_Data); -- El siquiente campo es el vector de
       pruebas.
             -- Der a Izq
152
153
             jc_in_interno <= TO_STDLOGICVECTOR(Input_Data)(3 downto 0);</pre>
154
```



```
-- De forma simult \tilde{A}_i nea lo volcaremos en consola en csv.
             write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
157
             write(Std_Out_Line, Coma, right, 1);
158
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
159
         entrada.
             Output_Line := Std_Out_Line;
161
162
             writeline(output, Std_Out_Line);
163
             writeline(Output_File, Output_Line);
164
             wait for Delay;
166
           end if;
167
         end loop;
168
169
        file_close(Input_File);
                                                -- Cerramos el fichero de entrada.
170
        file_close(Output_File);
                                                -- Cerramos el fichero de salida.
171
        wait;
172
      end process Estimulos_Desde_Fichero;
173
174
175
    end Comportamiento;
176
```

Código 20: TestBench del Contador ascendente