

Memoria

Sistemas Electrónicos para la Automatización Docente: Jorge Romero Sánchez

ROM y Multiplexor


Izan Amador Bustos: izan.amador@uma.es Grado en Ingeniería Electrónica, Robótica y Mecatrónica

5 de Julio de 2023 ROM y Multiplexor



Contenido

1	Especificaciones				
2	Especificaciones				
	2.1	ROM		5	
		2.1.1	Estudio teórico	5	
		2.1.2	Entidad y arquitectura	5	
	2.2	MUX		6	
		2.2.1	Estudio teórico	6	
		2.2.2	Entidad y arquitectura	6	
3	Simulación				
	3.1 Test Bench				
			o de estímulos		
	3.3 Cronograma de simulación				
	3.4 Fichero CSV generado				
4	Síntesis				
			mático RTL		





Lista de figuras

1	Cronograma de simulación de la ROM y del MUX	12
2	Fichero CSV generado para la ROM y el MUX	13
3	Esquemático RTL del MUX	14
4	Esquemático RTL de la ROM	
5	Esquemático RTL de la ROM	
	Lista de códigos	
	Elota de coalgos	
1	Entidad de la ROM	5
2	Arquitectura de la ROM	
3	Entidad del MUX	7
4	Arquitectura del MUX	7
_	Toot bonch	11



1. Especificaciones

- Simular y sintetizar la ROM y el MUX propuestos en las transparencias anteriores.
- Como máximo tendrán 4 direcciones (ROM), ó de forma equivalente, dos líneas de selección (para el MUX) y el bus de datos será, como mucho de 1 byte, tanto para la ROM como para el MUX.
- Generar un único proyecto en Vivado para ambos módulos.
- Generar, para la fase de simulación, un único Test Bench con manejo de ficheros (modelo en Tema 5) que ilustre el funcionamiento correcto del los dos sistemas y su equivalencia como sistemas combinacionales, es decir, para igual entrada, igual salida en ambos casos (son 2 DUTs en el TB: la ROM y el MUX).
- Sintetizarlos a nivel RTL (RTL Analysis) para comprobar que efectivamente son combinacionales (no tiene elementos de memoria) y que se corresponden con lo que representan.



2. Diseño

2.1. ROM

2.1.1. Estudio teórico

La **ROM (Read Only Memory)** se define como un medio de almacenamiento de datos únicamente de lectura, en la que la información se guarda de manera permanente . Su estructura está formada por k líneas de entradas y n líneas de salida.

Las líneas de entrada se usan para acceder a las direcciones de memoria del contenido de la ROM. Las k líneas de entrada son binarias, por lo que hay un total de 2^k direcciones totales que pueden ser referidas por las líneas de entradas y cada una de ellas contiene n bits de información por lo que se define la memoria de un tamaño de $2^k x n$.

2.1.2. Entidad y arquitectura

```
library ieee;
1
   use ieee.std logic 1164.all;
2
   use work.Tipos_ROM_MUX.all;
   use ieee.numeric_std.all;
4
5
   entity ROM is
6
     generic (N_Bits_Dir : Natural := 2);
     port (Direction : in std_logic_vector (N_Bits_Dir - 1 downto 0);
                       : out std_logic_vector (N_Bits_Dato - 1 downto 0));
            Dato
9
   end ROM;
10
```

Código 1: Entidad de la ROM

En la entidad se define el número de bits de la dirección como 2 para cumplir con la especificación de tener menos de 4 direcciones. Se definen la entrada y la salida como vectores de la librería std_logic. Además se incluye los **tipos ROM y MUX**, además de las librerías de **std_logic** y **numeric**.

```
architecture Comportamiento of ROM is

-- Se rellena la ROM con varios estilos:

constant Tabla_ROM : Tabla(0 to 2**N_Bits_Dir-1) :=

(('1','0','1','0','1','0','1','0'),

b"1011_1011", -- si no se indica la "b" no serÃa correcto

--x"CC",

--x"DD",

--x"EE",
```



Código 2: Arquitectura de la ROM

En la arquitectura **se rellena** la tabla de la ROM **mediante diferentes estilos**: bit a bit, secuencia binaria, mediante la expresión others y combinando la expresión others con operaciones lógicas.

Después de inicializarla, se realiza un casting de **std_logic** a **unsigned** a **entero** antes de realizar la asignación a la salida.

2.2. MUX

2.2.1. Estudio teórico

Definimos el multiplexor como un circuito combinacional con 2ⁿ entradas de datos, *n* entradas de selección y una única salida. La entrada de control permite seleccionar una única entrada de datos para que sea transmitida a la salida.

De esta manera, la implementación de un multiplexor puede tener distintas aplicaciones como la de serializador, selector, implementador de funciones lógicas (diseñándolas a partir de conexiones con 0 y 1 de sus entradas de la expresión de álgebra de bool deseada) o transmisor de datos.

2.2.2. Entidad y arquitectura

```
library ieee;
use ieee.std_logic_1164.all;
use work.Tipos_ROM_MUX.all;
use ieee.numeric_std.all;

entity ROM is
generic (N_Bits_Dir : Natural := 2);
port (Direccion : in std_logic_vector (N_Bits_Dir - 1 downto 0);
Dato : out std_logic_vector (N_Bits_Dato - 1 downto 0));
end ROM;
```



Código 3: Entidad del MUX

Se definen dos líneas de selección por especificación del enunciado. No se define el número de bits del dato ya que se encuentra definido en los tipos ROM MUX.

```
architecture Comportamiento of Mux is
begin
Dato <= Tabla_ROM(to_integer(unsigned(Direccion)));
end Comportamiento;</pre>
```

Código 4: Arquitectura del MUX

Se realiza un casting de **std_logic** a **unsigned** a **unsigned** antes de realizar la asignación de la tabla ROM al dato.



3. Simulación

3.1. Test Bench

```
1
    -- Company: Universidad de Malaga
    -- Engineer: Izan Amador, Jorge L. Benavides
    -- Create Date: 23.11.2022 17:47:41
    -- Design Name: rom_mux
    -- Module Name: Test_Bench_Fichero - Behavioral
    -- Project Name: rom_mux
    -- Target Devices: Zybo
    -- Tool Versions: Vivado 2022.1
10
    -- Description: Comparation between a rom and a mux
11
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
18
19
20
   library IEEE;
21
   use IEEE.STD_LOGIC_1164.ALL;
22
   use work.Tipos_ROM_MUX.all;
23
   use STD.textIO.ALL;
                                               -- Se va a hacer uso de ficheros.
24
25
    entity Test_Bench_Fichero is
26
    -- Port ();
27
    end Test_Bench_Fichero;
28
29
    architecture Comportamiento of Test_Bench_Fichero is
30
      component MUX
32
        generic (N_Bits_Dir : Natural := 3);
33
        port (Direction : in std_logic_vector (N_Bits_Dir - 1 downto 0);
34
              Dato
                         : out std_logic_vector (N_Bits_Dato - 1 downto 0);
35
```



```
Tabla_ROM : in Tabla(0 to 2**N_Bits_Dir-1));
      end Component MUX;
37
38
      component ROM
39
        generic (N_Bits_Dir : Natural := 3);
40
        port (Direction : in std_logic_vector (N_Bits_Dir - 1 downto 0);
                         : out std_logic_vector (N_Bits_Dato - 1 downto 0));
42
      end Component ROM;
43
44
45
      constant semiperiodo : time
                                      := 10 \text{ ns};
      constant N_Bits_Dir : natural := 2;
47
      constant n : integer := 2;
48
49
      signal Direction_interno : std_logic_vector (N_Bits_Dir - 1 downto 0) := (others
50
     ⇒ => 'U');
      signal Dato_interno : std_logic_vector(N_Bits_Dato - 1 downto 0):= (others =>
51
      signal Tabla_ROM_interno : Tabla(0 to 2**N_Bits_Dir-1) :=
52
        (('1','0','1','0','1','0','1','0'),
53
         b"1011_1011", -- si no se indica la "b" no serÃa correcto
54
         --x"CC",
55
         --x"DD"
56
         --x"EE",
57
        --x"FF",
         (others => '0'),
59
         (0 | 4 \Rightarrow '1', others \Rightarrow '0'));
60
61
62
    begin
63
64
      DUT1 : MUX
65
        generic map (N_Bits_Dir)
66
        port map(
67
          Direccion => Direccion_interno,
          Dato => Dato_interno,
69
          Tabla_ROM => Tabla_ROM_interno);
70
71
      DUT2 : ROM
72
```



```
generic map (N_Bits_Dir)
73
        port map (
74
          Direccion => Direccion_interno,
75
          Dato => Dato_interno);
76
77
      Estimulos_Desde_Fichero : process
79
80
        file Input File : text;
81
        file Output_File : text;
82
        variable Input_Data : BIT_VECTOR(n-1 downto 0) := (OTHERS => '0');
84
        variable Delay
                              : time
                                                          := 0 ms;
85
                              : line
        variable Input_Line
                                                          := NULL;
86
        variable Output_Line : line
                                                          := NULL;
        variable Std_Out_Line : line
                                                          := NULL;
        variable Correcto
                              : Boolean
                                                          := True;
89
                                                          := ',';
        constant Coma
                               : character
90
91
      begin
93
94
    -- rom mux Estimulos.txt contiene los estÃmulos y los tiempos de retardo para el
95
     → semisumador.
        file open(Input File,
     → "C:\Users\izana\Documents\GitHub\SEA\Estimulos\rom_mux_Estimulos.txt",

    read_mode);
    -- rom_mux_Estimulos.csv contiene los estÃmulos y los tiempos de retardo para el
97
     → Analog Discovery 2.
        file_open(Output_File,
       "C:\Users\izana\Documents\GitHub\SEA\CSV\rom_mux_Estimulos.csv", write_mode);
99
     -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
100
        write(Std_Out_Line, string'("Retardo"), right, 7);
101
        write(Std_Out_Line, Coma, right, 1);
102
        write(Std_Out_Line, string'("Entradas"), right, 8);
103
104
        Output_Line := Std_Out_Line;
105
```



```
writeline(output, Std_Out_Line);
107
        writeline(Output_File, Output_Line);
108
109
        while (not endfile(Input_File)) loop
110
          readline(Input_File, Input_Line);
113
          read(Input_Line, Delay, Correcto); -- Comprobacià n de que se trata de un
114
       texto que representa
           -- el retardo, si no es asà leemos la siguiente lÃnea.
115
          if Correcto then
117
             read(Input_Line, Input_Data); -- El siguiente campo es el vector de
118
            Direccion_interno <= TO_STDLOGICVECTOR(Input_Data)(1 downto 0);</pre>
119
             -- De forma simult\tilde{A}_inea lo volcaremos en consola en csv.
120
             write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
121
             write(Std_Out_Line, Coma, right, 1);
122
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
123
       entrada.
124
             Output_Line := Std_Out_Line;
125
126
             writeline(output, Std_Out_Line);
127
             writeline(Output_File, Output_Line);
129
             wait for Delay;
130
          end if;
131
        end loop;
132
133
        file_close(Input_File);
                                                -- Cerramos el fichero de entrada.
134
                                                -- Cerramos el fichero de salida.
        file_close(Output_File);
135
        wait;
136
      end process Estimulos_Desde_Fichero;
137
139
    end Comportamiento;
140
```

Código 5: Test bench



Del banco de pruebas cabe destacar en primer lugar la definición de la entidad vacía para su correcto funcionamiento. En la arquitectura, se definen los **dos componentes** con su correspondientes puertos y genéricos. Se define el tamaño de las constantes del número de bits de dirección y del vector de entrada a **2** para cumplir con las especificaciones del enunciado.

3.2. Fichero de estímulos

```
#Fichero de Estímulos de ROM_MUX
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 7 de Diciembre de 2022.
#
# Delay Time (ns) Input (Direccion [1:0]).
# Secuencia correcta
   20 ns 00
   20 ns 01
   20 ns 10
   20 ns 11
```

Se codifica una dirección de dos bits como entrada, con una secuencia que representa las diferentes combinaciones posibles para dos dígitos.

3.3. Cronograma de simulación



Figura 1: Cronograma de simulación de la ROM y del MUX

En la simulación, se puede apreciar los **4 casos** con los valores almacenados tanto en la ROM con las combinaciones del multiplexor siendo mostradas en la salida simultáneamente en **dos dispositivos bajo prueba** (DUT) distintos.



3.4. Fichero CSV generado




Figura 2: Fichero CSV generado para la ROM y el MUX

Se aprecia en el archivo de valores separados por comas la misma secuencia de entrada que en archivo de texto plano sin los comentarios.



4. Síntesis

4.1. Esquemático RTL




Figura 3: Esquemático RTL del MUX

En la Figura 3, se aprecia el multiplexor con 4 entradas de 8 bits y un selector de 2 bits. Sin elementos secuenciales ni latches, por lo que se considera correcta la síntesis. Se realiza el reload, y el cambio de top para obtener esquemático RTL del otro dispositivo en pruebas.






Figura 4: Esquemático RTL de la ROM

En la Figura 4, se aprecia un bloque correspondiente a una ROM, sintetizado con un bloque MUX, que **tampoco presenta elementos secuenciales** ni latches.

De esta manera se comprueba a nivel de esquemático que **su funcionamiento es idéntico** ya que la síntesis para una dirección de 2 bits genera un esquemático en la ROM de un multiplexor.




Figura 5: Esquemático RTL de la ROM

Cabe destacar que al aumentar el tamaño del vector de selección a **3 bits**, se produce un cambio en el símbolo del esquemático RTL de la memoria ROM, siendo este el mostrado en la Figura 5.

Se comprueba que ambos sistemas son equivalentes al ser m = n = 8 y k = l = 2 donde:

- m: tamaño del bus de datos de la ROM
- n: líneas de datos del multiplexor
- k: líneas de dirección de la ROM





• l: líneas de selección de datos del multiplexor

De esta manera se cierra el proceso de diseño completo con la síntesís correcta del mismo, obteniendo resultados coherentes con todos las etapas del proceso.