

Memoria

1

Sistemas Electrónicos para la Automatización Docente: Jorge Romero Sánchez

Ejercicios básicos

Jorge Benavides Macías: jorge2@uma.es Grado en Ingeniería Electrónica, Robótica y Mecatrónica

5 de Julio de 2023 Ejercicios básicos



Contenido

1	Espe	Especificaciones				
2	Solu	ciones		5		
	2.1	Multip	lexor	5		
		2.1.1	Diseño	5		
		2.1.2	Simulación	6		
		2.1.3	Síntesis	8		
	2.2	Sumad	dor	10		
		2.2.1	Diseño	10		
		2.2.2	Simulación	11		
		2.2.3	Síntesis	13		
	2.3	Registr	ro de desplazamiento	15		
		2.3.1	Diseño	15		
		2.3.2	Simulación	16		
		2.3.3	Síntesis	19		
	2.4	Contac	dor ascendente	21		
		2.4.1	Diseño	21		
		2.4.2	Simulación	23		
		2.4.3	Síntesis	27		
		2.4.4	Verificación con Analog Discovery	28		
3	Anexos					
	3.1					
	3.2	Sumac	dor	34		
	3.3	Registro de desplazamiento				
	3 4	Contador ascendente 4				



Lista de figuras

1	Simulación de multiplexor 2 a 1	8
2	Fichero CSV generado para el MUX2a1	8
3	Esquemático RTL del multiplexor 2 a 1	Ç
4	Simulación de sumador	13
5	Fichero CSV generado para el Sumador	13
6	Esquemático RTL de simulación	14
7	Simulación de registro de desplazamiento	19
8	Fichero CSV generado para el registro de desplazamiento	19
9	Esquemático RTL del registro de desplazamiento	20
10	Simulación de contador ascendente	2
11	Fichero CSV generado para el contador ascendente	2
12	Esquemático RTL de contador ascendente	28
13	Conexionado del Analog Discovery con la Zybo	29
14	Verificación de contador ascendente en Waveforms	29
	Lista de códigos	
1	Entidad del MuxV2a1	Į
2	Arquitectura del MuxV2a1	(
3	Test Bench del Mux2a1	-
4	Entidad del Sumador	10
5	Arquitectura del Sumador	10
6	Test Bench del Sumador	12
7	Entidad del Registro de desplazamiento	15
8	Arquitectura del Registro de desplazamiento	16
9	Test bench del Registro de desplazamiento	18
10	Entidad del Contador ascendente	2:
11	Arquitectura del Contador ascendente	23
12	Testbench del Contador ascendente	26
13	Top del multiplexor	30
14	TestBench del Mux2a1	34
15	Top del sumador	34
16	TestBench del sumador	38
17	Top del registro de desplazamiento	39
18	TestBench del registro de desplazamiento	43
19	Top del contador ascendente	4



1. Especificaciones

Del ejercicio:

- Seleccionar dos de los circuitos combinacionales propuestos en las transparencias 7 a 10 de vuestra elección y dos de los circuitos secuenciales propuestos en las transparencias 12 a 17, también de vuestra elección.
- Explicar brevemente en un estudio previo, cómo funcionan los modelos (para la memoria).
- Generar un proyecto en Vivado (uno para cada modelo elegido).
- Generar, para la fase de simulación, un Test Bench con manejo de ficheros (modelo en Tema 5) que ilustre el funcionamiento correcto de los mismos.
- Sintetizar a nivel RTL (RTL Analysis) para comprobar que son efectivamente combinacionales ó secuenciales.

De la memoria:

- Elaborar un informe que ilustre el procedimiento de diseño, simulación y síntesis de todo el proceso seguido.
- Es posible utilizar capturas de pantalla (cronogramas de simulación, esquemáticos RTL), etc.
- Incluir en el PDF los códigos VHDL empleados y la captura de los ficheros .CSV generados y del fichero original de estímulos en función del retardo.



2. Soluciones

2.1. Multiplexor

2.1.1. Diseño

Estudio teórico

El multiplexor es un dispositivo **combinacional** que tiene *n* entradas para datos, una salida y una serie de señales de control (*c*) que dependen del número *n* de entradas. La relación entre el número de entradas y las señales de control es:

$$n = 2^c \tag{1}$$

Estructura

Como puede observarse en el Código 1 se describe un dispositivo de entradas genéricas que dependen del parámetro n (línea 6), el cual tiene un valor por defecto de 8 bits.

Cuenta con cuatro puertos, dos de entrada de tipo vector lógico (std_logic_vector) que en nuestro caso llamaremos datos, una salida que también es del tipo vector lógico y un selector binario, el dispositivo cumple la Ecuación 1.

La arquitectura del dispositivo, expuesta en el Código 2, es bastante sencilla, cuenta con una lista de sensibilidades la cual incluye los datos y el selector, y el núcleo del funcionamiento del dispositivo es un condicional que permite asignar una de las dos entradas a la salida.

```
library ieee;
   use ieee.std_logic_1164.all;
   entity MuxV_2a1 is
4
     generic(
5
       n : integer := 8);
6
     port(
       x0 : in std_logic_vector(n-1 downto 0);
       x1 : in std_logic_vector(n-1 downto 0);
9
        sel : in std_logic;
10
            : out std_logic_vector(n-1 downto 0));
11
   end MuxV_2a1;
12
```

Código 1: Entidad del MuxV2a1



```
architecture Behavioral of MuxV_2a1 is
begin

process(sel, x0, x1)

begin

if sel = '1' then

y <= x1;

else

y <= x0;

end if;

end process;

end Behavioral;
```

Código 2: Arquitectura del MuxV2a1

2.1.2. Simulación

Test Bench

Para realizar la simulación del dispositivo hemos usado la plantilla del campus "Test_Bench_Fichero" con una serie de modificaciones, se observa claramente en el Código 3 que se ha instanciado el componente MuxV2_1 (Código 1), se han declarado una serie de señales internas, algunas genéricas e inicializadas con el valor 'U' ("uninitialized") para trabajar en simulación, y que en el DUT (Device Under Test) se ha asociado a cada puerto del componente una señal interna. Dado que es un dispositivo genérico también se ha definido una constante de tipo integer con un valor reducido para simulación.

En el proceso "Estímulos_Desde_Fichero" también hemos modificado el tamaño del input data, ya que solo necesitamos 3 estímulos (línea 31).

```
entity Test_Bench_Fichero is
1
    -- Port ();
   end Test Bench Fichero;
   architecture Comportamiento of Test_Bench_Fichero is
6
     component MuxV_2a1
       generic(
         n : integer := 8);
       port(
10
         x0
             : in std_logic_vector(n-1 downto 0);
11
         x1 : in std_logic_vector(n-1 downto 0);
12
         sel : in std_logic;
13
```



```
: out std_logic_vector(n-1 downto 0));
14
      end Component MuxV_2a1;
15
16
      constant n: integer := 1;
17
      signal x0_interno, x1_interno, y_interno : std_logic_vector(n-1 downto 0):=
18
    signal sel_interno : std_logic := 'U';
19
20
   begin
21
22
     DUT: MuxV_2a1
23
       generic map (n)
24
       port map(
25
          x0 => x0_interno,
26
          x1 => x1_interno,
          sel => sel_interno,
          y => y_interno);
29
    [\ldots]
30
       variable Input_Data
                             : BIT_VECTOR(2 downto 0) := (OTHERS => '0');
31
```

Código 3: Test Bench del Mux2a1

El código completo está definido en la Sección 3 en el Código 14.

Fichero de estímulos

Las dos entradas de datos tienen un valor aleatorio en este caso '0' y '1' para observar, sin dificultades, la diferencia y el selector va cambiando en cada paso.

```
#Fichero de Estímulos de Multiplexor 2 a 1.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 6 de Diciembre de 2022.
#
# Delay Time (ns) Input (x0,x1,sel)

10 ns 010
10 ns 011
10 ns 010
10 ns 011
10 ns 010
10 ns 010
10 ns 010
```



Cronogramas de simulación

Se observa en la Figura 1 que la salida cambia en función de la selección, por lo tanto el dispositivo cumple con el funcionamiento esperado.



Figura 1: Simulación de multiplexor 2 a 1

Fichero CSV generado

El fichero de simulación del campus está pensado para una posible verificación con el *Analog Discovery*, la Figura 2 es el CSV generado.




Figura 2: Fichero CSV generado para el MUX2a1

2.1.3. Síntesis

Esquemático RTL

La síntesis del dispositivo se ha realizado con éxito, es un circuito combinacional con 2 entradas de datos, una salida y el selector; las entradas de datos se han generado con el valor por defecto definido en el top del multiplexor (Código 13), 8 bits.






Figura 3: Esquemático RTL del multiplexor 2 a 1



2.2. Sumador

2.2.1. Diseño

Estudio teórico

El sumador es un dispositivo **combinacional** que tiene 2 entradas para los sumandos y una salida para la suma o total.

Estructura

Como se observa en el Código 4 es un dispositivo genérico que depende del parámetro n de tipo integer.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity Sum is
generic(
    n : integer := 8);
port(x : in std_logic_vector(n-1 downto 0);
    y : in std_logic_vector(n-1 downto 0);
    s : out std_logic_vector(n-1 downto 0));
end Sum;
```

Código 4: Entidad del Sumador

Existen distintas maneras de implementar un sumador, lógica a nivel de puerta, instanciando semisumadores y concatenar sus acarreos, etc... en este caso hemos hecho uso de dos paquetes definidos en la librería *ieee* la *std_logic_1164* y *mueric_std*, como se puede observar en el Código 4 estas librerías son las que nos permite simplificar la arquitectura a un simple proceso (línea 3) del Código 5, mediante *casting* cambiamos el tipo de las entradas a *unsigned* lo que nos permite "transformar" una array de bits lógicos en un número con formato binario sin signo, por lo tanto la suma realizada siempre es de 2 números positivos, con otro *casting* a *std_logic_vector* que luego asignamos al puerto de salida.

```
architecture Simple of Sum is
begin
s <= std_logic_vector(unsigned(x) + unsigned(y));
end Simple;</pre>
```

Código 5: Arquitectura del Sumador



2.2.2. Simulación

Test Bench

Para realizar la simulación del dispositivo hemos usado la plantilla del campus "Test_Bench_Fichero" con una serie de modificaciones, se observa claramente en el Código 6 que se ha instanciado el componente Sum (Código 4), se han declarado una serie de señales internas, algunas genéricas e inicializadas con el valor 'U' ("uninitialized") para trabajar en simulación, y que en el DUT (Device Under Test) se ha asociado a cada puerto del componente una señal interna. Dado que es un dispositivo genérico también se ha definido una constante de tipo integer con un valor reducido para simulación.

En el proceso "estímulos_Desde_Fichero" también hemos modificado el tamaño del input data, ya que solo necesitamos 4 bits para los estímulos (línea 29).

```
entity Test_Bench_Fichero is
1
    -- Port ();
2
    end Test_Bench_Fichero;
3
    architecture Comportamiento of Test_Bench_Fichero is
      component Sum
        generic(
8
          n : integer := 8);
        port(x : in std_logic_vector(n-1 downto 0);
10
             y : in std_logic_vector(n-1 downto 0);
11
             s : out std_logic_vector(n-1 downto 0));
12
      end Component Sum;
13
14
      constant n: integer := 2;
15
      signal x_interno, y_interno, s_interno : std_logic_vector(n-1 downto 0):= (others
16
      => 'U');
17
    begin
18
19
      DUT : Sum
20
        generic map (n)
21
        port map(
22
          x => x_interno,
          y => y_interno,
          s => s_interno);
25
26
    [\ldots]
27
```



```
variable Input_Data : BIT_VECTOR(3 downto 0) := (OTHERS => '0');
```

Código 6: Test Bench del Sumador

Fichero de estímulos

El fichero de estímulos está repartido para las dos entradas, los bit más significativos son la 'X' y los menos significativos la 'Y'. Hemos comprobado todas las sumas posibles.

```
#Fichero de Estímulos de Sumador.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 6 de Diciembre de 2022.
# Delay Time (ns) Input (X,Y).
  10ns
                   0000
  10ns
                   0001
  10ns
                   0010
  10ns
                   0011
  10ns
                   0100
  10ns
                   0101
  10ns
                   0110
  10ns
                   0111
  10ns
                   1000
  10ns
                   1001
  10ns
                   1010
  10ns
                   1011
  10ns
                   1100
                   1101
  10ns
  10ns
                   1110
  10ns
                   1111
```

Cronogramas de simulación

Se observa en la Figura 4 que la operación "suma" se realiza correctamente para todos los caso posibles, como se puede observar hay desbordamiento ya que el dispositivo es muy sencillo, habría que modificar y tal vez realizar un proceso más complejo para evitarlo y/o gestionarlo.






Figura 4: Simulación de sumador

Fichero CSV generado

El fichero de simulación del campus está pensado para una posible verificación con el *Analog Discovery*, la Figura 5 es el CSV generado.




Figura 5: Fichero CSV generado para el Sumador

2.2.3. Síntesis

Esquemático RTL

La síntesis del dispositivo se ha realizado con éxito, es un circuito combinacional con 2 entradas y una salida; las entradas de datos se han generado con el valor por defecto definido en el top del sumador (Código 15), 8 bits.






Figura 6: Esquemático RTL de simulación



2.3. Registro de desplazamiento

2.3.1. Diseño

Estudio teórico

El registro de desplazamiento es un dispositivo **secuencial** síncrono con carga en serie, desplaza a la izquierda el valor actual y carga el valor presente en el puerto 'd' en el valor menos significativo.

Estructura

El Código 7 describe un dispositivo genérico, cuenta con 5 puertos, de los cuales 4 de ellos son de entrada, como se ha comentado en la sección anterior es síncrono por lo tanto tiene una señal de reloj *clk*, además cuenta con un *reset* que pone el registro a 0 (realmente 'n' ceros ya que es genérico), una señal *des* que activa o desactiva el desplazamiento y una entrada binaria *d* que carga un elemento en la posición menos significativa.

```
library ieee;
1
   use ieee.std_logic_1164.all;
2
3
   entity Reg_Des is
      generic(n : integer := 4);
5
      port(
6
        d
                    : in std_logic;
                    : out std_logic_vector(n-1 downto 0);
       reset, des : in std_logic;
9
                    : in std_logic);
        clk
10
   end Reg_Des;
```

Código 7: Entidad del Registro de desplazamiento

La arquitectura tiene un estilo de máquina de estados ya que cuenta con dos procesos uno combinacional y otro secuencial, el combinacional es una simple asignación de una variable temporal en la salida; el proceso secuencial cuenta con una lista de sensibilidad, reset y clk, como he comentado antes el reset pone todo a '0' y los cambios son síncronos así que se producen con el flanco de subida del reloj, además de la señal de activación des.

```
architecture A of Reg_Des is
signal temp : std_logic_vector(n-1 downto 0);
begin
process(clk, reset)
begin
if reset = '1' then
temp <= (others => '0');
```



```
elsif rising_edge(clk) then
           if des = '1' then
9
             for i in temp'high downto 1 loop
10
               -- 'high Atributo para detectar el indice mayor de un array
11
               temp(i) <= temp(i-1);</pre>
12
             end loop;
             temp(0) \le d;
14
          end if;
15
        end if;
16
      end process;
17
      q <= temp;
    end A;
19
```

Código 8: Arquitectura del Registro de desplazamiento

2.3.2. Simulación

Test Bench

Para realizar la simulación del dispositivo hemos usado la plantilla del campus "Test_Bench_Fichero" con una serie de modificaciones, se observa claramente en el Código 9 que se ha instanciado el componente Reg_Des (Código 7), se han declarado una serie de señales internas, algunas genéricas (para simplificar) e inicializadas con el valor 'U' ("uninitialized") y otras a '0' para simplificar el trabajo en simulación, y que en el DUT (Device Under Test) se ha asociado a cada puerto del componente una señal interna. Dado que es un dispositivo genérico también se ha definido una constante de tipo integer con un valor reducido para simulación.

En el proceso "estímulos_Desde_Fichero" también hemos modificado el tamaño del input data, ya que solo necesitamos 1 bit el estímulo (línea 29).

Las señales de control, *reset*, *clk* y *des*, las he definido como un proceso dentro del test bench ya definirlas en el fichero de estímulos no aportaba prácticamente ninguna ventaja. El fichero de estímulos solo contiene el dato de entrada.

Por simplificar el código, la señal des está a '1' todo el tiempo de simulación.

```
entity Test_Bench_Fichero is

-- Port ();

end Test_Bench_Fichero;

architecture Comportamiento of Test_Bench_Fichero is

component Reg_Des
generic(n : integer := 4);
```



```
port(
          d
                       : in std_logic;
10
                       : out std_logic_vector(n-1 downto 0);
11
          reset, des : in std_logic;
12
          clk
                       : in std_logic);
13
      end Component Reg_Des;
15
      constant semiperiodo : time := 10 ns;
16
      constant periodo : time := 2*semiperiodo;
17
      constant n: integer := 2;
18
      signal q_interno : std_logic_vector(n-1 downto 0):= (others => 'U');
      signal d_interno, reset_interno, des_interno : std_logic := 'U';
20
      signal clk_interno : std_logic := '0';
21
22
    begin
23
24
      DUT : Reg_Des
25
        generic map (n)
26
        port map(
27
          d => d_interno,
28
          q => q_interno,
29
          reset => reset_interno,
30
          des => des_interno,
31
          clk => clk_interno);
32
      clock_gen: process (clk_interno) is
34
      begin
35
        if clk_interno = '0' then
36
          clk_interno <= '1' after semiperiodo,</pre>
37
                           '0' after periodo;
38
        end if;
39
      end process clock_gen;
40
41
      des_interno <= '1';</pre>
42
      reset: process
44
      begin
45
        reset_interno <= '0';
46
        wait for 2*periodo;
```



Código 9: Test bench del Registro de desplazamiento

Fichero de estímulos

La entrada del fichero de estímulos es la d del dispositivo.

```
#Fichero de Estímulos de Registro de Desplazamiento.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 6 de Diciembre de 2022.
#
# Delay Time (ns) Input (D).

20 ns 0
20 ns 1
```

Cronogramas de simulación

Se observa en la Figura 7 que el desplazamiento se realiza correctamente, que en la inicialización los valores de salida son "no inicializados" y que el *reset* pone a cero el registro.






Figura 7: Simulación de registro de desplazamiento

Fichero CSV generado

El fichero de simulación del campus está pensado para una posible verificación con el *Analog Discovery*, la Figura 8 es el CSV generado.




Figura 8: Fichero CSV generado para el registro de desplazamiento

2.3.3. Síntesis

Esquemático RTL

La síntesis del dispositivo se ha realizado con éxito, es un circuito secuencial, que no presenta ningún *latch*, con 4 entradas y una salida; el registro se ha generado con el valor por defecto definido en el top del registro de desplazamiento (Código 17), 4 bits.






Figura 9: Esquemático RTL del registro de desplazamiento



2.4. Contador ascendente

2.4.1. Diseño

Estudio teórico

El contador es un dispositivo **secuencial** que evoluciona siguiendo una secuencia circular de estados, la transición se produce cuando recibe un pulso en la entrada. Si lo particularizamos para el contador ascendente, conceptualmente, tenemos un generador de secuencias de 0 a N de la forma:

Cuando llega al final el final de cuenta muestra una señal de que ha terminado y empieza otra vez.

Estructura

El Código 10 describe un dispositivo genérico, cuenta con dos parámetros genéricos que definen el tamaño del contador y del filtro¹. Este dispositivo cuenta con 5 puertos de entrada de los cuales solo uno es genérico, el valor que se cargará en el dispositivo cuando se active la señal binaria *load*; dado que es un dispositivo síncrono cuenta con su respectiva señal de reloj, *clk*, señal de *reset* y de activar cuenta, *ce*.

Las salidas muestran el final de cuenta y el valor actual de la cuenta.

```
entity top is
1
     generic(counter_size : integer := 4;
                                              -- tamano del contador
2
             filter_size : integer := 32); -- tamano del filtro
     port(jc_in : in std_logic_vector (counter_size-1 downto 0);
          reset : in std_logic;
                 : in std_logic;
          ce
          load
                  : in std_logic;
          clk
                  : in std logic;
8
          jd_out : out std_logic_vector (counter_size-1 downto 0);
          fdc
                : out std_logic
10
          );
11
   end entity top;
12
```

Código 10: Entidad del Contador ascendente

La arquitectura expuesta en el Código 11 es mucho más compleja que en otro circuitos lógicos presentados en esta memoria, ya que este dispositivo ha sido verificado con el *Analog Discovery*, se ha instanciado un "sincronizador" (diseñado en sesiones prácticas anteriores) y el "Contador_Asc" per se. Además, se han definido una serie de señales internas para la interconexión de los dispositivos.

¹Tamaño del *debouncer* para los botones



```
architecture Behavioral of top is
2
      component Sincronizador
3
        generic (m : integer := 1);
                                            -- tamano del filtro
        Port(
          Ι
               : in std_logic;
          CKE
               : out std_logic;
          reset : in std_logic;
               : in std_logic);
          clk
      end component Sincronizador;
10
11
      component Contador_Asc
12
        generic(n : integer := 8);
13
        port(din
                              : in std_logic_vector(n-1 downto 0);
14
                              : out std_logic_vector(n-1 downto 0);
             dout
15
             reset, ce, load : in std_logic;
16
                              : out std_logic;
             fdc
17
             clk
                              : in std_logic);
18
      end component Contador_Asc;
19
20
      signal reset_interno : std_logic := 'U';
21
      signal ce_interno : std_logic := 'U';
22
      signal load_interno : std_logic := 'U';
23
24
    begin
25
26
      Sincronizador_reset : Sincronizador generic map(filter_size)
27
        port map(
28
          Ι
                => reset,
29
               => reset_interno,
          CKE
          reset => '0',
31
          clk
              => clk
32
          );
33
34
      Sincronizador_ce : Sincronizador generic map(filter_size)
35
        port map(
36
               => ce,
37
              => ce_interno,
38
          reset => '0',
39
```



```
clk
                 => clk
          );
41
42
      Sincronizador_load : Sincronizador generic map(filter_size)
43
        port map(
44
          Ι
                 => load,
                 => load_interno,
          CKE
46
          reset => '0',
47
          clk
                 => clk
48
          );
49
      Contador : Contador_Asc generic map(counter_size)
51
        port map(
52
          din => jc_in,
53
          reset => reset_interno,
          ce => ce_interno,
          load => load_interno,
56
          clk => clk,
57
          dout => jd_out,
58
          fdc => fdc
          );
60
61
    end Behavioral;
62
```

Código 11: Arquitectura del Contador ascendente

2.4.2. Simulación

Test Bench

Para realizar la simulación del dispositivo hemos usado la plantilla del campus "Test_Bench_Fichero" con una serie de modificaciones, se observa claramente en el Código 12 que se ha instanciado el componente top (Código 10), se han declarado una serie de señales internas, algunas genéricas e inicializadas con el valor 'U' ("uninitialized") y otras a '0' para simplificar el trabajo en simulación, y que en el DUT (Device Under Test) se ha asociado a cada puerto del componente una señal interna. Dado que es un dispositivo genérico también se ha definido una constante de tipo integer con un valor reducido para simulación.

Las entradas o puertos de entrada han sido estimulado mediante procesos, simplificación de fichero de estímulos e independencia del mismo. Un proceso para el *clk*, otro para el *reset*, otro para el *load* el cual no realiza ninguna función ya que está toda la simulación a '0', por lo tanto no carga ningún valor, y otro para el *ce* el cual habilita la cuenta.



Es importante destacar que el tamaño del filtro para simulación es de 4 bits ya que usar un valor muy alto puede entorpecer la simulación y no se notaría la diferencia.

En este fichero también hemos modificado el tamaño del vector de estímulos, en esta ocasión es de 4 bits, así que la respuesta esperada es:

$$0 - > 1 - > 2 - > 3 - > 4 - > 5 - > 6 - > 7 - > 8 - > 9 - > a - > b - > c - > d - > e - > f - > 0 - > ...$$

Aunque parezca un testbench un poco escueto, es perfecto para la síntesis y el despliegue en la plaza Zybo ya que el fichero de estímulos se transformará en un .csv y los botones simulados pasarán a ser reales lo que hace una simulación más fructífera.

```
entity Test_Bench is
    -- Port ();
   end Test_Bench;
    architecture Comportamiento of Test_Bench is
5
     component top
        generic(counter_size : integer := 4;
                                                -- tamano del contador
                filter_size : integer := 32); -- tamano del filtro
       port(jc_in : in std_logic_vector (counter_size-1 downto 0);
10
             reset : in std_logic;
11
                   : in std_logic;
             се
12
                  : in std_logic;
             load
13
             clk
                   : in std logic;
14
             jd_out : out std_logic_vector (counter_size-1 downto 0);
15
             fdc
                   : out std_logic
16
             );
17
     end Component top;
18
19
     constant semiperiodo : time := 10 ns;
20
     constant periodo : time := 2*semiperiodo;
21
     constant counter_size: integer := 4;
22
     constant filter_size : integer := 4;
23
     signal jc_in_interno : std_logic_vector(counter_size-1 downto 0) := (others =>
24
    → 'U');
     signal reset_interno, fdc_interno : std_logic := 'U';
     signal clk_interno, ce_interno, load_interno : std_logic := '0';
26
     signal jd_out_interno : std_logic_vector(counter_size-1 downto 0) := (others =>
27
    → 'U');
   begin
```



```
29
      DUT : top
30
      generic map (counter_size, filter_size)
31
        port map(
32
           jc_in => jc_in_interno,
33
           reset => reset_interno,
           се
                  => ce_interno,
35
           load
                 => load_interno,
36
                  => clk_interno,
37
           jd_out => jd_out_interno,
38
                  => fdc_interno);
           fdc
40
    clock_gen: process (clk_interno) is
41
      begin
42
        if clk_interno = '0' then
43
           clk_interno <= '1' after semiperiodo,</pre>
                            '0' after periodo;
45
        end if;
46
      end process clock_gen;
47
      reset: process
49
      begin
50
        reset_interno <= '0';</pre>
51
        wait for 2*periodo;
52
        reset_interno <= '1';</pre>
53
        wait for 1*periodo;
54
        reset_interno <= '0';</pre>
55
        wait;
56
      end process reset;
57
58
59
      load: process (load_interno) is
60
        begin
61
           if load_interno = '0' then
62
             load_interno <= '1' after 200*periodo,</pre>
                              '0' after 201*periodo;
64
           end if;
65
         end process load;
66
67
```



```
ce: process (ce_interno) is
69
        begin
70
          if ce_interno = '0' then
71
             ce_interno <= '1' after 2*periodo,</pre>
72
                             '0' after 4*periodo;
          end if;
74
        end process ce;
75
76
    [...]
77
78
        variable Input_Data : BIT_VECTOR(3 downto 0) := (OTHERS => '0');
79
```

Código 12: Testbench del Contador ascendente

Fichero de estímulos

El fichero de estímulos son números en binario del de '0' al '15' con distintos tiempos de retraso, que se cargarán aleatoriamente cuando el usuario (en este caso nosotros) pulse el botón *load*.

```
#Fichero de Estímulos de Contador_Asc.
#Device Name: Discovery2NI
#Nombre: Izan Amador, Jorge Benavides
#Fecha: 30 de Noviembre de 2022.
# Delay Time (ns) Input (din(3:0)).
   1310 ns 0000
    1310 ns 0001
   1310 ns 0010
   1310 ns 0011
   1310 ns 0100
   10.5 ns 0101
   2.5 ns 0110
   3.5 ns 0111
   4.5 ns 1000
   5.5 ns 1001
   6.5 ns 1010
   7.5 ns 1011
   8.5 ns 1100
    1.5 ns 1101
   10.5 ns 1110
    10.5 ns 1111
```



Cronogramas de simulación

El cronograma generado con el test bench y el fichero de estímulos es bastante sencillo, la señal de *reset* inicializa el sistema y empieza a contar desde 0 hasta que llega al final y el final de cuenta (*fdc*) envía un pulso.




Figura 10: Simulación de contador ascendente

Fichero CSV generado

Se ha generdo un CSV que ha diferencia de los dispositivos anteriores tiene una importancia ya que es el fichero que usaremos en el *Analog Discovery* para estimular nuestro diseño en la placa Zybo.




Figura 11: Fichero CSV generado para el contador ascendente

2.4.3. Síntesis

Esquemático RTL

La síntesis del dispositivo se ha realizado con éxito, es un circuito secuencial, que no presenta ningún *latch*, con 5 entradas y dos salidas; como hemos comentado en secciones anteriores cuenta con 3 sincronizadores y el contador (Código 19), 4 bits.






Figura 12: Esquemático RTL de contador ascendente

2.4.4. Verificación con Analog Discovery

El siguiente paso en el proceso de diseño, simulación y síntesis es la verificación en hardware como se muestra en la Figura 13, hemos modificado el *.xdc* de la Zybo para habilitar los puertos pmod #4 y #5 para realizar las conexiones.






Figura 13: Conexionado del Analog Discovery con la Zybo

Resultado de la verificación

La verificación en hardware al igual que los procesos anteriores ha sido todo un éxito y es mucho más completa porque podemos activar la cuenta a placer, ya que la activación del contador la gestionamos nosotros con un botón, no hay ningún tipo de rebote y



Figura 14: Verificación de contador ascendente en Waveforms



3. Anexos

3.1. Multiplexor

```
library ieee;
   use ieee.std_logic_1164.all;
    entity MuxV_2a1 is
      generic(
        n : integer := 8);
6
      port(
        x0 : in std_logic_vector(n-1 downto 0);
        x1 : in std_logic_vector(n-1 downto 0);
        sel : in std_logic;
10
        y : out std_logic_vector(n-1 downto 0));
11
    end MuxV_2a1;
12
   architecture Behavioral of MuxV_2a1 is
14
   begin
15
      process(sel, x0, x1)
16
      begin
17
        if sel = '1' then
18
          y \ll x1;
19
        else
20
          y \ll x0;
21
        end if;
22
      end process;
23
    end Behavioral;
24
```

Código 13: Top del multiplexor



```
-- Target Devices: Zybo
    -- Tool Versions: Vivado 2022.1
10
    -- Description: basic multiplexer block
11
12
    -- Dependencies:
13
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
18
19
    -- Uncomment the following library declaration if instantiating
20
    -- any Xilinx leaf cells in this code.
21
    --library UNISIM;
22
    --use UNISIM. VComponents.all;
23
    entity Test_Bench_Fichero is
25
    -- Port ();
26
    end Test_Bench_Fichero;
27
28
    architecture Comportamiento of Test_Bench_Fichero is
29
30
      component MuxV_2a1
31
        generic(
32
          n : integer := 8);
        port(
34
          x0 : in std_logic_vector(n-1 downto 0);
35
          x1 : in std_logic_vector(n-1 downto 0);
36
          sel : in std_logic;
37
          y : out std_logic_vector(n-1 downto 0));
38
      end Component MuxV_2a1;
39
40
      constant n: integer := 1;
41
      signal x0_interno, x1_interno, y_interno : std_logic_vector(n-1 downto 0):=
42
    signal sel_interno : std_logic := 'U';
43
    begin
45
46
```



```
DUT : MuxV_2a1
47
        generic map (n)
48
        port map(
49
          x0 => x0_interno,
50
          x1 => x1_interno,
51
          sel => sel_interno,
          y => y_interno);
53
54
      Estimulos_Desde_Fichero : process
55
56
        file Input_File : text;
        file Output_File : text;
58
59
        variable Input Data : BIT_VECTOR(2 downto 0) := (OTHERS => '0');
60
        variable Delay
                          : time
                                                         := 0 \text{ ms};
        variable Input_Line : line
                                                         := NULL;
        variable Output_Line : line
                                                         := NULL;
63
        variable Std_Out_Line : line
                                                         := NULL;
64
        variable Correcto
                              : Boolean
                                                         := True;
65
        constant Coma
                                                         := ',';
                              : character
67
68
     begin
69
70
    -- multiplexor2a1_Estimulos.txt contiene los estÃmulos y los tiempos de retardo para
71
    → el semisumador.
        file_open(Input_File,
72
    → "C:\Users\izana\Documents\GitHub\SEA\Estimulos\multiplexor2a1_Estimulos.txt",

→ read_mode);
    -- multiplexor2a1_Estimulos.csv contiene los estÃmulos y los tiempos de retardo para
    → el Analog Discovery 2.
        file open(Output File,
74
    → "C:\Users\izana\Documents\GitHub\SEA\CSV\multiplexor2a1_Estimulos.csv",

    write_mode);

75
    -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
76
        write(Std_Out_Line, string'("Retardo"), right, 7);
77
        write(Std_Out_Line, Coma, right, 1);
78
        write(Std_Out_Line, string'("Entradas"), right, 8);
```



```
Output_Line := Std_Out_Line;
81
82
        writeline(output, Std_Out_Line);
83
        writeline(Output_File, Output_Line);
        while (not endfile(Input_File)) loop
86
87
           readline(Input_File, Input_Line);
88
89
           read(Input_Line, Delay, Correcto); -- Comprobaci\tilde{A} on de que se trata de un
        texto que representa
           -- el retardo, si no es asà leemos la siquiente lÃnea.
91
           if Correcto then
92
93
             read(Input_Line, Input_Data); -- El siguiente campo es el vector de
       pruebas.
             -- Der a Izq
95
96
             x0_interno <= TO_STDLOGICVECTOR(Input_Data)(2 downto 2);</pre>
             x1_interno <= TO_STDLOGICVECTOR(Input_Data)(1 downto 1);</pre>
98
             sel_interno <= TO_STDLOGICVECTOR(Input_Data)(0);</pre>
99
100
             -- De forma simult\tilde{A}_inea lo volcaremos en consola en csv.
101
             write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
             write(Std_Out_Line, Coma, right, 1);
103
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
104
        entrada.
105
             Output_Line := Std_Out_Line;
106
107
             writeline(output, Std_Out_Line);
108
             writeline(Output_File, Output_Line);
109
110
             wait for Delay;
           end if;
112
         end loop;
113
114
        file_close(Input_File);
                                                -- Cerramos el fichero de entrada.
115
```



```
file_close(Output_File); -- Cerramos el fichero de salida.

wait;
end process Estimulos_Desde_Fichero;

end Comportamiento;

end Comportamiento;
```

Código 14: TestBench del Mux2a1

3.2. Sumador

```
library ieee;
   use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
    entity Sum is
5
      generic(
        n : integer := 8);
      port(x : in std_logic_vector(n-1 downto 0);
           y : in std_logic_vector(n-1 downto 0);
           s : out std_logic_vector(n-1 downto 0));
10
    end Sum;
11
12
   architecture Simple of Sum is
13
   begin
14
      s <= std_logic_vector(unsigned(x) + unsigned(y));</pre>
15
    end Simple;
16
```

Código 15: Top del sumador



```
-- Target Devices: Zybo
    -- Tool Versions: Vivado 2022.1
10
    -- Description: basic test bench for a simple adder.
11
12
    -- Dependencies:
13
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
18
20
21
22
    library IEEE;
23
    use IEEE.STD_LOGIC_1164.ALL;
24
    use STD.textIO.ALL;
                                               -- Se va a hacer uso de ficheros.
25
26
    -- Uncomment the following library declaration if using
27
    -- arithmetic functions with Signed or Unsigned values
28
    --use IEEE.NUMERIC_STD.ALL;
29
30
    -- Uncomment the following library declaration if instantiating
31
    -- any Xilinx leaf cells in this code.
32
    --library UNISIM;
33
    --use UNISIM. VComponents.all;
34
35
    entity Test_Bench_Fichero is
36
    -- Port ();
37
    end Test_Bench_Fichero;
38
39
    architecture Comportamiento of Test_Bench_Fichero is
40
41
      component Sum
42
        generic(
          n : integer := 8);
44
        port(x : in std_logic_vector(n-1 downto 0);
45
             y : in std_logic_vector(n-1 downto 0);
46
             s : out std_logic_vector(n-1 downto 0));
```



```
end Component Sum;
49
     constant n: integer := 2;
50
     signal x_interno, y_interno, s_interno : std_logic_vector(n-1 downto 0):= (others
51
    52
   begin
53
54
     DUT : Sum
55
       generic map (n)
       port map(
         x => x_interno,
58
         y => y_interno,
59
         s => s_interno);
60
61
     Estimulos_Desde_Fichero : process
63
       file Input_File : text;
64
       file Output_File : text;
65
       variable Input_Data : BIT_VECTOR(3 downto 0) := (OTHERS => '0');
67
       variable Delay
                           : time
                                                     := 0 \text{ ms};
68
       variable Input_Line
                                                     := NULL;
                           : line
69
                                                     := NULL;
       variable Output_Line : line
70
       variable Std_Out_Line : line
                                                     := NULL;
       variable Correcto
                           : Boolean
                                                    := True;
72
       constant Coma
                           : character
                                                    := ',';
73
74
75
     begin
77
    -- sumador_Estimulos.txt contiene los estÃmulos y los tiempos de retardo para el
78
    → semisumador.
       file_open(Input_File,
79

→ read_mode);
80
    -- sumador_Estimulos.csv contiene los estÃmulos y los tiempos de retardo para el
81
    → Analog Discovery 2.
```



```
file_open(Output_File,
        "C:\Users\izana\Documents\GitHub\SEA\CSV\sumador_Estimulos.csv", write_mode);
83
     -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
84
        write(Std_Out_Line, string'("Retardo"), right, 7);
        write(Std_Out_Line, Coma, right, 1);
        write(Std_Out_Line, string'("Entradas"), right, 8);
87
88
        Output_Line := Std_Out_Line;
89
90
        writeline(output, Std_Out_Line);
        writeline(Output_File, Output_Line);
92
93
        while (not endfile(Input_File)) loop
94
          readline(Input_File, Input_Line);
97
          read(Input_Line, Delay, Correcto); -- Comprobacià n de que se trata de un
98
       texto que representa
           -- el retardo, si no es asà leemos la siguiente lÃnea.
          if Correcto then
100
101
            read(Input_Line, Input_Data); -- El siquiente campo es el vector de
102
       pruebas.
             -- Der a Izq
103
104
            x_interno <= TO_STDLOGICVECTOR(Input_Data)(3 downto 2);</pre>
105
            y_interno <= TO_STDLOGICVECTOR(Input_Data)(1 downto 0);</pre>
106
107
             -- De forma simult	ilde{A}_inea lo volcaremos en consola en csv.
108
            write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
109
            write(Std_Out_Line, Coma, right, 1);
110
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
111
        entrada.
             Output_Line := Std_Out_Line;
113
114
            writeline(output, Std_Out_Line);
115
             writeline(Output_File, Output_Line);
116
```



```
117
             wait for Delay;
118
           end if;
119
         end loop;
120
         file_close(Input_File);
                                                  -- Cerramos el fichero de entrada.
122
         file_close(Output_File);
                                                 -- Cerramos el fichero de salida.
123
         wait;
124
       end process Estimulos_Desde_Fichero;
125
126
127
    end Comportamiento;
128
```

Código 16: TestBench del sumador

3.3. Registro de desplazamiento

```
library ieee;
   use ieee.std_logic_1164.all;
   entity Reg_Des is
      generic(n : integer := 4);
5
      port(
        d
                    : in std_logic;
                    : out std_logic_vector(n-1 downto 0);
        reset, des : in std_logic;
9
        clk
                    : in std_logic);
10
    end Reg_Des;
11
12
   architecture A of Reg_Des is
13
      signal temp : std_logic_vector(n-1 downto 0);
14
   begin
15
      process(clk, reset)
16
      begin
        if reset = '1' then
18
          temp <= (others => '0');
19
        elsif rising_edge(clk) then
20
          if des = '1' then
21
```



```
for i in temp'high downto 1 loop
22
               -- 'high Atributo para detectar el indice mayor de un array
23
               temp(i) \le temp(i-1);
24
             end loop;
25
             temp(0) \le d;
26
          end if;
        end if;
28
      end process;
29
      q <= temp;
30
    end A;
31
```

Código 17: Top del registro de desplazamiento

```
-- Company: Universidad de Málaga
2
    -- Engineer: Izan Amador, Jorge L. Benavides
3
    -- Create Date: 23.11.2022 17:47:41
    -- Design Name: registro_desplazamiento
    -- Module Name: Test_Bench_Fichero- Behavioral
    -- Project Name: registro_desplazamiento
8
    -- Target Devices: Zybo
9
    -- Tool Versions: Vivado 2022.1
10
    -- Description: basic shift register block.
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
    -- Basic shift register
18
19
20
21
    library IEEE;
22
    use IEEE.STD_LOGIC_1164.ALL;
23
    use STD.textIO.ALL;
                                               -- Se va a hacer uso de ficheros.
24
25
    -- Uncomment the following library declaration if using
26
```



```
-- arithmetic functions with Signed or Unsigned values
27
    --use IEEE.NUMERIC_STD.ALL;
28
29
    -- Uncomment the following library declaration if instantiating
30
    -- any Xilinx leaf cells in this code.
31
    --library UNISIM;
32
    --use UNISIM. VComponents.all;
33
34
    entity Test_Bench_Fichero is
35
    -- Port ();
    end Test_Bench_Fichero;
38
    architecture Comportamiento of Test_Bench_Fichero is
39
40
      component Reg_Des
        generic(n : integer := 4);
        port(
43
          d
                      : in std_logic;
44
                      : out std_logic_vector(n-1 downto 0);
45
          reset, des : in std_logic;
                      : in std_logic);
          clk
47
      end Component Reg_Des;
48
49
      constant semiperiodo : time := 10 ns;
50
      constant periodo : time := 2*semiperiodo;
      constant n: integer := 2;
52
      signal q_interno : std_logic_vector(n-1 downto 0):= (others => 'U');
53
      signal d_interno, reset_interno, des_interno : std_logic := 'U';
54
      signal clk_interno : std_logic := '0';
55
    begin
57
58
      DUT : Reg_Des
59
        generic map (n)
60
        port map(
          d => d_interno,
62
          q => q_interno,
63
          reset => reset_interno,
64
          des => des_interno,
```



```
clk => clk_interno);
66
67
       clock_gen: process (clk_interno) is
68
       begin
69
         if clk_interno = '0' then
70
           clk_interno <= '1' after semiperiodo,</pre>
                             '0' after periodo;
72
         end if;
73
       end process clock_gen;
74
75
       des_interno <= '1';</pre>
76
77
      reset: process
78
       begin
79
         reset_interno <= '0';</pre>
80
         wait for 2*periodo;
         reset_interno <= '1';</pre>
82
         wait for 1*periodo;
83
         reset_interno <= '0';</pre>
84
         wait;
85
       end process reset;
86
87
       Estimulos_Desde_Fichero : process
88
89
         file Input_File : text;
         file Output_File : text;
91
92
         variable Input_Data
                                  : BIT_VECTOR(0 downto 0) := (OTHERS => '0');
93
         variable Delay
                                  : time
                                                               := 0 \text{ ms};
94
         variable Input_Line
                                                               := NULL;
                                  : line
95
         variable Output_Line : line
                                                               := NULL;
96
         variable Std_Out_Line : line
                                                               := NULL;
97
         variable Correcto
                                  : Boolean
                                                               := True;
98
         constant Coma
                                                               := ',';
                                  : character
99
100
101
       begin
102
103
      - registro\_desplazamiento\_Estimulos.txt contiene los est	ilde{A}mulos y los tiempos de
104
         retardo para el semisumador.
```



```
file_open(Input_File,
105
       "C:\Users\izana\Documents\GitHub\SEA\Estimulos\registro_desplazamiento_Estimulos.txt",
     → read mode);
106
     -- registro_desplazamiento.csv contiene los est	ilde{\mathtt{A}}mulos y los tiempos de retardo para
        el Analog Discovery 2.
        file_open(Output_File,
108
        "C:\Users\izana\Documents\GitHub\SEA\CSV\registro_desplazamiento_Estimulos.csv",
        write mode);
109
     -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
110
        write(Std_Out_Line, string'("Retardo"), right, 7);
111
        write(Std_Out_Line, Coma, right, 1);
112
        write(Std_Out_Line, string'("Entradas"), right, 8);
113
        Output_Line := Std_Out_Line;
116
        writeline(output, Std_Out_Line);
117
        writeline(Output_File, Output_Line);
118
119
        while (not endfile(Input_File)) loop
120
121
          readline(Input_File, Input_Line);
122
123
          read(Input_Line, Delay, Correcto); -- Comprobaci\tilde{A} on de que se trata de un
        texto que representa
           -- el retardo, si no es asà leemos la siquiente lÃnea.
125
           if Correcto then
126
127
             read(Input_Line, Input_Data); -- El siguiente campo es el vector de
        pruebas.
             -- Der a Izq
129
130
             d_interno <= TO_STDLOGICVECTOR(Input_Data)(0);</pre>
131
             -- De forma simultÃ; nea lo volcaremos en consola en csv.
133
             write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
134
             write(Std_Out_Line, Coma, right, 1);
135
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
136
```

entrada.



```
137
             Output_Line := Std_Out_Line;
138
139
             writeline(output, Std_Out_Line);
140
             writeline(Output_File, Output_Line);
141
             wait for Delay;
143
           end if;
144
         end loop;
145
146
        file_close(Input_File);
                                                -- Cerramos el fichero de entrada.
        file_close(Output_File);
                                                -- Cerramos el fichero de salida.
148
        wait;
149
      end process Estimulos_Desde_Fichero;
150
151
152
    end Comportamiento;
153
```

Código 18: TestBench del registro de desplazamiento

3.4. Contador ascendente

```
entity top is
1
     filter_size : integer := 32); -- tamano del filtro
    port(jc_in : in std_logic_vector (counter_size-1 downto 0);
         reset : in std_logic;
              : in std_logic;
         се
         load
              : in std_logic;
         clk
             : in std_logic;
         jd_out : out std_logic_vector (counter_size-1 downto 0);
9
         fdc
              : out std_logic
10
         );
11
   end entity top;
12
   architecture Behavioral of top is
14
15
     component Sincronizador
16
```



```
generic (m : integer := 1);
                                               -- tamano del filtro
17
        Port(
18
               : in std_logic;
19
          CKE
               : out std_logic;
20
          reset : in std_logic;
               : in std_logic);
          clk
22
      end component Sincronizador;
23
24
      component Contador_Asc
25
        generic(n : integer := 8);
26
        port(din
                              : in std_logic_vector(n-1 downto 0);
27
                              : out std_logic_vector(n-1 downto 0);
             dout
28
             reset, ce, load : in std_logic;
29
             fdc
                               : out std_logic;
30
             clk
                              : in std_logic);
      end component Contador_Asc;
32
33
      signal reset_interno : std_logic := 'U';
34
      signal ce_interno
                         : std logic := 'U';
35
      signal load_interno : std_logic := 'U';
37
   begin
38
39
      Sincronizador_reset : Sincronizador generic map(filter_size)
40
        port map(
          Ι
                => reset,
42
          CKE
                => reset_interno,
43
          reset => '0',
44
          clk
                => clk
45
          );
      Sincronizador_ce : Sincronizador generic map(filter_size)
47
        port map(
48
          I
                => ce,
49
          CKE
               => ce_interno,
50
          reset => '0',
                => clk
          clk
52
          );
53
      Sincronizador_load : Sincronizador generic map(filter_size)
54
        port map(
```



```
Ι
                 => load,
          CKE
                 => load_interno,
57
          reset => '0',
58
          clk
                 => clk
59
          );
60
      Contador : Contador_Asc generic map(counter_size)
62
        port map(
63
          din => jc_in,
64
          reset => reset_interno,
65
          ce => ce_interno,
          load => load_interno,
67
          clk => clk,
68
          dout => jd_out,
69
          fdc => fdc
70
          );
72
    end Behavioral;
73
```

Código 19: Top del contador ascendente

```
1
    -- Company: Universidad de Málaga
    -- Engineer: Izan Amador, Jorge L. Benavides
    -- Create Date: 23.11.2022 17:47:41
5
    -- Design Name: Contador Ascendente
6
    -- Module Name: Test_Bench_top - Behavioral
    -- Project Name: contador_ascendente
    -- Target Devices: Zybo
9
    -- Tool Versions: Vivado 2022.1
10
    -- Description: basic upwards counter
11
12
    -- Dependencies:
13
14
    -- Revision:
15
    -- Revision 0.01 - File Created
16
    -- Additional Comments:
17
    -- Configured for verification with Analog Discovery Module
18
```



```
20
21
   library IEEE;
22
   use IEEE.STD_LOGIC_1164.ALL;
   use STD.textIO.ALL;
                                           -- Se va a hacer uso de ficheros.
24
25
    -- Uncomment the following library declaration if using
26
    -- arithmetic functions with Signed or Unsigned values
27
    --use IEEE.NUMERIC_STD.ALL;
    -- Uncomment the following library declaration if instantiating
30
    -- any Xilinx leaf cells in this code.
31
    --library UNISIM;
32
    --use UNISIM. VComponents.all;
   entity Test_Bench is
35
    -- Port ();
36
   end Test Bench;
37
38
   architecture Comportamiento of Test_Bench is
39
40
     component top
41
       42
               filter_size : integer := 32); -- tamano del filtro
       port(jc_in : in std_logic_vector (counter_size-1 downto 0);
            reset : in std_logic;
45
                   : in std_logic;
46
                   : in std_logic;
            load
            clk
                   : in std_logic;
            jd_out : out std_logic_vector (counter_size-1 downto 0);
49
            fdc
                   : out std logic
50
            );
51
     end Component top;
52
     constant semiperiodo : time := 10 ns;
54
     constant periodo : time := 2*semiperiodo;
55
     constant counter_size: integer := 4;
56
     constant filter_size : integer := 4;
```



```
signal jc_in_interno : std_logic_vector(counter_size-1 downto 0) := (others =>
     → 'U');
      signal reset_interno, fdc_interno : std_logic := 'U';
59
      signal clk_interno, ce_interno, load_interno : std_logic := '0';
60
      signal jd_out_interno : std_logic_vector(counter_size-1 downto 0) := (others =>
61
     → 'U');
    begin
62
63
      DUT : top
64
      generic map (counter_size, filter_size)
65
        port map(
          jc_in => jc_in_interno,
67
          reset => reset_interno,
68
                  => ce_interno,
69
                => load_interno,
70
          load
                 => clk_interno,
          clk
          jd_out => jd_out_interno,
72
                  => fdc_interno);
73
74
      clock_gen: process (clk_interno) is
75
      begin
76
        if clk_interno = '0' then
77
          clk_interno <= '1' after semiperiodo,</pre>
78
                           '0' after periodo;
79
        end if;
      end process clock_gen;
81
82
      reset: process
83
      begin
84
        reset_interno <= '0';</pre>
85
        wait for 2*periodo;
86
        reset_interno <= '1';</pre>
87
        wait for 1*periodo;
88
        reset_interno <= '0';</pre>
89
        wait;
      end process reset;
91
92
93
      load: process (load_interno) is
```



```
begin
           if load_interno = '0' then
96
             load_interno <= '1' after 200*periodo,</pre>
97
                             '0' after 201*periodo;
98
           end if;
99
         end process load;
101
102
      ce: process (ce_interno) is
103
         begin
104
           if ce_interno = '0' then
             ce_interno <= '1' after 2*periodo,
106
                             '0' after 4*periodo;
107
           end if;
108
         end process ce;
111
      Estimulos_Desde_Fichero : process
112
113
         file Input_File : text;
         file Output_File : text;
115
116
                               : BIT_VECTOR(3 downto 0) := (OTHERS => '0');
         variable Input_Data
117
         variable Delay
                                 : time
                                                            := 0 \text{ ms};
118
         variable Input_Line
                                 : line
                                                            := NULL;
        variable Output_Line : line
                                                            := NULL;
120
         variable Std_Out_Line : line
                                                            := NULL;
121
         variable Correcto
                                 : Boolean
                                                            := True;
122
                                                            := ',';
         constant Coma
                                 : character
123
125
      begin
126
127
     -- Contador_Asc_Top_Estimulos.txt contiene los estÃmulos y los tiempos de retardo
     → para el semisumador.
         file_open(Input_File,
129
       "C:\Users\izana\Documents\GitHub\SEA\Estimulos\Contador_Asc_Top_Estimulos.txt",

→ read_mode);
     -- Contador_Asc_Top_Estimulos.csv contiene los estÃmulos y los tiempos de retardo
        para el Analog Discovery 2.
```



```
file_open(Output_File,
131
       "C:\Users\izana\Documents\GitHub\SEA\CSV\Contador_Asc_Top_Estimulos.csv",

    write_mode);

132
     -- Titles: Son para el formato EXCEL *.CSV (Comma Separated Values):
133
        write(Std_Out_Line, string'("Retardo"), right, 7);
        write(Std_Out_Line, Coma, right, 1);
135
        write(Std_Out_Line, string'("Entradas"), right, 8);
136
137
        Output_Line := Std_Out_Line;
138
        writeline(output, Std_Out_Line);
140
        writeline(Output_File, Output_Line);
141
142
        while (not endfile(Input_File)) loop
           readline(Input_File, Input_Line);
145
146
          read(Input_Line, Delay, Correcto); -- Comprobaci\tilde{A}^{\circ}n de que se trata de un
147

→ texto que representa

           -- el retardo, si no es asà leemos la siguiente lÃnea.
148
           if Correcto then
149
150
             read(Input_Line, Input_Data); -- El siguiente campo es el vector de
151
       pruebas.
             -- Der a Izq
152
153
             jc_in_interno <= TO_STDLOGICVECTOR(Input_Data)(3 downto 0);</pre>
154
155
             -- De forma simult\tilde{A}_inea lo volcaremos en consola en csv.
156
             write(Std_Out_Line, Delay, right, 5); -- Longitud del retardo, ej. "20 ms".
157
             write(Std_Out_Line, Coma, right, 1);
158
             write(Std_Out_Line, Input_Data, right, 2); --Longitud de los datos de
159
         entrada.
             Output_Line := Std_Out_Line;
161
162
             writeline(output, Std_Out_Line);
163
             writeline(Output_File, Output_Line);
164
```