LAPORAN TEKNIS DAN DOKUMEN PERANCANGAN ARSITEKTUR CHIP

PERANCANGAN AKSELERATOR NEURAL NETWORK BERBASIS FPGA (*STANDALONE PIPELINED MAC4*) UNTUK PREDIKSI DAYA TURBIN ANGIN PADA KOMPUTASI TEPI HEMAT DAYA

Peta Progres terhadap MVP, Ringkasan Masalah, Ide Solusi Silikon, Diagram Blok Sistem Berstandar UML 2.5, Evaluasi Arsitektur Eksisting, Rencana Improvisasi Chip, serta Pertanyaan Lapangan kepada Mentor DeepTech

Fokus Sub-Proyek Lapisan 3 (L3 — Semikonduktor & FPGA Edge Accelerator):
Proyek *WindEdgeChip* — DeepTech for Smart-X Hackathon 2026
Kategori Peningkatan *Renewable Energy*: *Wind Power Output Forecasting*

TIM CHITATO (WINDEDGECHIP)
INSTITUT TEKNOLOGI BANDUNG
OKTOBER 2026

1. PEMBUKAAN: POSISI CAPAIAN PROGRAM CHIP SAAT INI

Laporan ini merangkum perancangan perangkat keras akselerator jaringan saraf tiruan pada papan FPGA **Sipeed Tang Nano 4K (Gowin GW1NSR-LV4C)** dalam proyek *WindEdgeChip*. Gambar 1 memetakan posisi kode *Register-Transfer Level* (RTL) yang telah selesai diprogram saat ini terhadap standar *Minimum Viable Product* (MVP) dan rencana pengembangannya.



Gambar 1. Garis Progres (Milestone Dot-Line) Posisi Program Chip Saat Ini terhadap Standar MVP dan Rencana Improvisasi

Mengacu pada syarat MVP Lapisan 3 (tersedianya desain sirkuit terpadu/*IP Core* yang teruji fungsional beserta profil daya dan latensi), **program chip yang kami bangun saat ini (Titik 3) sudah memenuhi syarat MVP perangkat keras**. Seluruh modul RTL telah disintesis, ditanamkan ke memori *embFlash* FPGA, dan diuji secara fisik melalui *Hardware-in-the-Loop* (HIL). Oleh karena itu, tahapan kerja selanjutnya difokuskan pada **penyempurnaan ketahanan protokol sistem (Titik 4)** dan **pengembangan fitur tambahan di luar MVP (Titik 5)** dengan memanfaatkan sekitar 80% kapasitas logika FPGA yang masih tersedia.

2. RINGKASAN MASALAH

Turbin angin skala mikro di lingkungan perkotaan menghadapi aliran udara yang sangat fluktuatif akibat halangan bangunan. Secara aerodinamika, daya mekanis turbin berbanding lurus dengan pangkat tiga kecepatan angin (**$P = 0{,}5 \times \rho \times A \times v^3 \times Cp$**). Berdasarkan rekaman data 11 bulan di Gedung PAU ITB [1], kenaikan kecepatan angin dari 2,05 m/s menjadi 3,80 m/s (1,85×) menaikkan daya keluaran dari 5,6 W menjadi 158,7 W (**28× lipat**). Tanpa prediksi daya satu jam ke depan, pengelola mikrogrid kesulitan mengatur penyimpanan baterai dan pencadangan beban [7], sehingga energi turbin saat ini masih dibuang ke resistor beban (*dump load*). Penerapan model prediksi langsung pada perangkat tepi (*edge*) menghadapi empat kendala perangkat keras:

1. **Konsumsi Daya Statis Komputer Mini yang Tidak Proporsional:** Sistem pemantauan terdahulu [1] menggunakan Raspberry Pi 4 Model B. Meski rata-rata utilisasi CPU hanya ~2% dan RAM ~8%, perangkat tersebut tetap menyerap daya **3–5 Watt** secara terus-menerus. Saat angin lemah dan turbin hanya menghasilkan 5–10 W, sebagian besar energi habis dikonsumsi oleh perangkat pemantaunya sendiri.

2. **Inefisiensi Siklus Instruksi Berurutan (*Von Neumann*):** Prosesor umum mengeksekusi instruksi satu per satu melalui tahapan *fetch-decode-execute*. Untuk jaringan saraf dengan ribuan operasi perkalian-akumulasi (MAC), siklus waktu dan energi banyak terbuang pada lalu lintas bus instruksi.
3. **Keterbatasan Ruang untuk Prosesor Lunak (*Soft-Core CPU*) pada FPGA Kecil:** Pendekatan seperti *CFU Playground* [4] menanamkan prosesor RISC-V di dalam FPGA. Namun, pada FPGA berkapasitas kecil (4.000–5.000 LUT), prosesor lunak tersebut menyita lebih dari 70% gerbang logika, sehingga menyisakan ruang yang sempit untuk unit akselerator.
4. **Risiko Ketergantungan Koneksi Cloud:** Pengiriman data mentah ke server eksternal rentan terputus saat gangguan jaringan, sedangkan pengendalian pembangkit membutuhkan waktu respons yang pasti (*deterministic latency*) di lokasi.

3. IDE SOLUSI: ARSITEKTUR HETEROGEN DAN AKSELERATOR MAC4

Kami memisahkan tugas komunikasi dan tugas komputasi matriks ke dalam dua perangkat keras yang bekerja berdampingan:

• **ESP32 sebagai Pengendali I/O dan Prapemrosesan (< 0,5 W):** Membaca sensor arus-tegangan PZEM-017 dan stasiun cuaca melalui Modbus RTU (RS-485), mengambil data cuaca BMKG [2], menyusun 16 fitur masukan, mengkuantisasinya ke format bilangan bulat 8-bit bertanda (*signed INT8*) [3], lalu mengirimkan hasilnya ke dashboard melalui MQTT.
• **FPGA Sipeed Tang Nano 4K (Gowin GW1NSR-LV4C) sebagai Ko-Prosesor Inferensi:** Menjalankan modul **Standalone Pipelined MAC4 Engine** yang dirancang langsung pada tingkat gerbang logika (RTL) tanpa bantuan prosesor lunak [5]. Empat jalur perkalian-akumulasi bekerja paralel di bawah kendali mesin status terbatas (FSM), sehingga seluruh jaringan saraf selesai dihitung secara deterministik dengan daya puluhan miliwatt.

Tabel 1. Perbandingan Pendekatan Arsitektur Akselerasi ML pada FPGA

Paradigma Arsitektur	Mekanisme Eksekusi	Keunggulan Utama	Keterbatasan pada Edge Kecil
1. Soft-Core RISC-V + CFU	Menanam CPU lunak (VexRiscv) di FPGA ditambah instruksi kustom [4].	Fleksibel; pemrograman berbasis bahasa C/C++.	CPU lunak menyita >70% LUT FPGA kecil; percepatan terbatas.
2. Systolic Array (TPU-like)	Kisi 2D unit pemroses (PE) yang mengalirkan data antar-tetangga [6].	Throughput tinggi untuk matriks berdimensi besar.	Penjadwalan rumit; utilisasi rendah pada vektor kecil (N = 16).
3. Recurrent Engine (LSTM)	Sirkuit sekuensial dengan tabel pencari (LUT) fungsi tanh/sigmoid.	Menangkap memori urutan waktu secara intrinsik.	Galat aproksimasi non-linier; boros area logika dan blok DSP.
4. Standalone Pipelined MAC4 (Desain Kami)	Jalur pipa 4 pengali paralel + pohon penjumlah yang diatur FSM.	**Tanpa beban CPU; hemat area logika (20% LUT) dan daya** [5].	Topologi terikat jadwal FSM; perubahan layer butuh sintesis ulang.

4. DIAGRAM BLOK SISTEM DAN CHIP BERSTANDAR UML 2.5

Spesifikasi antarmuka antara subsistem mikrokontroler (*edge/*), model pembelajaran mesin (*ml/*), dan perangkat keras FPGA (*hw/*) didokumentasikan menggunakan standar **Unified Modeling Language (UML 2.5)** [8] pada tiga tingkat abstraksi:

4.1 UML Component Diagram: Arsitektur Sistem Terintegrasi

Gambar 2 menunjukkan hubungan antar-komponen fisik sistem menggunakan stereotip UML standar beserta protokol komunikasinya (Modbus RTU, UART 115200 bps, dan MQTT).



Gambar 2. Diagram Blok Komponen Sistem Terintegrasi (UML 2.5 Component Diagram) WindEdgeChip

4.2 UML Composite Structure / Internal Block Diagram (IBD): Arsitektur Internal Chip

Gambar 3 merinci struktur internal entitas puncak **top_soc.v** pada chip Gowin GW1NSR-LV4C, memperlihatkan aliran bus data bertanda (*signed [7:0]* dan *signed [31:0]*) serta sinyal kendali di antara ketujuh sub-modul RTL.



Gambar 3. Diagram Struktur Komposit Internal (UML 2.5 Internal Block Diagram) pada Chip FPGA top_soc.v

4.3 UML State Machine Diagram: Kendali Urutan Eksekusi FSM

Gambar 4 memetakan transisi kedelapan status pada modul **fsm_controller.v**. Setiap neuron diproses melalui siklus perkalian-akumulasi (4 siklus pada Lapisan 1 dan 3; 8 siklus pada Lapisan 2) ditambah 1 siklus pasca-pemrosesan (*POST*). Total eksekusi seluruh jaringan selalu konstan pada **310 siklus clock** (160 + 144 + 5 + 1).



Gambar 4. Diagram Mesin Status (UML 2.5 State Machine Diagram) Pengendali Urutan fsm_controller.v

5. ARSITEKTUR CHIP EKSISTING, EVALUASI MVP, DAN RENCANA IMPROVISASI

5.1 Kondisi Arsitektur Chip yang Sudah Diprogram Saat Ini (Existing RTL)

Implementasi RTL saat ini terdiri atas enam berkas Verilog (IEEE 1364-2001) di direktori *hw/rtl/* yang dikelompokkan ke dalam tiga fungsi utama:

1. **Antarmuka Serial Berkecepatan Tinggi & Pengemas Paket Berbingkai (*top_soc.v, uart_rx.v, uart_tx.v*):** Beroperasi pada clock kristal **27 MHz** dengan laju komunikasi berkecepatan tinggi **921.600 bps (8-N-1)**, memangkas waktu transmisi dari ~1,65 ms menjadi

hanya **~206 µs (8× lebih cepat)**. Protokol mengadopsi bingkai paket (*packet framing*) 19-byte **[0xAA, 0x55, 16 Byte Fitur INT8, CRC-8]** dengan proteksi kesalahan perangkat keras **CRC-8 CCITT (Polinomial 0x07, Inisialisasi 0x00)** dan *Watchdog Timeout* (10 ms). Jika paket korup atau terputus di tengah, FSM otomatis kembali ke *WAIT_SYNC1* dan mengirim kode status *0xE1* tanpa memproses data sampah. Saat komputasi selesai, modul membalas dengan paket berbingkai 7-byte: **[0x55, 0xAA, STATUS (0x00), PREDIKSI, CYC_MSB, CYC_LSB, CRC-8]**.

2. **Memori Bobot BSRAM 32-Bit dengan *Prefetch* Alamat (*weights_rom.v, top.v*):** Sebanyak 1.040 bobot INT8 dikemas menjadi 260 kata 32-bit (*weights32.hex*) di dalam satu blok memori keras **Gowin BSRAM SPX9** (mode *pROM*). Untuk mengimbangi latensi baca BSRAM sebesar 1 siklus clock, penunjuk alamat *prefetch* (*step_addr*) dimajukan satu siklus lebih awal saat sinyal *start* aktif, sehingga 4 bobot INT8 dapat diumpankan ke pengali setiap siklus tanpa jeda (*zero wait-state*).

3. **Jalur Hitung MAC4 (*mac4_engine.v*) dan Pasca-Pemrosesan (*post_process.v*):** Empat pasang aktivasi dan bobot INT8 dikalikan secara paralel dan dijumlahkan ke akumulator 32-bit. Pada siklus akhir tiap neuron, hasil akumulasi ditambahkan dengan bias 32-bit (*bias.hex*), dikalikan faktor skala tetap (*mult_scale = 32*), digeser ke kanan 8-bit (**>>> 8**), melewati fungsi aktivasi ReLU, dan dibatasi pada rentang [0, +127].

Tabel 2. Hasil Sintesis, Pemetaan Pin (tang_nano_4k.cst), dan Profil Kinerja Aktual pada Gowin GW1NSR-LV4C

Sumber Daya / Parameter	Pemakaian Aktual	Persentase / Nilai	Peran dalam Arsitektur Eksisting
Gerbang Logika (LUT4 + ALU)	1.091 / 4.608 unit (1.014 LUT, 77 ALU)	**24%**	Logika FSM, kalkulator CRC-8 hardware, watchdog, dan UART 921.6k.
Register Flip-Flop (DFF)	773 / 3.573 register (0 Latch)	**22%**	Penyimpan buffer in_buf[16], h1_buf[32], h2_buf[16], FSM framing, & akumulator.
Embedded Block SRAM (BSRAM)	1 / 10 blok (Mode pROM SPX9)	**10%**	Memori bobot 260×32-bit (mengeluarkan 4 bobot INT8 per siklus).
Blok DSP (MULTADDALU18X18)	2 / 8 unit pengali keras	**25%**	Unit perkalian paralel MAC4 dan pengali skala pasca-proses.
Waktu Eksekusi & Latensi	310 siklus clock @ 27 MHz	**11,48 µs**	L1: 160 siklus, L2: 144 siklus, L3: 5 siklus, DONE: 1 siklus.
Round-Trip Latency Total	Transmisi 19B (204 µs) + Hitung (11,48 µs) + Balas 7B (75 µs)	**290,74 µs**	**7,8× lebih cepat** dibanding legacy 115.2k (2.264 µs); throughput ~3.440 pkt/s.
Konsumsi Daya & Energi	Statis: 26,02 mW | Dinamis: 0,85 mW	**26,87 mW**	Energi inferensi ≈ 0,31 µJ per prediksi (>110× lebih rendah dari Raspi 4).
Pinout Fisik QFN48P (LVCMOS18)	clk:45 | rst_n:14 | rx:44 | tx:46	**6 / 39 I/O (16%)**	Pin 10: led_busy (Active-Low), Pin 13: led_done, UART 921600 bps.

5.2 Evaluasi terhadap MVP dan Keterbatasan Desain Saat Ini

Secara fungsionalitas perangkat keras inti (L3), **program yang ada sekarang sudah memenuhi target MVP secara andal**: seluruh komputasi berjalan di atas silikon fisik Tang Nano 4K, komunikasi serial telah diproteksi penuh oleh bingkai paket dan CRC-8, serta laju baudrate telah diakselerasi ke 921.600 bps. Adapun fokus penyempurnaan berikutnya diarahkan pada:

• **Parameter Skala Kuantisasi Masih Seragam:** Nilai *mult_scale = 32* masih disamakan untuk semua lapisan, dan neuron keluaran masih melewati pemotongan ReLU positif.

• **Bobot Model Bersifat Statis di *pROM*:** Pembaruan bobot hasil pelatihan ulang musiman masih memerlukan sintesis dan *flashing* ulang bitstream FPGA.

5.3 Rencana Improvisasi Chip Selanjutnya

Dengan utilisasi silikon yang masih sangat lapang (**24% LUT, 22% Register, dan 10% BSRAM**), rencana pengembangan selanjutnya dipetakan pada Tabel 3.

Tabel 3. Rencana Improvisasi Arsitektur Chip FPGA

Tahapan	Fokus Improvisasi	Implementasi RTL dan Manfaat di Lapangan
Tahap A: Penguatan MVP Sistem	**1. Framing 0xAA/0x55, CRC-8, & 921.6 kbps UART**	**[SELESAI & LOLOS AUDIT]** Paket 19B berbingkai + CRC-8 hardware menolak paket korup (status 0xE1); baudrate 921600 bps memangkas latensi transfer dari 1,65 ms ke 206 µs.
Tahap A: Penguatan MVP Sistem	**2. Skala Kuantisasi Per-Lapisan (*Per-Layer Scale*)**	Menambahkan multiplexer *mult_scale[layer_sel]* untuk tiap lapisan serta opsi melewati ReLU (*linear bypass*) pada lapisan output ke-3 guna menjaga presisi regresi.
Tahap B: Pengembangan Melebihi MVP (*Beyond MVP*)	**3. Pembaruan Bobot via UART (*Writable BSRAM*)**	Mengubah konfigurasi BSRAM dari *pROM* menjadi **Dual-Port SRAM** sehingga ESP32 dapat memperbarui bobot model di lapangan melalui paket khusus (header 0xBB) tanpa *re-flashing*.
Tahap B: Pengembangan Melebihi MVP (*Beyond MVP*)	**4. Antarmuka SPI Cepat & *Clock-Gating***	Menambahkan jalur SPI Slave untuk memangkas waktu transfer data menjadi <10 µs dan mematikan sinyal clock ke *mac4_engine* saat status IDLE untuk menekan daya dinamis.
Tahap B: Pengembangan Melebihi MVP (*Beyond MVP*)	**5. Analisis Getaran Turbin & Sintesis ASIC**	Memanfaatkan sisa LUT dan DSP kosong untuk memproses sinyal getaran mekanis bantalan turbin (deteksi anomali dini), serta memetakan RTL ke alur **OpenLane + SkyWater SKY130 (130 nm)**.

6. DAFTAR PERTANYAAN KEPADA MENTOR DEEPTECH (PERSPEKTIF MAHASISWA TERHADAP REALITAS LAPANGAN)

Sebagai mahasiswa yang mengembangkan purwarupa ini di lingkungan laboratorium kampus, kami ingin memahami kondisi operasional yang sesungguhnya di industri. Berikut adalah tiga pertanyaan yang ingin kami diskusikan bersama Mentor:

6.1 Pertanyaan 1: Perangkat Eksisting, Kendala, dan Kebutuhan Riil di Lapangan Saat Ini

"Sejauh ini pengalaman kami masih terbatas pada pengamatan turbin angin skala kecil di lingkungan kampus yang sebelumnya dipantau menggunakan Raspberry Pi. Kami ingin bertanya kepada Bapak/Ibu Mentor: pada instalasi pembangkit energi terbarukan atau mikrogrid di lapangan saat ini, perangkat pemroses dan pengontrol apa yang sebenarnya paling umum digunakan? Apa kendala utama dari perangkat yang dipakai sekarang, dan fitur atau kemampuan apa yang paling dibutuhkan oleh operator di lapangan?"

6.2 Pertanyaan 2: Kecukupan Solusi Sederhana vs. Kebutuhan Penggunaan FPGA di Lapangan

"Dalam proyek ini kami merancang akselerator pada chip FPGA untuk mendampingi mikrokontroler dalam memprediksi daya secara cepat dan hemat energi. Menurut pandangan Bapak/Ibu Mentor, jika melihat dinamika masalah di lapangan saat ini, apakah kebutuhan pemantauan dan prediksi daya sebenarnya sudah cukup diselesaikan dengan pendekatan yang lebih sederhana—seperti mikrokontroler standar atau PLC industri—ataukah memang terdapat kondisi kasus lapangan tertentu yang menuntut penggunaan perangkat keras tingkat lanjut seperti FPGA ini?"

6.3 Pertanyaan 3: Prioritas Pengembangan Perangkat Keras untuk Menghadapi Kondisi Lapangan

"Saat ini desain inti pada FPGA kami sudah berjalan memenuhi fungsi dasar (MVP) dan masih menyisakan sekitar 80% kapasitas chip yang kosong. Mengingat kondisi lingkungan lapangan yang berat—mulai dari derau kelistrikan generator, fluktuasi catu daya, cuaca ekstrem, hingga perubahan karakteristik mekanis turbin seiring waktu—menurut pengalaman Bapak/Ibu Mentor, bagian mana yang sebaiknya menjadi prioritas improvisasi perangkat keras kami agar sistem ini benar-benar andal saat diterapkan di lapangan?"

7. KESIMPULAN

Arsitektur akselerator **Standalone Pipelined MAC4** yang diimplementasikan pada FPGA **Gowin GW1NSR-LV4C (Sipeed Tang Nano 4K)** saat ini telah memenuhi target MVP perangkat keras dengan latensi terukur 11,48 µs, konsumsi daya 26,84 mW, dan penggunaan ruang logika 20% LUT. Melalui rencana penyempurnaan protokol komunikasi serta masukan dari Mentor terkait dinamika operasional di lapangan, rancangan ini diharapkan dapat berkembang menjadi modul komputasi tepi yang praktis dan andal untuk sistem energi terbarukan.

DAFTAR PUSTAKA

[1] G. G. Hartanto, "Sistem Monitoring Kinerja PLTB Berbasis IoT Menggunakan Metode Support Vector Machine Melalui Protokol Modbus," Tugas Akhir, Program Studi Sarjana Terapan Teknik Elektronika, Politeknik Negeri Bandung, 2026.

[2] Badan Meteorologi, Klimatologi, dan Geofisika (BMKG), "Data Prakiraan Cuaca Terbuka Berbasis Wilayah Administrasi Kelurahan," https://api.bmkg.go.id/publik/prakiraan-cuaca, diakses Okt. 2026.

[3] B. Jacob et al., "Quantization and training of neural networks for efficient integer-arithmetic-only inference," in Proc. IEEE Conf. on Computer Vision and Pattern Recognition (CVPR), 2018, pp. 2704-2713.

[4] S. Prakash et al., "CFU Playground: Full-stack open-source framework for Tiny Machine Learning (TinyML) acceleration on FPGAs," in 2023 IEEE Int. Symp. on Performance Analysis of Systems and Software (ISPASS), 2023, pp. 157-167.

[5] H. Borras et al., "Open-source FPGA-ML codesign for the MLPerf Tiny benchmark," arXiv preprint arXiv:2206.11791, 2022.

[6] N. P. Jouppi et al., "In-datacenter performance of a tensor processing unit," in Proc. 44th Annual Int. Symp. on Computer Architecture (ISCA), 2017, pp. 1-12.

[7] PT PLN (Persero), Rencana Usaha Penyediaan Tenaga Listrik (RUPTL) 2025-2034, Kementerian Energi dan Sumber Daya Mineral Republik Indonesia, 2025.

[8] Object Management Group (OMG), OMG Unified Modeling Language (OMG UML) Specification, Version 2.5.1, formal/2017-12-05, 2017.