

# MC851 Projeto em Computação **Entrega 4**

#### Equipe "RISC-VI":

RA 169374, Daniel Paulo Garcia

RA 182783, Lucca Costa Piccolotto Jordão

RA 185447, Paulo Barreira Pacitti

RA 198435, Guilherme Tavares Shimamoto

RA 216116, Gabriel Braga Proença

RA 221859, Mariana Megumi Izumizawa

RISC-6™

#### **Available now**



- . 5-stage pipeline RV32I\* CPU Core;
- . Buttons and LEDs;

#### **Coming this Christmas**



- . 5-stage pipeline RV32I CPU Core;
- . Button, UART and LEDs;
- . Caches L1 with unified MMU;
- . Faster CPU;

# CPU de 5 estágios

- CPU de 5 estágios capaz de executar instruções aritméticas/lógicas do **tipo I e R**, instruções de **load** e **store**, além de resolver **branches** e **jumps**.
- CPU também resolve a maioria dos hazards de dados, exceto o "Use after load".

**IF**: Busca


**ID**: Decodificação e leitura de registradores

**EX**: Execução

**MEM**: Acesso à memória

**WB**: Escrita de resultados

#### Planilha com sinais



# Instruções

0

- R-Immediate:

  - o andi

addi

- o ori
- o slli
- o slti
- sltiu
- o srai
- o srli
- o xori

- R-Register:
  - o add
  - and
  - or
  - o sll
  - o slt
  - o sltu
  - o sra
  - o srl
  - o xor

- Control transfer:
  - o jal
  - o jalr
  - beq
  - bge
  - bgeu
  - o blt
  - ⊳ bltu
  - bne

- Load/Store (A-500\*):
  - o lw
  - O SW

```
.
 VCD info: dumpfile addi_wave.vcd opened for output.
addi tb: starting tests
test_addi: passed!
instructions/addi_tb.v:43: $finish called at 20 (1s)
VCD info: dumpfile andi_wave.vcd opened for output.
andi tb: starting tests
  test_andi: passed!
instructions/andi_tb.v:43: $finish called at 20 (1s)
VCD info: dumpfile beg_wave.vcd opened for output.
beg_tb: starting tests
  test beg: passed!
instructions/beg_tb.v:43: $finish called at 20 (1s)
VCD info: dumpfile ori_wave.vcd opened for output.
ori tb: starting tests
 test ori: passed!
instructions/ori_tb.v:43: $finish called at 20 (1s)
VCD info: dumpfile slli_wave.vcd opened for output.
slli_tb: starting tests
  test_slli: passed!
 instructions/slli tb.v:43: $finish called at 22 (1s)
VCD info: dumpfile slti_wave.vcd opened for output.
 slti_tb: starting tests
  test_slti:
    passed first scenario!
    passed all scenarios!
instructions/slti_tb.v:49: $finish called at 30 (1s)
VCD info: dumpfile sltiu_wave.vcd opened for output.
sltiu th: starting tests
  test sltiu: passed!
instructions/sltiu tb.v:43: $finish called at 22 (1s)
VCD info: dumpfile srai_wave.vcd opened for output.
srai_tb: starting tests
  test_srai: passed!
instructions/srai_tb.v:43: $finish called at 22 (1s)
VCD info: dumpfile srli wave.vcd opened for output.
srli tb: starting tests
  test_srli: passed!
instructions/srli_tb.v:43: $finish called at 22 (1s)
VCD info: dumpfile xori_wave.vcd opened for output
xori tb: starting tests
  test_xori: passed!
instructions/xori tb.v:43: $finish called at 20 (1s)
```

Saída dos testes automatizados *clock-accurate* das instruções da ISA

# SoC: system-on-a-chip

- top module;
- Conecta a CPU com a memória. Módulo central do sistema computacional implementado utilizando a arquitetura RISC-V
- A-500: MMU does not exist, memory and peripherals are linked individually in the CPU

Implementação do soc.v, mostrando a integração entre MMU e CPU. Além dos periféricos, botões e LEDs.

```
module soc #(
    parameter ROMFILE=" .. /src/memdump/addi.mem"
    input clk.
    input btn1,
    input btn2,
    output [5:0] led,
    output uart tx
                mmu mem ready:
    wire [31:0] mmu_data_out;
                mmu_write_enable;
                mmu read enable:
                mmu mem signed read;
                mmu signed read:
    wire [ 1:0] mmu mem data width;
    wire [31:0] mmu_address;
    wire [31:0] mmu data in:
    cpu cpu_inst (
        .clk (clk),
        .reset_n (btn2),
        .mmu_mem_ready(mmu_mem_ready),
        .mmu_data_out(mmu_data_out),
        .mmu write enable(mmu write enable),
        .mmu_read_enable(mmu_read_enable),
        .mmu mem signed read(mmu signed read),
        .mmu mem data width(mmu mem data width),
        .mmu_address(mmu_address),
        .mmu_data_in(mmu_data_in),
        .uart_data(data)
    mmu #( .ROMFILE(ROMFILE)) mmu inst (
        .clk(clk).
        .btn1(btn1),
        .btn2(btn2),
        .reset_n(btn2),
        .write enable(mmu write enable),
        .read_enable(mmu_read_enable),
        .mem_signed_read(mmu_signed_read),
        .mem_data_width(mmu_mem_data_width),
        .address(mmu address).
        .data_in(mmu_data_in),
        .data out(mmu data out),
        .led(led),
        .mem ready(mmu mem ready)
```

#### Cache L1

Cache L1 de 512 linhas× 32bit (= 2KiB) mapeada diretamente, do tipo write-back com política write-allocate.


Módulo Cache L1

```
module 11 cache #(
    parameter INDEX WIDTH = 6
   input wire
   input wire
    input wire
                       write enable.
                       read_enable,
    input wire
    input wire [31:0] address,
    input wire [31:0] data_in,
    output wire [31:0] data out,
    output wire
    input wire
                       mem_ready,
    output wire
                       mem_fetch,
    output wire
                       mem write
    localparam OFFSET WIDTH
    localparam TAG_WIDTH
                               = 32 - (INDEX_WIDTH + OFFSET_WIDTH);
   localparam NUM OF BLOCKS = 2**INDEX WIDTH:
    reg block_valid [0:NUM_OF_BLOCKS-1];
   rea block dirty [0:NUM OF BLOCKS-1]:
   reg [TAG WIDTH-1:0] tag array [0:NUM OF BLOCKS-1];
    reg [31:0] block data [0:NUM OF BLOCKS-1];
    initial begin: label0
       integer i;
       for (i = 0; i < NUM_OF_BLOCKS; i = i + 1) begin
           block_data[i] = 0;
       end
   end
   wire [TAG_WIDTH-1:0] tag;
   wire [INDEX_WIDTH-1:0] index;
   wire [OFFSET_WIDTH-1:0] offset;
   wire cache_hit;
                    = address[31:INDEX WIDTH+OFFSET WIDTH];
    assign index
                    = address[INDEX WIDTH+OFFSET WIDTH-1 : OFFSET WIDTH]:
   assign offset = address[OFFSET_WIDTH-1:0];
   localparam ACCEPT_REQUEST = 2'd0;
    localparam WRITE_BACK
    localparam MEM_ALLOCATE
    reg [1:0] ctrl_state = ACCEPT_REQUEST;
   assign cache_hit = block_valid[index] && tag_array[index] == tag;
    assign data out = read enable ? block data[index] : 0;
```


```
always @(posedge clk, negedge reset_n) begin
       end else begin
           case (ctrl_state)
               ACCEPT_REQUEST: begin
                   if (!cache_hit && block_dirty[index]) begin
                   end else if (!cache hit && !block dirty[index]) begin
                       ctrl state <= MEM ALLOCATE:
                   end else begin
                       if (write enable) begin
                           block dirty[index] <= 1;
               WRITE_BACK: begin
                   if (mem_ready) begin
               MEM ALLOCATE: begin
                   if (mem_ready) begin
                       block data[index] <= data in:
                       ctrl state <= ACCEPT REQUEST:
                   end
               default: begin
                  ctrl_state <= ACCEPT_REQUEST;
           endcase
    end
    always @(*) begin
        case (ctrl_state)
            ACCEPT_REQUEST: begin
            WRITE_BACK: begin
               mem_write = 1;
           MEM_ALLOCATE: begin
           default: ;
        endcase
endmodule
```

#### **MMU**

*Memory Control*: **controle de priorização de acesso à memória** por diferentes estágios da pipeline e resolução de conflitos de acesso.



Danielpath: datapath utilizado no sistema computacional.




Danielpath: memória no A-1000

#### **MMU**

#### O que faltou implementar:

- Barramento de memória unificado, que deveria mapear endereços físicos pros respectivos dispositivos;
- Responder à MMU quais a flags de permissão de acesso para cada região de memória (necessário para MMIO e periféricos funcionar);
- Modificar a máquina de estados da MMU para funcionar com essa arquitetura;
- Passar o controle de acesso pro IMC.



Danielpath: memória no A-1000

#### **Periféricos**

**Botões** da placa FPGA podem ser acessados através da MMU, permitindo uma leitura através de LOADs.

- Módulo do botão com buffers para manutenção dos estados;
- Teste do módulo;
- Interface com a MMU;
- Teste de leitura do módulo através da MMU.

Módulo do botão com buffers para manutenção dos estados

```
module btn #(
    parameter ADDR WIDTH = 8
    input clk.
   input btn1,
    input btn2.
    input read enable.
   input [ADDR WIDTH-1:0] address,
   output reg [31:0] data out
   reg btn1_buffer;
   reg btn2_buffer;
    always @(posedge clk) begin
       if (!btn1)
            btn1 buffer ≤ ~btn1;
       if (!btn2)
            btn2 buffer ≤ ~btn2;
       if (read enable) begin
            case (address)
               0: begin
                   data out ≤ btn1 buffer;
                   btn1 buffer ≤ 0; // reset bt1 buffer after
               1: begin
                   data_out \leftleft btn2_buffer;
                   btn2_buffer ≤ 0; // reset bt2_buffer after
               default: data_out ≤ 0;
        end else begin
            data out ≤ 0;
endmodule
```

#### **Periféricos**

**LEDs** da placa FPGA podem ser acessados através da MMU, permitindo uma leitura através de LOADs.

- Módulo do LED;
- Teste do módulo;
- Interface com a MMU;
- Teste de leitura do módulo através da MMU.

```
module led #(
    parameter ADDR WIDTH = 8
    input clk,
   input write_enable,
    input [ADDR WIDTH-1:0] address,
   input [31:0] data in.
   output [5:0] led
    reg [5:0] led_data_out;
   always @(posedge clk) begin
       if (write_enable) begin
            led_data_out \le data_in[5:0];
   assign led = led_data_out;
endmodule
```

Módulo de LED

### **Periféricos**

```
`include "define.v"
module mmu #(
    parameter ROMFILE="../src/memdump/addi.mem"
    input clk, reset_n, btn1, btn2,
    input write_enable,
    input read_enable,
    input mem signed read,
    input [ 1:0] mem_data_width,
    input [31:0] address,
    input [31:0] data_in,
    output reg [31:0] data_out,
    output [5:0] led,
    output reg mem ready
```

Parte da interface dos periféricos com MMU

```
* BTN (Peripheral)
localparam BTN ADDR WIDTH = 8;
reg btn read enable;
wire [BTN ADDR WIDTH-1:0] btn address;
wire [31:0] btn_data_out;
btn #( .ADDR_WIDTH(BTN_ADDR_WIDTH) ) btn_inst (
  .btn1
                  (btn1
  .btn2
                 (btn2
  .read enable
                 (btn_read_enable
  .address
                 (btn address
  .data out
                 (btn_data_out
localparam LED ADDR WIDTH = 8;
reg led_write_enable;
wire [LED_ADDR_WIDTH-1:0] led_address;
wire [31:0] led_data_in;
led #( .ADDR WIDTH(LED ADDR WIDTH) ) led inst (
  .write_enable (led_write_enable
  .address
                 (led address
  .data in
                 (led_data_in
  .led
```

# Demonstração

"In July 1981, Wilson extended the Acorn Atom's BASIC programming language dialect into an improved version for the Acorn Proton, a microcomputer that enabled Acorn to win the contract with the British Broadcasting Corporation (BBC) for their ambitious computer education project. Hauser employed a deception, telling both Wilson and colleague Steve Furber that the other had agreed a prototype could be built within a week. Taking up the challenge, she designed the system including the circuit board and components from Monday to Wednesday, which required fast new DRAM integrated circuits to be sourced directly from Hitachi. By Thursday evening, a prototype had been built, but the software had bugs, requiring her to stay up all night and into Friday **debugging**. Wilson recalled watching the wedding of Prince Charles and Lady Diana Spencer on a small portable television while attempting to debug and re-solder the prototype. It was a success with the BBC, who awarded Acorn the contract."



Sophie Wilson near a photograph of the first ARM processor holding a photograph of the ARM Cortex-M0+ to the same scale.

# Demonstração



# Entrega 1 🔽

Planejar e desenvolver um processador RISC-V de 32 bits, com pipeline, que suporte o conjunto RV32I.

- Compreender e desenvolver um pipeline para o processador RISC-V;
- Compreender e desenvolver programas de teste para o processador;
- Compreender e desenvolver um ambiente de execução (restrito ao momento) para o processador;
- Compreender e utilizar o ambiente de execução em FPGA para implementar o processador;

# Entrega 2

Conjunto de instruções do processador deve ser incrementado para suportar RV32IMA.

- Compreender e desenvolver a cache L1;
- Compreender e desenvolver um **periférico** para o processador;
- Compreender e desenvolver um ambiente de execução (restrito ao momento) para o periférico;
- Compreender e utilizar o ambiente de execução em FPGA para implementar o periférico;
- Demonstrar um código que utilize as instruções e o periférico em FPGA;

# Entrega 3

Conjunto de instruções do processador deve ser incrementado para suportar as instruções compactas.

- Compreender e desenvolver um **periférico** para o processador;
- Compreender e desenvolver um ambiente de execução (restrito ao momento) para o periférico;
- Compreender e utilizar o ambiente de execução em FPGA para implementar o periférico;
- Demonstrar um código que utilize as instruções e os periféricos em FPGA;

#### **Maiores desafios**

#### Autonomia e Desafios na Disciplina

#### Autonomia nas Disciplinas de Projeto

**Desafios Iniciais e Necessidade de Estudo:** O início do projeto foi o maior desafio devido à necessidade de estudar conceitos de MC732 e superar dificuldades na criação e configuração do ambiente.

Paradigma no Desenvolvimento em Hardware: A compreensão do paradigma no desenvolvimento em hardware com Verilog foi um desafio, especialmente ao perceber que as descrições de hardware executam simultaneamente.

**Datapath Completo e Integração com MMU:** Compreender o funcionamento de um datapath completo de uma CPU e a integração complexa, especialmente com a MMU, gerou complicações, notadamente nas instruções de Load/Store.



#### **Maiores desafios**

#### Desafios na Implementação do Projeto

#### **Detalhes Arquiteturais Complexos:**

- Enfrentamos desafios significativos em detalhes arquiteturais que frequentemente são omitidos por simplicidade em livros-texto;
- A interface de memória da CPU foi especialmente desafiadora,
   divergindo da representação comum de uma caixa preta na literatura.

#### Realidade Diferente da Literatura:

- Contrariamente à visão simplificada da literatura, descobrimos que a interface de memória não realiza leituras e escritas simultâneas de forma transparente;
- Casos em que um recurso de memória está ocupado exigem a interrupção da pipeline, destacando a complexidade real dessas operações.



# O que faríamos de diferente?

## Se fosse possível fazer o projeto novamente



**Entregas Incrementais:** Adotamos uma abordagem de entregas mais simples e progressivas, implementando funcionalidades de forma gradual.

**Design Multiciclo em Vez de Pipeline:** Optamos por uma CPU mais simples, com um design multiciclo em vez de uma pipeline verdadeira, priorizando implementações mais simples nas primeiras entregas.

**Uso Intensivo de Máquinas de Estado:** Utilizamos extensivamente máquinas de estado para operações complicadas, mesmo que isso demandasse mais ciclos, visando a entrega de mais recursos ao longo do desenvolvimento.

**Transição para Ambiente da Gowin:** Inicialmente, dedicamos mais tempo à execução do código na FPGA, migrando do Yosys para o ambiente da Gowin. A escolha foi motivada pela complexidade do projeto, para o qual o Yosys não apresentou uma síntese suficiente.

# O que faríamos de diferente?

## Se fosse possível fazer o projeto novamente



**Foco na Resolução de Desafios em Memória:** Investimos considerável tempo na resolução de desafios relacionados à memória, reconhecendo-a como a área de maior dificuldade e número significativo de refatorações.

**Dedicação do Grupo:** Apesar das entregas não terem sido completas, o grupo demonstrou dedicação com extensas horas de estudo e colaboração. Implementamos um sistema computacional consistente, destacando a importância de code reviews e testes automatizados no processo.


# **Maiores aprendizados**

- Utilização do Verilog 2005 e suas armadilhas;
- Compreensão da stack de software necessária para desenvolver, testar e debugar sistemas em FPGA, diferenciando entre código HDL sintetizável e simulação;
- Prática na concepção e implementação do datapath de uma CPU RISC-V com pipeline;
- Pesquisa de informações técnicas sobre a FPGA Gowin e a placa Tang Nano 9K;
- Desenvolvimento de habilidades para trabalhar em equipe, promovendo contribuições mútuas e aprendizado entre os colegas.



# **Maiores aprendizados**

- Revisão e aplicação prática de conceitos de diversas disciplinas do curso;
- Abordagem de soluções mais simples para problemas complexos, progredindo gradualmente;
- Reconhecimento da importância de focar não apenas na totalidade do processador nas primeiras entregas, mas em construir passo a passo;
- A maior lição foi compreender o design e implementação de sistemas computacionais, semelhante à realidade da produção de chips.




## Roteiro

- O que precisamos fazer/O que fizemos
- Desafios
- Feedbacks
- O que faríamos de diferente?
- Aprendizados

#### Referências

- 1. D. A. Patterson and J. L. Hennessy, *Computer Organization and Design RISC-V Edition: The Hardware Software Interface*, 1st ed. San Francisco, CA, USA: Morgan Kaufmann Publishers Inc., 2017
- 2. Repositório com código do sitema computacional: https://github.com/izumizawa/mc851





# **Obrigado!**

#### Equipe "RISC-VI":

RA 169374, Daniel Paulo Garcia

RA 182783, Lucca Costa Piccolotto Jordão

RA 185447, Paulo Barreira Pacitti

RA 198435, Guilherme Tavares Shimamoto

RA 216116, Gabriel Braga Proença

RA 221859, Mariana Megumi Izumizawa