



MC851 Projeto em Computação **Relatório Entrega 3**

Equipe "RISC-VI":

RA 169374, Daniel Paulo Garcia
RA 182783, Lucca Costa Piccolotto Jordão
RA 185447, Paulo Barreira Pacitti
RA 198435, Guilherme Tavares Shimamoto
RA 216116, Gabriel Braga Proença
RA 221859, Mariana Megumi Izumizawa




Da última entrega 2, qual era a expectativa para entrega 3?


- Implementação da cache L1: aumentar otimização do sistema computacional.
- **Controle de acesso de memória**: priorizar e controlar *pipeline* de acordo com o uso da MMU pela CPU.
- Implantação do sistema na placa FPGA.

Organização

Dividimos novamente as duplas:



Planilha com sinais (transposta)



Instruções

Testes das instruções tipo I e R

Processo:

- Criação de arquivos RISC-V para testar cada instrução.
- Assemble de conversão para hexadecimal
- Criação de arquivos memdump
- Desenvolvimento de test benches (Verilog)
- Análise de ondas no GTKWave observando estágios da pipeline

```
. .
 VCD info: dumpfile addi_wave.vcd opened for output.
 addi tb: starting tests
  test_addi: passed!
 instructions/addi_tb.v:43: $finish called at 20 (1s)
VCD info: dumpfile andi_wave.vcd opened for output.
andi_tb: starting tests
  test_andi: passed!
 instructions/andi_tb.v:43: $finish called at 20 (1s)
 VCD info: dumpfile beq_wave.vcd opened for output.
 beg_tb: starting tests
  test beg: passed!
 instructions/beg_tb.v:43: $finish called at 20 (1s)
 VCD info: dumpfile ori_wave.vcd opened for output.
 ori_tb: starting tests
  test_ori: passed!
 instructions/ori_tb.v:43: $finish called at 20 (1s)
 VCD info: dumpfile slli_wave.vcd opened for output.
 slli_tb: starting tests
  test_slli: passed!
 instructions/slli tb.v:43: $finish called at 22 (1s)
 VCD info: dumpfile slti_wave.vcd opened for output.
 slti tb: starting tests
  test_slti:
    passed first scenario!
    passed all scenarios!
 instructions/slti_tb.v:49: $finish called at 30 (1s)
 VCD info: dumpfile sltiu_wave.vcd opened for output.
 sltiu tb: starting tests
  test_sltiu: passed!
 instructions/sltiu_tb.v:43: $finish called at 22 (1s)
 VCD info: dumpfile srai_wave.vcd opened for output.
srai_tb: starting tests
  test_srai: passed!
 instructions/srai_tb.v:43: $finish called at 22 (1s)
 VCD info: dumpfile srli_wave.vcd opened for output.
 srli_tb: starting tests
  test srli: passed!
 instructions/srli_tb.v:43: $finish called at 22 (1s)
VCD info: dumpfile xori_wave.vcd opened for output
xori_tb: starting tests
  test_xori: passed!
 instructions/xori_tb.v:43: $finish called at 20 (1s)
```

Saída dos testes automatizados *clock-accurate* das instruções da ISA

Instruções

• Tipo I:

o andi

o ori

o slli

o slti

o sltiu

o srai

o srli

o xori

Tipo R:

o and

o or

o s11

o slt

o sltu

o sra

o srl

o xor

. . . VCD info: dumpfile addi_wave.vcd opened for output. addi tb: starting tests test_addi: passed! instructions/addi_tb.v:43: \$finish called at 20 (1s) VCD info: dumpfile andi_wave.vcd opened for output. andi_tb: starting tests test_andi: passed! instructions/andi_tb.v:43: \$finish called at 20 (1s) VCD info: dumpfile beg_wave.vcd opened for output. beg_tb: starting tests test beg: passed! instructions/beg_tb.v:43: \$finish called at 20 (1s) VCD info: dumpfile ori_wave.vcd opened for output. ori_tb: starting tests test_ori: passed! instructions/ori_tb.v:43: \$finish called at 20 (1s) VCD info: dumpfile slli_wave.vcd opened for output. slli_tb: starting tests test_slli: passed! instructions/slli_tb.v:43: \$finish called at 22 (1s) VCD info: dumpfile slti_wave.vcd opened for output. slti_tb: starting tests test_slti: passed first scenario! passed all scenarios! instructions/slti_tb.v:49: \$finish called at 30 (1s) VCD info: dumpfile sltiu_wave.vcd opened for output. sltiu tb: starting tests test_sltiu: passed! instructions/sltiu_tb.v:43: \$finish called at 22 (1s) VCD info: dumpfile srai_wave.vcd opened for output. srai_tb: starting tests test_srai: passed! instructions/srai_tb.v:43: \$finish called at 22 (1s) VCD info: dumpfile srli_wave.vcd opened for output. srli_tb: starting tests test srli: passed! instructions/srli_tb.v:43: \$finish called at 22 (1s) VCD info: dumpfile xori_wave.vcd opened for output xori_tb: starting tests test_xori: passed! instructions/xori_tb.v:43: \$finish called at 20 (1s)

Saída dos testes automatizados *clock-accurate* das instruções da ISA

Forwarding unit


```
● ● ● ● addi t0, zero, 2 addi t0, t0, 2
```

Programa em RISC-V que soma dois valores consecutivos em um mesmo registrador.

```
2 always @(*) begin
       if (exmem_rd ≠ 0 && exmem_reg_write && exmem_rd = idex_rs1) begin
          alu_input_a = exmem_alu_out;
      end else if (memwb_rd ≠ 0 && memwb_reg_write && memwb_rd = idex_rs1) begin
           alu_input_a = wb_data;
      end else begin
          alu_input_a = idex_data_read_1;
       end
10
      if (idex_alu_src = `ALU_SRC_FROM_IMM) begin
12
          alu_input_b = idex_imm
      end else if (exmem_rd \neq 0 && exmem_reg_write && exmem_rd = idex_rs2) begin
          alu_input_b = exmem_alu_out;
      end else if (memwb_rd \neq 0 && memwb_reg_write && memwb_rd = idex_rs2) begin
16
           alu_input_b = wb_data;
      end else begin
18
           alu_input_b = idex_data_read_2;
       end
20 end
```

Trecho da implementação em Verilog que descreve a forwarding unit, que atua na ALU

Programa de multiplicação



Register file: escrita e leitura simultânea.

```
| Viewed | Image: A |
```

Acima, diff com a nova descrição para o evento de leitura e escrita simultânea em um mesmo registrado.

MMU


Ajuste na máquina de estados permitiu o **alinhamento de escrita e leitura em apenas um ciclo**, ao invés de dois.

```
localparam STATE_IDLE
183 -
                                              = 4'd0;
                                                                                                        183 +
                                                                                                                    localparam STATE READY
                                                                                                                                                       = 3'd0;
184 -
           localparam STATE_MEM_WRITE_COMMIT
                                              = 4'd1:
                                                                                                        184 +
                                                                                                                    localparam STATE_ALIGNED_WRITE
                                                                                                                                                       = 3'd1;
           localparam STATE_ALIGNED_READ
                                              = 4'd2;
                                                                                                        185 +
                                                                                                                    localparam STATE_UNALIGNED_READ
                                                                                                                                                      = 3'd2;
           localparam STATE_ALIGNED_WRITE
                                                                                                        186 +
                                                                                                                    localparam STATE_UNALIGNED_WRITE1
                                                                                                                                                      = 3'd3;
                                              = 4'd3;
187 -
           localparam STATE_UNALIGNED_READ1
                                              = 4'd5;
                                                                                                        187 +
                                                                                                                    localparam STATE UNALIGNED WRITE2
                                                                                                                                                      = 3'd4;
           localparam STATE UNALIGNED READ2
                                              = 4'd6;
                                                                                                         188 +
                                                                                                                    localparam STATE UNALIGNED WRITE3
                                                                                                                                                      = 3'd5;
           localparam STATE_UNALIGNED_WRITE1
189 -
                                              = 4'd7:
                                                                                                        189 +
                                                                                                                    localparam STATE_UNALIGNED_WRITE4
                                                                                                                                                     = 3'd6:
           localparam STATE_UNALIGNED_WRITE2
191 -
           localparam STATE_UNALIGNED_WRITE3
           localparam STATE_UNALIGNED_WRITE4
                                              = 4'd10;
```


Diff da MMU que mostra redução número de estados na máquina que rege a MMU.

MMU

Memory Control: **control**e **de priorização de acesso à memória** por diferentes estágios da pipeline e resolução de conflitos de acesso.




Danielpath: datapath utilizado no sistema computacional.



PR com o memory control implementado e esquema de caches.

Periféricos

Um dos nossos focos foi tentar conectar o módulo UART ao nosso SoC.



Pull request do projeto demo

Includes de outros componentes no código

Embora essa abordagem funcionasse nos testes, a síntese no Yosys primeiro executava os arquivos unitários e, em seguida, consolidava todos em uma hierarquia.




Alguns exemplos de includes de outros componentes no código

```
"name": "mc851",
"includedFiles": [
"soc.v",
"mmu.v",
"cpu.v",
"typu.v",
"typu.v"
```

Blocos always @(posedge clk, negedge reset_n)

Discussão no discord sobre o problema apontado



X1M4 10/10/2023 19:52


Error: ERROR: Multiple edge sensitive events found for this signal!

https://stackoverflow.com/questions/72483663/yosys-multiple-edge-sensitivities-for-asynchronous-reset

Parâmetros de ROMFILE vazios: erro na função de leitura na síntese de cada arquivo

Exemplo de parâmetro de ROMFILE vazio

Latches D: dificuldade de execução e analisar causas do problema



Discussão sobre o problema de Latch D

Padronização do Terminal Serial: tamanho dos registradores


O terminal serial estava configurado para receber apenas 1 byte por vez, enquanto o registrador possuía 32 bits.

Foi necessário criar um script em Node.js para manipular e imprimir os 32 bits com seus valores em hexadecimal.

Testes do Yosys fora do VSCode

Para solucionar alguns problemas específicos, foram realizados testes executando comandos do Yosys fora do ambiente do VSCode, o que contribuiu para a identificação e resolução de questões técnicas.

Atribuição de valor nos registradores do register_file funcionando nos testes, funcionando no gtkwave, mas falhando na placa.



Issue descrevendo detalhes da síntese no chip FPGA.

```
√ 

14 

14 


rtl/components/register file.v [

]

               @@ -7,20 +7,28 @@ module register file (
                   input wire [31:0] write_data, // O dado que será escrito
                   output wire [31:0] read_data1, // Dado que foi lido
                   output wire [31:0] read_data2 // Outro dado que foi lido
                  output wire [31:0] read_data2, // Outro dado que foi lido
                   output wire [31:0] uart_data
                   reg [31:0] registers [31:1]:
                  reg [31:0] registers [0:31];
                  // Lógica de leitura
                  assign read data1 = (read reg1 != 0) ? registers[read reg1] : 0;
                  assign read_data2 = (read_reg2 != 0) ? registers[read_reg2] : 0;
                  assign uart_data = registers[5];
                  // Lógica de escrita
                  integer i;
                  always @(posedge clk) begin
                      if (write_enable) begin
                          if (write reg != 0) begin
                              registers[write_reg] <= write_data;
22
                              for(i=0; i<31; i=i+1) begin
                                  if (i == write reg) begin
                                      registers[i] <= write data;
        29 +
                   end
        33 +
               endmodule
```

Alterações realizadas para mitigar esses problemas


Periféricos



Referências

- 1. D. A. Patterson and J. L. Hennessy, *Computer Organization and Design RISC-V Edition: The Hardware Software Interface*, 1st ed. San Francisco, CA, USA: Morgan Kaufmann Publishers Inc., 2017
- 2. Repositório com código do sitema computacional: https://github.com/izumizawa/mc851





Obrigado!

Equipe "RISC-VI":

RA 169374, Daniel Paulo Garcia

RA 182783, Lucca Costa Piccolotto Jordão

RA 185447, Paulo Barreira Pacitti

RA 198435, Guilherme Tavares Shimamoto

RA 216116, Gabriel Braga Proença

RA 221859, Mariana Megumi Izumizawa