

#### UTS - RANGKAIAN MIKROELEKTRONIKA

## **DESAIN 2-STAGE OPAMP**

Izzudin Al Ayyubi - 2006574780

### 1. Gambar Rangkaian





Gambar 1 Rangkaian Two Stage Opamp

## 2. Analisis Matematis

a. Kriteria Design

2 stage OpAmp (phase margin =  $60^{\circ}$ ) Open loop gain (Av, dB) = 12Z dB = 120 dBGB (Bandwidth) = XY MHz = 78 MHz  $V_{DD} = 3. Y Volt = 3.8 V$   $V_{SS} = 0 V$ Slew Rate > X Volt/us = SR > 7 V/usPower < 10 mW  $C_L = 1X pF = 17 pF$ ICMR = -1 V sampai 1.5 V

b. Konstanta Desain

$$\begin{split} \text{PMOS:} \, \mu_p C_{ox} \left( K_p \right) &= \, 50 \; \mu \text{A} \, / \text{V}^2 \\ \text{NMOS:} \, \mu_n C_{ox} \left( K_p \right) &= \, 100 \; \mu \text{A} \, / \text{V}^2 \\ \lambda_p &= \, 0.052 \, \text{V}^{-1} \, = \, 0.050 \, \text{V}^{-1} \\ \lambda_n &= \, 0.012 \, \text{V}^{-1} \, = \, 0.010 \, \text{V}^{-1} \\ V_{thp} &= \, -0.4 \, \text{V} \\ V_{thn} &= \, 0.4 \, \text{V} \end{split}$$

$$\begin{split} &Cc > \left(\frac{2.2}{10}\right) \cdot Cl = 3.74 \ pF \rightarrow Cc = 3.8 \ pF \\ &I_5 = SR \cdot Cc = 26.18 \ \mu A \\ &M_3 = \left(\frac{W}{L}\right)_3 = \frac{I_5}{K_3' [(V_{DD} - V_{in}(max) - |V_{T03}(max)| + V_{T1}(min)]^2} \\ &= 0.13 \\ &gm_1 = 2 \cdot pi \cdot GB \cdot C_c = 1832.93 \ \mu S \\ &M1 = \left(\frac{W}{L}\right)_1 = M_2 = \left(\frac{W}{L}\right)_2 = \frac{gm_1^2}{(K_1' \cdot I_5)} = 1283.28 \end{split}$$

$$\beta_{1} = K'_{1} \cdot \left(\frac{W}{L}\right)_{1} = 128328.32 \,\mu A / V^{2}$$

$$V_{DS5} = V_{in}(min) - V_{ss} - \left(\frac{l_{5}}{\beta_{1}}\right)^{\frac{1}{2}} - V_{T1}(max) = -1.56V$$

$$S_{5} = \left(\frac{W}{L}\right)_{5} = \frac{2 \cdot l_{5}}{K'_{5} \cdot V_{DS5}^{2}} = 0.21$$

$$gm_{6} = 2.2 \cdot gm_{2} \cdot \left(\frac{C_{l}}{C_{c}}\right) = 18329.31 \,\mu S$$

$$M_{4} = \left(\frac{W}{L}\right)_{3} = 0.13$$

$$I_{1} = \frac{gm_{1}^{2}}{\left(2K'_{1} \cdot \left(\frac{W}{L}\right)_{1}\right)} = 13.09 \,\mu A$$

$$I_{4} = \left(\frac{M_{4}}{M_{3}}\right) \cdot I_{3} = \left(\frac{M_{4}}{M_{3}}\right) \cdot I_{1} = 13.09 \,\mu A$$

$$gm_{4} = \sqrt{2K'_{4} \cdot \left(\frac{W}{L}\right)_{4}} \cdot I_{4} = 13.09 \,\mu S$$

$$S_{6} = M_{6} = \left(\frac{W}{L}\right)_{6} = \left(\frac{W}{L}\right)_{4} \cdot \left(\frac{gm_{6}}{gm_{4}}\right) = 183.29$$

$$I_{6} = \frac{gm_{6}^{2}}{\left(2K'_{6} \cdot \left(\frac{W}{L}\right)_{6}\right)} = 18329.31 \,\mu A$$

$$M_{7} = \left(\frac{W}{L}\right)_{7} = \left(\frac{W}{L}\right)_{5} \cdot \left(\frac{l_{6}}{l_{5}}\right) = 149.81$$

$$Av = \frac{2gm_{2} \cdot gm_{6}}{l_{5}(\lambda_{2} + \lambda_{4}) \, l_{6}(\lambda_{6} + \lambda_{7})} = 38895.91 = 91.79 \,dB$$

$$P_{diss} = (V_{DD} + |V_{ss}|)(l_{6} + l_{5}) = 69.75 \,mW$$


Berdasarkan hasil analisis terhadap perhitungan teoritis desain 2-stage op-amp yang didasarkan pada [1], diperoleh nilai open loop gain sebesar 91.79 dB dan power dissipation sebesar 69.75 mW. Keduanya tidak memenuhi target spesifikasi yang telah ditetapkan dalam kriteria desain, yaitu open loop gain sebesar 120 dB dan power dissipation kurang dari 10 mW. Karena seluruh nilai hasil perhitungan bergantung pada parameter awal, maka yang dapat dianalisis untuk dimodifikasi hanyalah parameter-parameter yang bersifat tetap dan ditentukan sejak awal, yaitu parameter dalam bagian kriteria desain dan konstanta desain. Semua parameter lainnya merupakan hasil turunan dari perhitungan dan tidak dapat diubah secara bebas kecuali jika desain tidak benar-benar mengharuskan terikat dengan perhitungan teoritis secara absolut.


Dari sisi konstanta desain, salah satu parameter yang memiliki dampak signifikan terhadap open loop gain (Av) adalah nilai lambda ( $\lambda$ ), yaitu parameter channel length modulation. Dalam desain ini, nilai  $\lambda$  yang digunakan adalah  $\lambda_n = 0.01 \text{ V}^{-1}$  dan  $\lambda_p = 0.05 \text{ V}^{-1}$ . Nilai lambda yang kecil ini menyebabkan resistansi output  $(r_0)$  menjadi besar, sehingga penguatan tahap-tahap penguat dalam rangkaian menjadi terbatas. Karena open loop gain sangat bergantung pada nilai gm dan resistansi output dari transistor, maka lambda yang rendah membatasi pencapaian gain yang tinggi. Oleh karena itu, untuk meningkatkan open loop gain, salah satu pendekatan yang dapat dilakukan adalah memilih teknologi fabrikasi dengan nilai lambda yang lebih besar.

Selanjutnya, dari sisi kriteria desain, terdapat beberapa parameter yang secara langsung berdampak terhadap besarnya arus bias dalam rangkaian, dan dengan demikian mempengaruhi power dissipation. Salah satu di antaranya adalah Slew Rate (SR), yang dalam desain ini ditetapkan harus lebih besar dari 7 V/μs. Karena SR berbanding lurus dengan arus I<sub>5</sub> melalui hubungan  $SR = \frac{I_5}{Cc}$ , maka semakin tinggi nilai SR yang ditargetkan, semakin besar pula I<sub>5</sub> yang dibutuhkan, yang secara langsung meningkatkan daya konsumsi rangkaian. Selain itu, Gain Bandwidth (GB) sebesar 78 MHz juga menuntut nilai transkonduktansi gm<sub>1</sub> yang tinggi agar hubungan  $GBW = \frac{gm_1}{2\pi Cc}$  terpenuhi. Nilai gm<sub>1</sub> yang tinggi ini pada akhirnya mendorong arus bias lebih besar, khususnya pada tahap input.


#### **Hasil Simulasi**


No.	Parameter	Hasil Simulasi	Perhitungan Teoritis	Kriteria Desain
1	Open Loop Gain (Av)	80.43 dB	91.79 dB	120 dB
2	Gain Bandwidth (GBW)	90.18 MHz	78 MHz	78 MHz
3	Phase Margin	64.47°	60°	≥ 60°
4	Slew Rate (SR)	3.49 V/μs	7 V/μs	> 7 V/μs
5	ICMR	0.41 V s.d. 1.9 V	−1 V s.d. 1.5 V	−1 V s.d. 1.5 V
6	Power Dissipation	35.69 mW	69.75 mW	<10 mW
7	Arus I <sub>5</sub>	16.111 μΑ	26.18 μΑ	-
8	Arus I <sub>6</sub>	9.3772 mA	18329.31 μΑ	-





Gambar 3 Transient Analysis (Slew Rate)





Gambar 5 Transient Analysis (Arus I<sub>E</sub> dan I<sub>6</sub>)

## **Analisis Simulasi**

Berdasarkan hasil simulasi two-stage opamp yang diperoleh, terdapat beberapa perbedaan signifikan jika dibandingkan dengan hasil perhitungan teoritis maupun spesifikasi dalam kriteria desain. Nilai open loop gain dari simulasi sebesar 80.43 dB menunjukkan penurunan yang cukup besar dibandingkan dengan nilai teoritis yaitu 91.79 dB, dan jauh dari target desain sebesar 120 dB. Salah satu faktor utama penyebab penurunan ini adalah perbedaan arus Is dan I<sub>6</sub>, yang berbeda antara hasil simulasi dan teori. Pada simulasi, nilai I<sub>5</sub> tercatat sebesar 16.111 μA, jauh lebih kecil dibandingkan dengan I<sub>5</sub> = 26.18 μA yang dihitung secara teoritis. Hal ini berpengaruh pada gm yang lebih kecil dari yang diperkirakan, yang pada gilirannya menurunkan gain. Selain itu, I6 pada hasil simulasi sebesar 9.3772 mA, jauh lebih kecil dibandingkan dengan nilai teoritis I<sub>6</sub> = 18.33 mA, yang juga berdampak pada penurunan gain dan bandwidth.

Jika dibandingkan dengan paper referensi [2] dan [3], nilai gain dari simulasi sudah termasuk cukup tinggi, mengingat pada kedua referensi tersebut gain yang dicapai masing-masing hanya 21.18 dB dan 98.98 dB, dengan power dissipation sekitar 5.35 mW dan 240 μW. Artinya, pencapaian desain simulasi ini masih dalam rentang yang realistis dan kompetitif di antara hasil penelitian lain, meskipun belum memenuhi ekspektasi desain awal sebesar 120 dB. Kegagalan dalam mencapai kriteria desain juga terjadi pada [2] yang mana target desain mencakup open loop gain 40 dB, gain bandwidth (GBW) 5 MHz, dan power dissipation yang diharapkan di bawah 5 mW. Namun, hasil simulasi yang diperoleh menunjukkan open loop gain hanya 21.18 dB, yang jauh lebih rendah dari target, meskipun phase margin dan GBW melebihi ekspektasi, dengan power dissipation sebesar 5.35 mW, sedikit melebihi target.

Sementara itu, gain bandwidth (GBW) hasil simulasi tercatat sebesar 90.18 MHz yang mana lebih tinggi dari hasil teoritis dan kriteria desain yang sama-sama sebesar 78 MHz. Hal ini bisa terjadi karena nilai gm₁ dalam simulasi lebih besar atau karena Cc yang lebih kecil akibat efek parasitik. Meskipun nilai GBW lebih tinggi dari target, namun hal ini tidak diiringi dengan peningkatan slew rate dan gain, yang justru menurun. Phase margin sebesar 64.47° menunjukkan bahwa sistem masih dalam kondisi stabil dan sesuai dengan spesifikasi minimum yaitu ≥60°, menandakan bahwa desain kompensasi sudah bekerja dengan baik.

Slew rate (SR) dalam hasil simulasi tercatat 3.49 V/μs, yang jauh lebih rendah dibandingkan dengan target desain yang lebih dari 7 V/μs. Penurunan ini terutama disebabkan oleh arus Is yang lebih kecil dalam simulasi, yaitu 16.111 μA dibandingkan dengan nilai teoritis 26.18 μA. Arus Is yang lebih kecil mengurangi gm pada tahap first stage amplifier yang menurunkan slew rate. Dalam perhitungan teoritis, slew rate berbanding lurus dengan arus Is dan dengan arus yang lebih kecil, kemampuan op-amp untuk mengubah tegangan output dengan cepat berkurang, sehingga SR lebih rendah. Namun, meskipun arus Is lebih kecil dari yang diinginkan, power dissipation hasil simulasi tercatat 35.69 mW, yang jauh lebih rendah dibandingkan dengan nilai teoritis 69.75 mW walaupun tidak memenuhi batas maksimum yang ditetapkan dalam kriteria desain yaitu <10 mW. Adanya arus Is yang tercatat dalam simulasi 9.3772 mA yang jauh lebih besar dibandingkan dengan nilai teoritis yang dihitung, yaitu Is = 18.33 uA, mengarah pada peningkatan konsumsi daya, meskipun arus Is lebih kecil.

Untuk parameter ICMR, rentang hasil simulasi adalah 0.41 V hingga 1.9 V, yang berbeda dari spesifikasi desain yaitu -1 V hingga 1.5 V. Perbedaan ini menunjukkan adanya ketidakseimbangan karakteristik transistor input. Parameter dimensi M3 dan tegangan  $V_{DS5}$  cukup sensitif terhadap perubahan ICMR dan secara tidak langsung, dua parameter tersebut juga berpengaruh berbagai parameter lain yang salah satunya adalah arus  $I_6$  yang pada akhrinya juga akan memengaruhi nilai gain Av dan  $P_{diss}$ .

#### 5. Kesimpulan

Berdasarkan hasil analisis matematis dan simulasi two-stage op-amp, terdapat perbedaan yang signifikan antara hasil simulasi dan perhitungan teoritis, yang menunjukkan ketidaksesuaian dengan kriteria desain. Nilai open loop gain dari simulasi sebesar 80.43 dB lebih rendah dibandingkan dengan nilai teoritis 91.79 dB dan jauh dari target desain 120 dB. Hal ini disebabkan oleh perbedaan arus I<sub>5</sub> dan I<sub>6</sub>, yang pada simulasi masing-masing tercatat 16.111 μA dan 9.3772 mA, lebih kecil dari nilai perhitungan teoritis yaitu 26.18 μA dan 18.33 mA. Arus yang lebih kecil pada I<sub>5</sub> menyebabkan penurunan gm yang mengurangi Av dan slew rate. Meskipun demikian, gain bandwidth (GBW) dalam simulasi tercatat 90.18 MHz yang mana lebih tinggi dari perhitungan teoritis dan kriteria desain yang sebesar 78 MHz yang mengindikasikan pengaruh positif dari gm yang lebih besar atau efek parasitik pada Cc. Namun, meskipun GBW meningkat, slew rate dan Av tetap tidak memenuhi target desain, dengan SR tercatat hanya 3.49 V/μs. Sementara itu, power dissipation tercatat 35.69 mW lebih rendah dari nilai perhitungan teoritis yaitu 69.75 mW walaupun keduanya tetap lebih tinggi dari batas maksimum yang ditetapkan dalam kriteria desain yaitu <10 mW. Pada parameter ICMR, rentang simulasi 0.41 V hingga 1.9 V menunjukkan perbedaan dari spesifikasi desain –1 V hingga 1.5 V yang dapat mempengaruhi nilai parameter dimensi M3 dan V<sub>DS5</sub>, yang pada secara tidak langsung juga akan berpengaruh pada arus I<sub>6</sub>, Av, dan power dissipation. Secara keseluruhan, desain ini masih perlu optimalisasi lebih lanjut, terutama dalam mengatur arus bias dan parameter lainnya untuk memenuhi spesifikasi desain yang lebih ketat.

# 6. Daftar Referensi

- [1] P. E. Allen and D. R. Holberg, *CMOS Analog Circuit Design*. Oxford University Press, 2016. [Online]. Available: https://books.google.co.id/books?id=SWBKnQAACAAJ
- [2] K. T. Tan, N. Ahmad, M. M. Isa, and F. A. S. Musa, "Design and analysis of two stage CMOS operational amplifier using 0.13 μm technology," in *AIP Conference Proceedings*, 2020.
- [3] T. Priyanka, H. S. Aravind, and Y. Hg, "Design and implementation of two stage operational amplifier," *International Research Journal of Engineering and Technology*, 2017, [Online]. Available: www.irjet.net