Digitaltechnik Skript

Jonas M.

Inhaltsverzeichnis

1	Gru	ındlagen	1
	1.1	Digitale Abstraktion und ihre technische Umsetzung	1
	1.2	Zahlensysteme	2
	1.3	Logikgatter	4
	1.4	MOSFET Transistoren und CMOS Gatter	5
	1.5	Leistungsaufnahme	7
2	Kon	mbinatorische Schaltungen	7
	2.1	Boole'sche Gleichungen und Algebra	7
	2.2	Kombinatorische Grundelemente	8
	2.3	Karnaugh-Diagramme (KV)	10
	2.4	Minimierung von Ausdrücken	11
	2.5	Vierwertige Logik (0,1,X,Z)	
	2.6	Zeitverhalten	
3	Seg	uentielle Schaltungen	12
	3.1	Allgemein	12
	3.2	Latches	
	3.3	Flip-Flops	
	3.4	Entwurf synchroner Schaltungen	
	3.5	Endliche Automaten	
	3.6	${f Zeitverhalten}$	
	3.7	Parallelität	
4	Har	rdware-Beschreibungssprachen	19
	4.1	Allgemein	19
	4.2	Kombinatorische Logik (Einführung)	
	4.3	Modulhierarchie	
	4.4	Datentypen	
	4.5	Modellierung kombinatorischer Schaltungen	
	4.6	Modellierung sequentieller Schaltungen	
	4.7	Parametrisierte Module	
	4.8	Testrahmen	
	4.9		27
5	Gru	ındelemente digitaler Schaltungen	28
	5.1		28
	5.2	<u> </u>	31
	5.3	±	32
	5.4	Logikfelder	35
6	Hilf	${f fsblatt}$	36
7	Niit	tzliches	39
•		Links	30 30


1 Grundlagen

1.1 Digitale Abstraktion und ihre technische Umsetzung

• Abstraktion

- Beschränken auf wesentliche Eigenschaften
- Redundantes wird aufgrund von Abstraktion weggelassen

• Schichtenmodell



• Disziplin

- wissentliche Beschränkung der Realisierungsmöglichkeiten
- z.B.: Digitale Entwurfsdisziplin | Digitale Abstraktion
 - * Arbeit mit diskreten statt stetigen Spannungspegeln
 - * Einfacher Entwurf \rightarrow Entwurf komplexerer Schaltungen

• Wesentliche Techniken

- Hierarchy | Aufteilen eines Systems in Module und Untermodule
- Modularity | wohldefinierte Schnittstellen und Funktionen
- Regularity | bevorzuge einfache Lösungen für einfachere Wiederverwendbarkeit

• Bits und Bytes | Digitale Abstraktion

- Grundlagen
 - * Beschränkung auf zwei unterschiedliche Werte $0 \mid 1$
 - * Bit (binary digit) Maßeinheit für Information (kleinstmöglich)
 - * Bitfolgen \rightarrow mehrere Bits hinteinander
 - $\ast\,$ Anzahl der möglichen Zustände: 2^n
 - * $2^5 = 32 \mid 2^{10} = 1024$
- Größenordnungen

- Nomenklatur
 - * Nibble: Besteht auf 4 Bit
 - * Byte: Besteht auf 8 Bit
 - * Halbwort: Abhängig von Registerbreite (32Bit/64Bit) | Hälfte eines Worts
 - * Wort: Entspricht Registerbreite (32Bit/64Bit)

1.2 Zahlensysteme

• Darstellung von natürlichen Zahlen

- Allgemein | vorzeichenloses Stellenwertsystem
 - * Basis $b \in \mathbb{N} \land b \geq 2$
 - * Menge der verfügbaren Ziffern $Z_b := 0, 1, ..., b-1$
 - * $u_{b,k}$ bildet Ziffernfolge der Breite $k \in \mathbb{N}$ auf eine natürliche Zahl ab
 - * $u_{b,k}: (a_{k-1}...a_1a_0) \in Z_b^k \to \sum_{i=0}^{k-1} a_i * b^i \in \mathbb{N}$
 - * polyadisches Zahlensystem \rightarrow Wertigkeit von Position abhängig
 - * niedrigstwertige Stelle (LSD, least significant digit): a_0
 - * höchstwertige Stelle (MSD, most significant digit): a_{k-1}
 - * Anzahl der darstellbaren Werte: b^k
- Beispiele:
 - * Dezimal: $302 = 3 * 100 + 0 * 10 + 2 * 1 = 302_{10}$
 - * binär: $1101_2 = 1 * 2^3 + 1 * 2^2 * 0 * 2^1 + 1 * 2^0 = 13_{10}$
 - * hexadezimal: $1F3A_16 = 1*16^3 + 15*16^2 + 3*16^1 + 10*16^0 = 7994_{10}$

• Umrechnen von Zahlensystemen

- Binär/Hexadezimal \rightarrow Dezimal
 - * polyadische Abbildung verwenden
 - * $u_{2.5}(10011_2) = 2^0 + 2^1 + 2^4 = 19_{10}$
 - * $u_{16.3}(4AF_{16}) = 15 * 16^{0} + 10 * 16^{1} + 4 * 16^{2} = 1199_{10}$
 - * (Hinweis: $16^2 = 256 \mid 16^3 = 4096$)
- Binär \leftrightarrow Hexadezimal
 - * Nibble-weise umwandeln
 - * bei LSD beginnen
 - * führende Nullen weglassen oder ergänzen (je nach geforderter Bitbreite)
 - * 11 1010 0110 $1000_2 = 3A68_{16}$
 - $*7BF_{16} = 111\ 1011\ 1111_2$
- Dezimal \rightarrow Binär

$$53_{10}$$

$$= 32 + 21$$

$$= 32 + 16 + 5$$

$$= 32 + 16 + 4 + 1$$

$$= 2^{5} + 2^{4} + 2^{2} + 2^{0}$$

$$= 11 \ 0101_{2}$$

$$53_{10}$$

$$= 2 \cdot 26 + 1$$

$$= 2 \cdot (2 \cdot (2 \cdot 13 + 0) + 1)$$

$$= 2 \cdot (2 \cdot (2 \cdot 6 + 1) + 0) + 1$$

$$= 2 \cdot (2 \cdot (2 \cdot (2 \cdot 3 + 0) + 1) + 0) + 1$$

$$= 11 \ 0101_{2}$$

Abbildung 1: Maximale Zweier- Abbildung 2: Halbieren mit Rest potenzen abziehen




Abbildung 3: Übersicht über Umrechnungsverfahren

• Addition von vorzeichenlosen Binärzahlen

- * Überlauf bei festen Bitbreiten
- * Informationsverlust!
- * z.B.: 4-Bit Addierer 11 + 6 = 1

Überlauf

• Vorzeichenbehaftete Binärzahlen

- Vorzeichen und Betrag
 - * Erstes Bit als Vorzeichen (* $(-1)^1$ oder * $(-1)^0$)
 - * z.B.: $vb_{2.4}(1110_2) = (0 * 2^0 + 1 * 2^1 + 1 * 2^2) * (-1)^1 = -6_{10}$
 - * inkompatibel mit binärer Addition
- Zweierkomplement
 - * $s_k : (a_{k-1}, ..., a_1, a_0) \in \mathbb{B} \to a_{k-1} * (-2^{k-1}) + \sum_{i=0}^{k-2} a_i * 2^i \in \mathbb{Z}$
 - * Funktion s_k bildet eine Bitfolge der Breite $k \in \mathbb{N}$ auf eine ganze Zahl ab
 - * Anzahl darstellbarer Werte: 2^k
 - * Wertebereich: $\{-2^{k-1}, ..., 2^{k-1} 1\}$
 - * z.B.: $s_4(1010_2) = 0 * 2^0 + 1 * 2^1 + 0 * 2^2 + 1 * (-2^3) = -6_{10}$
 - * kompatibel mit binärer Addition
- Dezimal \rightarrow Zweierkomplement
 - * in beiden Fallen achten auf korrekte/geforderte Bitbreite
 - * ggf. führende Nullen vor Betragsdarstellung

$$-53_{10} = -64 + \underline{11} \qquad -53_{10} = \overline{53_{10}} + 1$$

$$= -64 + 8 + \underline{3} \qquad = \overline{011 \ 0101_2} + 1$$

$$= -64 + 8 + 2 + 1 \qquad = 100 \ 1010_2 + 1$$

$$= -2^6 + 2^3 + 2^1 + 2^0 \qquad = 100 \ 1011_2$$

Abbildung 4: Maximale Zweierpotenzen ab- Abbildung 5: Negieren und Inkrement(+1) ziehen

• Bitbreitenerweiterung

- Notwendig für Addition verschiedener Bitbreiten
- zero extension: Auffüllen mit führenden Nullen für vorzeichenlose Darstellung
- sign extension: Auffüllen mit Wert des Vorzeichen-Bits für Zweierkomplement-Darstellung
- z.B.: Falls in Aufgaben eine Bitbreite von 8Bit gefordert wird

• Vergleich der binären Zahlendarstellungen



1.3 Logikgatter

• Logische Operationen

- verknüpfen binäre Werte $\mathbb{B}^n \to \mathbb{B}^k$
- Charakterisierung durch Wahrheitstabellen
- $-z.B.: n = 1: NOT \mid n = 2: AND, OR, XOR \mid n = 3: MUX$

• Gatterarten auf Merkblatt


• Fehlerkorrektur mit Paritätsfunktion

- -Y=1, falls Anzahl an eingehenden Einsen ungerade
- Verwendung in Fehlerkorrektur bei Übertragung
- 1. Anhängen eines Paritätsbits
- 2. Gesamtparität nach Übertragung berechnen
- Verwendung von mehreren Paritätsbits für Nachricht für Fehlerkorrektur

1.4 MOSFET Transistoren und CMOS Gatter


• Spannungen als Logikpegel

- Definition von Logikpegeln für 0 und 1
- $-0V \rightarrow 0$ (GND, Voltage Source Source (V_{SS}))
- $-5V \rightarrow 1$ (Versorgungsspannung, Voltage Drain Drain (V_{DD}))
- Definition von Spannungsbereichen aufgrund von Rauschen (z.B. Widerstände)
 - * V_{IL} : größte Spannung, die Empfänger als 0 interpretiert (Voltage Input Low)
 - * V_{IH} : kleinste Spannung, die Empfänger als 1 interpretiert (Voltage Input High)
 - * V_{OL} : größte Spannung, die Treiber als 0 ausgibt (Voltage Output Low)
 - * V_{OH} : kleinste Spannung, die Treiber als 1 ausgibt (Voltage Output High)
 - * $NM_H = V_{OH} V_{IH}$: oberer Störabstand (Noise Margin High)
 - * $NM_L = V_{IL} V_{OL}$: unterer Störabstand (Noise Margin Low)



• Feldeffekt-Transistoren

- Logikgatter werden aus Transistoren aufgebaut (heutzutage hauptsächlich FET)
- Transistor:
 - * Spannungsgesteuerte Schalter
 - * Zwei Anschlüsse werden je nach Spannung am 3. Eingang (Gate) getrennt oder verbunden
- Der Feldeffekt
 - * Prinzip des spannungsgesteuerten Widerstands



- * Metallische Streifen bilden Plattenkondensator
- * Steuerspannung V_q beeinflusst Menge der freien Ladungsträger
- * Steuerung des Widerstands R_{sd} mithilfe der Steuerspannung V_q
- * Nutzung von Halbleitern, da der Feldeffekt dort technisch nutzbar
- * meist dotierte Silizium-basierte Halbleiter

- Mosfets

- * Metalloxid-Halbleiter (MOS) Transistoren
- * Undotiertes Silizium als Gate
- * Oxid (Siliziumdioxid) als Isolator
- * Dotiertes Silizium als Substrat und Anschlüsse





Abbildung 6: Links: nMOS | Rechts: pMOS

- * nMOS: $Gate = 0 \rightarrow AUS \quad Gate = 1 \rightarrow AN$
- * pMOS: $Gate = 0 \rightarrow AN$ $Gate = 1 \rightarrow AUS$







Abbildung 7: nMOS


Abbildung 8: pMOS (Kreis wie im p)

• CMOS-Gatter




- * Kombinieren von komplementären Transistoren
- $*\,$ n
MOS leiten 0'en gut weiter \rightarrow Source an GND anschließen
- * pMOS leiten 1'en gut weiter \rightarrow Source an V_{DD} anschließen
- ⇒ Complementary Metal-Oxide-Semiconductor sn(CMOS) Logik

- Struktur:
 - * pMOS Parallelschaltung \Leftrightarrow nMos Serienschaltung
 - * nMOS Parallelschaltung \Leftrightarrow pMos Serienschaltung
- Pseudo-nMOS Gatter



- · Ersetzt das pMOS-Pull-Up-Netz
- → durch schwachen, immer eingeschalteten pMOS
 - · Pull-Up kann durch Pull-Down überstimmt werden

- Transmissionsgatter



- · besseres Schalter \Rightarrow leitet 0 und 1 gut weiter
- · EN = 1 und $\overline{EN} = 0 \Rightarrow$ EIN (A mit B verbunden)
- $\cdot EN = 0 \text{ und } \overline{EN} = 1 \Rightarrow \text{AUS (A nicht mit B verbunden)}$

1.5 Leistungsaufnahme

- Leistung = Energieumsatz/-verbrauch pro Zeiteinheit
- Statische Leistungsaufnahme:
 - Leistungsbedarf wenn kein Gatter schaltet
 - verursacht durch Leckstrom I_{DD} (nicht vollständiges Abschalten, Pseudo-nMOS,...)
 - $-P_{static} = I_{DD} * V_{DD}$
- Dynamische Leistungsaufnahme:
 - Aufladen der Gate-Kapazität C von 0As auf $Q = C * V_{DD}$
 - Schaltung wird mit Frequenz f betrieben \Rightarrow Transistoren schalten f-mal pro Sekunde
 - Nur die Hälfte davon sind Aufladungen
 - $P_{dynamic} = I * V = \frac{1}{2}C * V_{DD}^2 * f$
 - Beispiel Leistungsaufnahme:
 - Abschätzen der Leistungsaufnahme für einen Netbook-Prozessor
 - Versorgungsspannung V_{DD} = 1,2 V

 - ► Taktfrequenz f = 1 GHz
 - Leckstrom $I_{DD} = 20 \,\mathrm{mA}$
 - $\Rightarrow P = \frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f + I_{DD} \cdot V_{DD} = 14,4 \text{ W} + 24 \text{ mW}$
- Moore'sches Gesetz (Alle 18 Monate verdoppelt sich die Anzahl der Transistoren auf einem Chip)

2 Kombinatorische Schaltungen

2.1 Boole'sche Gleichungen und Algebra

- Kombinatorische Logik
 - Eingänge führen durch bestimmtes Verhalten zu Ausgängen (Funktionales und Zeitverhalten)
 - kombinatorische Logik \Rightarrow hängt nur von Eingangswerten ab
 - sequentielle Logik ⇒ hängt von Eingangswerten und internem Zustand ab
 - Eigenschaften:
 - * Jedes Schaltungselement ist selbst kombinatorisch
 - * Jeder Pfad besucht jeden Knoten maximal einmal (zyklenfrei)

• Bool'sche Gleichungen

- Grundlagen:
 - * beschreiben Ausgänge als Funktion der Eingänge \Rightarrow Spezifikation des funktionalen Verhaltens
 - * Operatoren: (sortiert nach Operatorpräzedenz)
 - · NOT: \overline{A}

- AND: A B = A * B
- XOR: $A \oplus B$
- \cdot OR: A + B
- * Komplement: Intervierte boole'sche Variable (\overline{A})
- * Literal: Variable oder ihr Komplement (A, \overline{A})
- * Impliktant: Produkt von Literalen (ABC)
- * Minterm: Produkt (UND, Konjunktion) über alle Eingangsvariablen (ABC)
- * Maxterm: Summe (ODER, Disjunktion) über alle Eingangsvariablen (A + B + C)

– Minterm:

- * Produkt, das jede Eingangsvariable genau einmal enthält
- * einspricht einer Zeile in Wahrheitstabelle
- * Jeder Minterm wird für genau eine Eingangskombination wahr
- * Disjunktive Normalform(DNF) = Sum-Of-Products(SOP)
 - · Summe aller Minterme, für welche die Funktion wahr ist \Rightarrow nur eine DNF
 - $z.B.: Y = m_1 + m_2 = \overline{A} B + A \overline{B}$

- Maxterm:

- * Produkt, das jede Eingangsvariable genau einmal enthält
- * einspricht einer Zeile in Wahrheitstabelle
- * Jeder Maxterm wird für genau eine Eingangskombination falsch
- * Konjunktive Normalform(KNF) = Product-of-sums (POS)
 - · Produkt aller Maxterme, für welche die Funktion falsch ist \Rightarrow nur eine KNF
 - $z.B.: Y = M_0 M_3 = (A+B)(\overline{A}+\overline{B})$

• Boole'sche Algebra

- Axiome: grundlegende Annahmen der Algebra (nicht beweisbar)
- Theoreme: komplexere Regeln, die sich aus Axiomen ergeben (beweisbar)
- Axiome und Theoreme zu finden auf Hilfsblatt


• Logikminimierung

- TO-DO (Übungen)
- Bubble-Pushing
 - * Verschieben von Invertierungsblasen zur Vereinfachung von Schaltern
 - * Über Gatter hinweg \Rightarrow De Morgan | And \Leftrightarrow OR | Verschieben der Blasen
 - * Zwischen Gattern ⇒ Über Leitungen | Involution (doppelte Blasen)
 - * Entfernen verbleibender Buffer

2.2 Kombinatorische Grundelemente

• Zweistufige Logik

- direkte Umsetzung der disjunktiven Normalform (DNF)
- aufwändige Darstellung und Realisierung
- Eingangsliterale: Ein Inverter pro Variable
- Minterme: Je ein AND Gatter an passende Literale anschließen
- Summe: ALle Minterme an ein OR Gatter anschließen
- ⇒ jede boole'sche Funktion mit Basisgattern realisierbar
- z.B.:




• Konventionen für Schaltpläne

- Eingänge links/oben | Ausgänge rechts/unten
- gerade und rechtwinklige Verbindungen



• Multiplexer $MUXn : \mathbb{B}^{n+[log_2n]} \to \mathbb{B}$


- Selektiert einen der Datenausgänge $A_0, ..., A_n 1$ als Ausgang Y
- $k = [log_2 n]$ Steuersignale $S_0, ..., S_{k-1}$
- $Y = A_{u_{2,k}}(S_{k-1}...S_0)$



• Dekodierer $DECODEn: \mathbb{B}^n \to \mathbb{B}^{2^n}$

- -n Eingänge $A_0,...,A_{n-1}$
- -2^{n} Ausgänge $Y_{0},...,Y_{2^{n}-1}$
- $Y_i = u_{2,n}(A_{n-1}...A_0) == i$? 1 : 0 ("One-Hot" Kodierung)

A_1	A_0	Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0 0	0	1	0
1	1	0	0	0	1



- Logikrealisierung: Summe über Minterme, auf denen Zielfunktion wahr ist
- ⇒ Decoder ersetzt erste Stufe der zweistufigen Logikrealisierung

	_			
Α	В	$Y = A \oplus B$	DEC	ODE2
0	0	0	A >	^m 0
0	1	1	7 /	m ₁
1	0	1		m_2 \longrightarrow Υ
1	1	0	$B \succ \!$	m ₃
				3

2.3 Karnaugh-Diagramme (KV)

• Allgemein

- Minimierung boole'scher Ausdrücke durch Zusammenfassen von Mintermen

$$-Y = AB + A\overline{B} = A$$

⇒ Graphische Darstellung der Zusammenhänge durch Karnaugh-Diagramme


- via GrayCode (immer nur ein geändertes Bit nebeneinander)

- Zusammenhängende Minterme dadurch besser erkennbar

- Don't Cares sowohl in DNF als auch KNF

• Beispiel für vier Eingänge

Α	В	C	D	Y	Minterm
0	0	0	0	1	$m_0 = \overline{A} \overline{B} \overline{C} \overline{D}$
0	0	0	1	0	$m_1 = \overline{A} \overline{B} \overline{C} D$
0	0	1	0	1	$m_2 = \overline{A} \overline{B} C \overline{D}$
0	0	1	1	0	$m_3 = \overline{A} \overline{B} C D$
0	1	0	0	0	$m_4 = \overline{A} B \overline{C} \overline{D}$
0	1	0	1	1	$m_5 = \overline{A} B \overline{C} D$
0	1	1	0	0	$m_6 = \overline{A} B C \overline{D}$
0	1	1	1	0	$m_7 = \overline{A} B C D$
1	0	0	0	1	$m_8 = A \overline{B} \overline{C} \overline{D}$
1	0	0	1	0	$m_9 = A \overline{B} \overline{C} D$
1	0	1	0	1	$m_{10} = A \overline{B} C \overline{D}$
1	0	1	1	0	$m_{11} = A \overline{B} C D$
1	1	0	0	0	$m_{12} = A B \overline{C} \overline{D}$
1	1	0	1	1	$m_{13} = A B \overline{C} D$
1	1	1	0	0	$m_{14} = ABC\overline{D}$
1	1	1	1	0	$m_{15} = ABCD$



• Minimierungsregeln

- Eintragen von Mintermen (Einsen aus Tabelle und "Don't cares" (*))

- Markieren von Implikanten


* Bereiche dürfen nur 1 und * enthalten

 $\ast\,$ nur Rechtecke mit 2^k Einträgen

* Dürfen um Ränder herum reichen

* Müssen so groß wie möglich sein (Primimplikanten)

- Ziel: Überdeckung aller Einsen mit möglichst wenigen Primimplikanten



2.4 Minimierung von Ausdrücken

• Ziel: Minimiere Anzahl der zur Darstellung einer Funktion notwendigen Implikanten

• Espresso-Heuristik

- Keywords:
 - * .i: Anzahl n_i der Eingänge (erforderlich)
 - * .o: Anzahl n_o der Ausgänge (erforderlich)
 - * .p: Anzahl der Tabellenzeilen


2.5 Vierwertige Logik (0,1,X,Z)

• Allgemein

- Unterscheidung von zwei weiteren Logikwerten neben 0 und 1
- X mehrfach getrieben: fehlerhaft
- Z ungetrieben/hochohmig: gezielt (high impedance)
- Nicht mit "Don't care" verwechseln

• X (mehrfach getrieben): Konkurrierende Ausgänge

- mehrere Treiber für den selben Schaltungsknoten
- Konflikt, sobald Treiber in entgegengesetzte Richtung ziehen
- Meist Entwurfsfehler (Doppelzuweisung in Verilog)




• Z (ungetrieben/hochohmig): Tristate-Buffer

- Zusätzliches Enable-Signal EN für Buffer
- EN = 1: Funktion wie normaler Buffer
- EN = 0: Ausgang hochohmig \rightarrow Z

$$A \rightarrowtail Y \qquad \begin{array}{c|cccc} EN & & & EN & A & Y \\ \hline 0 & 0 & Z \\ 0 & 1 & Z \\ 1 & 0 & 0 \\ 1 & 1 & 1 \end{array}$$

- Verwendungin Bussen zur Zuschaltung von nur einem Treiber zur selben Zeit

• Mehrwertige Logik in Schaltnetzen




2.6 Zeitverhalten

• Allgemein

- reale Schaltungselemente benötigen Zeit um Änderung vom Eingang auf Ausgang zu übertragen
- Eingang kann Ausgang über verschiedene Pfade beeinflussen
- Führt zu Verzögerungen

• Verzögerungen

- Ausbreitungsverzögerung t_{pd} : Maximale Zeit vom Eingang zum Ausgang
- Kontaminationsverzl
gerung t_{cd} : Minimale Zeit vom Eingang zum Ausgang



- Kritischer Pfad: Längster Pfad durch Schaltung
- Kurzer Pfad: Kürzester Pfad durch Schaltung

• Glitches

- eine Änderung des Eingangs verursacht mehrere Änderungen des Ausgangs
- Können durch geeignete Entwurfsdisziplin entschärft werden
- Erkennen in Karnaugh-Diagrammen:
 - * Nebeneinanderliegende Einsen, die nicht zwingend verbunden werden müssen
 - → Überdeckung der Stelle mit zusätzlichem Implikanten


3 Sequentielle Schaltungen

3.1 Allgemein

- Ausgänge hängen von aktuellen und vorherigen Eingabewerten ab
- sequentielle Schaltungen speichern internen Zustand
 - → realisiert durch Rückkopplungen von Ausgängen
- Zeitverhalten besser kontrollierbar als bei Kombinatorischen


3.2 Latches

• Bistabile Grundschaltung




- * Grundlage des Zustandsspeichers
- * zwei Inverter mit Rückkopplung
- * Speichert 1 Bit durch zwei stabile Zustände
- $* Q = 0 \Rightarrow \overline{Q} = 1 \Rightarrow Q = 0$
- $*~Q=1\Rightarrow \overline{Q}=0\Rightarrow Q=1$
- * Keine Einflüsse auf gespeicherten Zustand

• SR-Latch




- \ast bistabile Grundschaltung mit NOR statt NOT
- * NOR: Ausgang 0 wenn einer der Inputs 1 ist
- * $\overline{S} \ \overline{R} \to \text{Zustand halten (latch} = \text{verriegeln)}$
- * $\overline{S} R \to \text{Zustand 0 rücksetzen (reset } R)$
- * $S \overline{R} \to \text{Zust}$ and auf 1 setzen (set S)
- * $S R \rightarrow \text{ung\"{u}ltiger Zustand } (Q = \overline{Q} = 0)$

S	R	Q_{prev}	Q	\overline{Q}
0	0	0	0	1
0	0	1	1	0
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	0	0
1	1	1	0	0




• JK-Latch




- * Ungültigen Zustand SR am SR-Latch verhindern
- * $\overline{J} \ \overline{K} \rightarrow \text{Zustand halten}$
- * $\overline{J} \ K o ext{Zustand 0 rücksetzen,falls nötig}$
- * J $\overline{K} \rightarrow$ Zustand auf 1 setzen,falls nötig
- * $J K \rightarrow \text{Zustand invertieren}$

J	K	Q _{prev}	S	R	Q	\overline{Q}
0	0	0	0	0	0	1
0	0	1	0	0	1	0
0	1	0	0	0	0	1
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	0	1	0
1	1	0	1	0	1	0
1	1	1	0	1	0	1




• D-Latch



- * Daten-Latch mit Taktsignal (CLK) und Dateneingang (D)
- * $CLK = 1 \rightarrow Zustand$ auf D setzen (Latch transparent)
- * $CLK = 0 \rightarrow Zustand halten (Latch nicht transparent)$
- * ungültiger Zustand am SR-Latch wird vermieden
- * Rückkopplung nur noch im SR-Latch

CLK	D	S	R	Q
0	0	0	0	Q _{prev}
0	1	0	0	Q_{prev}
1	0	0	1	0
1	1	1	0	1





- Probleme des D-Latch:

- * D-Latch ist taktphasen-gesteuert (Hälfte der Zeit transparent, Hälfte der Zeit kombinatorisch)
- * breites "Abtastfenster" sorgt für Unschärfe
- * periodische Taktsignale symmetrisch (0-Phase und 1-Phase gleich lang)

3.3Flip-Flops


• D-Flip-Flop






- Zwei D-Latches in Serie ($L_1 = \text{Master} \mid L_2 = \text{Slave} \mid \text{komplementäre Taktsignale})$
- CLK = 0: * Master transparent $\rightarrow n = D$
 - *Slave nicht transparent \rightarrow Q unverändert
- CLK = 1:
 - * Master nicht transparent $\rightarrow n$ unverändert
 - * Slave transparent $\rightarrow Q = n$
- Taktflanken-gesteuert * genau bei steigender CLK Flanke wird Q=D
 - * Übernahme des Wertes von D, der unmittelbar vor der Taktflanke anliegt


• Flip-Flops mit Taktfreigabe






- Freigabeeingang steuert, wann Daten gespeichert werden
- $-EN = 1 \rightarrow D$ wird bei steigender CLK-Flanke gespeichert
- $-EN=0 \rightarrow Q$ bleibt auch bei steigender CLK-Flanke unverändert

• Zurücksetzbare Flip-Flops





- Reset setzt internen Zustand unabhängig von D auf 0
- synchron: nur zur steigenden Taktflanke wirksam
- asynchron: jederzeit (unabhängig von CLK)

3.4 Entwurf synchroner Schaltungen

• Rückkopplungen durch Register aufbrechen

- halten den Zustand der Schaltung
- ändern Zustand nur zur Taktflanke
 - \rightarrow gesamte Schaltung synchronisiert mit Taktflanke


• Regeln für Aufbau

- jedes Schaltungselement ist entweder Register oder kombinatorische Schaltung
- mindestens ein Schaltungselement ist ein Register
- alle Register werden durch gleiches Taktsignal gesteuert
- jeder zyklische Pfad enthält mindestens ein Register
- z.B.: Anwendung in endlichen Zustandsautomaten

3.5 Endliche Automaten

• Finite State Machines (FSM)

- synchrone sequentielle Schaltungen mit:
 - * n Eingabebits | k Ausgabebits
 - * ein interner Zustand ($m \ge 1$ Bits) | Takt und Reset
- in jedem Takt (zur steigenden Flanke):
 - * Reset aktiv \rightarrow Zustand = Startzustand
 - * Reset inaktiv \rightarrow neuen Zustand/Ausgaben aus aktuellem Zustand/Eingaben



- FSM als gerichtete Graphen


- * Zustände (States) als Knoten (S_0, S_1)
- * Zustandsübergänge (Transitions) als Kanten
 - · keine Selbstschleifen
 - · Pfade eindeutig
 - · leere Bedingung entspricht 1
- * genau eine Kante ohne Startpunkte für Reset
- * Ausgaben
 - · An Kanten (Mealy-Automat)
 - · in Zuständen (Moore-Automat)
 - · als boole'scher Ausdruck (Mintern)

- Zustandsübergangs- und Ausgabetabelle

- * maschinenlesbare Darstellung
- * kann Don't Cares verwenden
- * aktueller Zustand S | nächster Zustand S'
- * implizite Bedingungen (Selbstschleifen) beim Ableiten aus Diagrammen beachten

- FSM als synchrone sequentielle Schaltung

- * Zustandsregister (Speichern von S, Übernahme von S'
- * Zustandsübergangstabelle und Ausgangstabelle mithilfe von kombinatorischer Logik
 - → binäre Kodierung der Zustände und Ein-/Ausgaben notwendig



- Zustandskodierung $cs: S \to \mathbb{B}^m$
 - * weist jedem Zustand einen m Bit breiten Wert zu
 - * Freie Wahl, z.B. durchnummerieren $cs(S_k) = (s_{m-1}...s_0)$ mit $u_{2,m}(s_{m-1}...s_0) = k$
 - * Effizienz der Kodierung abhängig von Anwendungsfall
 - * Kodierung der Ein-/Ausgänge ist i.d.R. von der Anwendung vorgegeben
 - * Beispiele für Kodierungen und Automaten auf Folien (Foliensatz 8 oder Übungen)

- Entwurfsverfahren

- * Definiere Ein- und Ausgänge
- * Wähle zwischen Moore- und Mealy-Automat
- * Zeichne Zustandsdiagramm
- * Kodiere Zustände (und ggf. Eingänge-/Ausgänge)
- * Stelle Zustandsübergangstabelle und Ausgabetabelle auf
- * Stelle boole'sche Gleichungen für Zustandsübergangs und Ausgangslogik mit Don't Cares auf
- * Entwerfe Schaltplan: Gatter + Register

- Mealy vs Moore

- * muss von Fall zu Fall neu bewertet werden
- * Moore besser, wenn Ausgaben statisch
- * Mealy besser, wenn Ausgaben kurzfristige Aktionen auslösen
- * Mealy reagiert schneller auf Änderungen der Eingabe
- * Beispiele zur Vrdeutlichung auf den Folien

- Zerlegung von Zustandsautomaten

- * Aufteilen komplexer FSMs in einfachere interagierende FSMs
- * zerlegte FSMs kommunizieren untereinander
- * Ampelbeispiel auf Folien

3.6 Zeitverhalten

• Zentrale Fragestellungen

- Flip-Flop übernimmt D zur steigenden Taktflanke
- Was passiert bei zeitgleicher Änderung von D und CLK?
- Was heißt unmittelbar vor der Taktflanke?
- Wie schnell wird neuer Zustand am Ausgang sichtbar?
- Was muss beachtet werden?




• Metastabilität

- zeitlich begrenzter und undefinierter Zustand
- geht nach zufälliger Verzögerung in einen stabilen Zustand über


• Zeitanforderungen an DFF Eingangssignal

- Dateneingang D muss vor und nach dem Abtasten stabil sein
 - \rightarrow Vermeidung von Metastabilität
- $-\ t_{setup}$: Zeitintervall vor Taktflanke, in dem Dstabil sein muss
- t_{hold} : Zeitintervall nach Taktflanke, in dem D stabil sein muss
- $-t_a$: Abtastzeitfenster : $t_{setup} + t_{hold}$ ("aperture time")




• Zeitcharakteristik des DFF Ausgangssignals

- Verzögerung des Registerausgangs relativ zur steigenden Taktflanke
- Kontaminationsverzögerung (t_{ccq}): kürzeste Zeit bis Q umschaltet ("contamination delay clock-to-Q")
- Laufzeitverzögerung (t_{pcq}): längste Zeit bis Q sich stabilisiert ("propagation delay clock-to-Q")



• Dynamische Entwurfsdisziplin



- * D_2 abhängig von Verzögerungen des ersten Registers + Gatter
- * Timing Bedingungen des zweiten Registers müssen erfüllt sein:

$$\rightarrow t_{ccq,1} + t_{cd} \ge t_{hold,2}$$

$$\rightarrow t_{pcq,1} + t_{pd} + t_{setup,2} \le t_{CLK}$$


* Maximale Taktrate wird durch kritischen Pfad bestimmt

$$\rightarrow f_{CLK} = \frac{1}{t_{CLK}} \le \frac{1}{t_{pcq} + t_{pd} + t_{setup}}$$

- * Falls Hold-Bedingung verletzt:
 - → Einfügen von Buffern auf kürzestem Pfad

• Taktverschiebung

- Takt kommt nicht bei allen Registern gleichzeitig an (Chip-Unterschiede,...)
- $-\ t_{skew}$ ist maximale Differenz der Taktankunftszeit zwischen zei Registern



• Timing-Bedingunge mit Takt-Verschiebung

- Bedingungen müssen auch im Worst-Case eingehalten werden
 - $\rightarrow t_{ccq,1} + t_{cd} \ge t_{hold,2} + t_{skew}$
 - $\rightarrow t_{pcq,1} + t_{pd} + t_{setup,2} + t_{skew} \le t_{CLK}$
- Timing wird dadurch meist enger

• Verletzung der dynamischen Entwurfsdisziplin

* asynchrone Eingänge

 \Rightarrow Eventuelle Nichteinhaltung der Timing-Bedingungen

* Schieberegister für Synchronisation

* erstes Flip-Flop kann metastabil werden

* kippt i.d.R. vor nächster Taktflanke in stabilen Zustand

⇒ zweites Flip-Flop wird nicht metastabil

3.7 Parallelität

• Arten der Parallelität

- räumliche Parallelität:
 - → mehrere Aufgaben durch vervielfachte Hardware gleichzeitig bearbeiten
- zeitliche Parallelität:
 - → Aufgaben in mehrere Unteraufgaben aufteilen
 - → Unteraufgaben parallel ausführen

• Begriffe

- Datensatz: Vektor aus Eingabewerten \rightarrow Vektor aus Ausgabewerten
- Latenz: Zeit von Eingabe des Datensatzes bis zur Ausgabe des Ergebnisses
- Durchsatz: Anzahl von Durchsätzen pro Zeiteinheit
 - \rightarrow Parallelität erhöht Durchsatz

• Pipelining

- Pipelinestufen sollten möglichst lang sein
 - \rightarrow längste Stufe bestimmt maximale Taktfrequenz f_{CLK}
 - → Latenz = Pipelinestufen * Taktfrequenz
- mehr Pipelinestufen:
 - → höherer Durchsatz, da höhere Taktfrequenz
 - \rightarrow aber auch höhere Latenz
 - \rightarrow lohnt sich nur bei vielen Datensätzen

4 Hardware-Beschreibungssprachen

4.1 Allgemein

• Notwendigkeit und Anwendung

- verständliche und einheitliche Beschreibungssprache
- Benötigt, um steigende Komplexität zu beherrschen
- Aktuelle Tendenz zu höheren Abstraktionsleveln bei der Entwicklung

• Von HDL zu Logikgattern

- Simulation des Verhaltens der beschriebenen Schaltung (Fehlersuche einfacher als in realer Schaltung)
- Synthese übersetzt Hardware-Beschreibungen in Netzliste
- Netzliste beschreibt die Schaltungselemente und Verbindungsknoten

4.2 Kombinatorische Logik (Einführung)

• SystemVerilog Module

- Modul beschreibt, wie eine Aufgabe durchgeführt wird
- Schnittstellenbeschreibung mithilfe von Eingängen, Ausgängen und Parameter
- zwei Arten der Beschreibung
 - → Struktur (Wie ist die Schaltung aus Modulen aufgebaut?)
 - → Verhalten (Was tut die Schaltung?)

• Modulbeschreibung

- Befehle auf Hilfsblatt
- $-\sim \text{NOT \& AND} \mid \text{OR}$

• Syntax

- Case-Sensitive
- Bezeichner dürfen nicht mit Ziffern anfangen
- Anzahl von blank space irrelevant
- Kommentare wie in Java (// und /*...*/)

4.3 Modulhierarchie

• Modulinstanzierung: (innerhalb eines anderen Moduls)

```
module and3 (input logic a, b, c, output logic y);
1
      assign y = a \& b \& c;
3
     endmodule
1
    module inv (input logic a, output logic y);
2
      assign y = \sim a;
3
     endmodule
1
    module nand3 (input logic d, e, f, output logic w);
                      //Internes\ Signal\ zur\ Verbindung
3
     and3 andgate(d, e, f, s);
                                   //Instanz von and 3 namens and gate
      inv inverter(s, w);
     endmodule
```

• Portzuweisung nach Position oder Namen

- 10-100 Ports pro Modul nicht unüblich
 - \rightarrow absolute Portzuweisung per Namen übersichtlicher

• Bitweise Verknüpfungsoperatoren

```
1 module gates (input logic [3:0] a, b,
2 output logic [3:0] y1, y2, y3, y4, y5);
3 assign y1 = a & b; // AND
4 assign y2 = a | b; // OR
5 assign y3 = a ^ b; // XOR
6 assign y4 = ~(a & b); // NAND
7 assign y5 = ~(a | b); // NOR
8 endmodule
3:0 → Bitbreite = 4
```

• Reduktionsoperationen(unär)

```
module and8 (input logic [7:0] a, output logic y);
assign y = &a; // assign y = a[7] & a[6] & ... & a[0];
endmodule
```

- Weitere Operationen: $|(OR) \wedge (XOR) \sim |(NOR) \sim \&(NAND) \sim \wedge (XNOR)$


• Bedingte Zuweisung

```
-y = s ? d1 : d0;

- \text{ Falls } s = 1, \text{ dann } y = d1, \text{ sonst } y = d0
```

• Interne Verbindungsknoten

```
module fulladder (input logic a, b, cin, output logic s, count);
logic p, g; //interne Verbindungsknoten
assign p = a ^ b;
assign g = a & b;
assign s = p ^ cin;
assign cout = g | (g & cin);
endmodule
```



• Syntax für numerische Literale

- < N > ' < B > < wert >
- Bitbreite N, Basis B (d,b,o,h) (default: 32'd)
- Unterstriche als optische Trenner möglich
- Beispiele:
 - * $8'b11 \Rightarrow 0000\ 0011$
 - $*~3\text{'d}6 \Rightarrow 110$
 - * 42 \Rightarrow 0000...0101010

• Konkatenation

```
module concat (input logic [2:0] a, b, output logic [11:0] y); assign y = \{a[2:1], \{3\{b[0]\}\}, a[0], 6'b100010\}; // y = a[2] \ a[1] \ b[0] \ b[0] \ b[0] \ a[0] \ 1 \ 0 \ 0 \ 1 \ 0; endmodule
```

• Hochohmiger Ausgang Z

- Z darf nur an Ausgängen verwendet werden
- für interne Signale aber simulierbar

• Verzögerung: #Zeiteinheiten

- Festlegen der Verzögerung vor Modul:
 - → 'timescale 1ns / 10 ps (Zeiteinheit / Präzision für Rundung)
- nach assign #n für Verzögerung um n Zeiteinheiten

4.4 Datentypen

• Auswahl wichtiger Datentypen

```
bit = 1'b0, 1'b1 (zweiwertige Logik)
logic = 1'b0, 1'b1, 1'bx, 1'by (vierwertige Logik)
int = -2**31,...,2**31-1 = bit signed [31:0]
integer = -2**31,...,2**31-1 = logic signed [31:0]
enum = Aufzählung symbolischer Werte
Vektoren und Arrays
```

• Vektoren und Arrays

- Allgemein:

```
// Deklaration
      logic [7:0] bit Vector = 8 'hAB; // 8 Bit Vektor, jedes Element 8 'hAB [MSB:LSB]
3
               bit Array [0:7] // 8 Bit Array [first:last]
 4
5
      // Zugriffe / Modifikationen
6
7
      initial begin
       #1 bit Vector
8
                         = 8'hCD; // alle Vektorenbits ueberschreiben
       #1 bit Vector [5] = 1'b1; // Vektorbits einzeln ueberschreiben #1 bit Vector [3:0] = 4'hF; // Vektorbereich ueberschreiben
9
10
11
12
       // Array-Zugriff nur elementweise moeglich
13
       for (int i = 0; i <\size(bitArray); i++\} #1 bitArray[i] = bitVector[i];
14
      end
```

- Operationen auf Vektoren

```
1
 2
      module vecop (input logic [3:0] A, input logic [3:0] B,
 3
           output logic U, V, output logic [3:0] W,
 4
           output logic [1:0] X, output logic [5:0] Y,
 5
           output logic [7:0] Z);
 6
 7
        // Reduktion
 8
        assign U = \& A; //U = A[0] \& A[1] \& A[2] \& A[3]
 9
10
        // logische Verknuepfung
        \mathbf{assign} \ \ \mathbf{V} = \mathbf{A} \ \&\& \ \ \mathbf{B} \qquad // \ \ V = \ (A[0] \ \ / \ \ A[1] \ \ /...) \ \ \& \ \ (B[0] \ \ / \ \ B[1] \ \ /...)
11
12
        // bitweise Verknuepfung
13
        assign W = A & B //W[0] = (A[0] \& B[0]),...
14
15
        // Konkatenation
16
        assign \{X,Y\} = \{A,B\}; // X = A[3:2], Y[5:4] = A[1:0], Y[3:0] = B
17
18
        // (unsigned) Arithmetrik
19
20
        assign Z = A * B;
```

- Einschränkungen auf Arrays
 - * nicht als Ports verwendbar
 - * nicht mit assign verwendbar (kein Part Select (nur einzelne Elemente), keine Zuweisung ganzer Arrays)
 - * keine Reduktion/Konkatenation
 - * keine bitweisen/logischen/arithmetischen Operationen
- Speicher als Vektor Arrays

4.5 Modellierung kombinatorischer Schaltungen

• assign Statement

```
module example (input logic a, b, c, output logic y); assign y = \sim a \& \sim b \& \sim c \mid a \& \sim b \& \sim c \mid a \& \sim b \& c; endmodule
```

- auch continuous assignment genannt
- Linke Seite (LHS, left hand side): Variable oder Port
- Rechte Seite (RHS, right hand side): logischer Ausdruck
- Zuweisung, wenn sich der Wert von RHS ändert

• always-comb Block

- always comb <instruction>
 - → zum Zeitpunkt 0, nachdem alle initial und always Blöcke gestartet sind
 - \rightarrow wenn sich der Wert von RHS ändert
- LHS Variablen dürfen nicht von anderen Blöcken geschrieben werden

• Fallunterscheidungen (case)

```
module sevenseg (input logic [3:0] A, output logic [6:0] S);
always_comb case (A)

0: S = 7'b011_1111;
1: S = 7'b000_0110;
...
default: S = 7'b000_0000;
endcase
endmodule
```

- case darf nur in always/always_comb Blöcken verwendet werden
- Alle Eingabeoptionen abdecken (explizit oder über default)

• Fallunterscheidungen (casez)

```
module priority_encoder (input logic [3:0] A, output logic [3:0] Y);
1
2
      always comb casez(A) //casez erlaubt Don't cares als ?
3
        4', b1????: Y = 4', b1000;
4
        4'b01??: Y = 4'b0100;
5
        4'b001?: Y = 4'b0010;
        4'b0001: Y = 4'b0001;
        default: Y = 4', b00000;
8
      endcase
9
     endmodule
```

• Eigenschaften von assign und always comb

- werden immer ausgeführt, wenn sich ein Signal auf der rechten Seite ändert
 - → Eigenes Sprachkonstrukt für sequentielle Logik aufgrund interner Zustände
- Reihenfolge im Quellcode nicht relevant
 - → Blockierende Signalzuweisungen (a = b) innerhalb von Blöcken (begin/end) seriell ausgeführt

4.6 Modellierung sequentieller Schaltungen

• Grundkonzept von always-Blöcken

- führt eine Instruktion als Endlosschleife aus
- durch Klammerung (begin...end) werden Instruktionen zusammengefasst
- alle always-Blöcke werden parallel ausgeführt
- ohne explizite Verzögerungsangaben (#n) wird die simulierte Zeit durch Ausführung nicht erhöht

```
1
       logic a;
 2
       always begin
 3
        a = 1;
 4
        \#1;
5
        a = 0;
 6
        \#2;
 7
       end
8
9
       logic b = 0;
10
       always \#0.5 \text{ b} = !\text{b};
```

• Interpretation von Verzögerungszeiten

• Warten auf Ereignisse

- @ <expr> wartet auf Änderung von kombinatorischen Ausdruck <expr>
- @ (posedge <expr>) wartet auf steigende Flanke von <expr> $(0 \rightarrow 1, 0 \rightarrow x,..)$
- @ (nededge <expr>) wartet auf fallende Flanke von <expr> $(1 \rightarrow 0, 1 \rightarrow x,...)$
- @ (<event1> or <event2>) wartet auf das Eintreten eines der aufgelisteten Ereignisse
 - \rightarrow or kann auch durch , ersetzt werden
 - \rightarrow wird auch als Sensitivitätsliste bezeichnet
- @* wartet auf Änderung eines der im always Block gelesenen Signale
- Warte-Statements können an beliebiger Stelle im always Block stehen

• Zuweisungssequenzen in always-Blöcken

- blockierende Zuweisungen: <signal> = <expr>;
 - \rightarrow <expr> wird ausgewertet und an <signal> überweisen, bevor nächste Zuweisung behandelt wird
 - → blockierende Zuweisungen werden sequentiell behandelt
- Nicht-blockierende Zuweisungen: <signal> <= <expr>;
 - \rightarrow <expr> wird zwar ausgewertet, aber noch nicht an <signal> überwiesen
 - → Zuweisung an <signal> erfolgt erst bei Fortschreiten der Systemzeit (# oder @)
 - \rightarrow nicht-blockierende Zuweisungen werden parallel bearbeitet

• Einmalige und kombinatorische Ausführung

- initial <instruction>
 - \rightarrow entspricht always begin <instruction> @(0); end
 - → für Initialisierung in der Simulation verwenden
- always comb <instruction>
 - → verbessert always @* <instruction>
 - → einmalige Ausführung zu Beginn der Simulation, auch ohne Änderung der Eingabesignale
 - → für komplexe, kombinatorische Logik (for, if/else, case, casez) verwenden

• Modellierung von Speichelementen

```
- D-Latch
               module latch (input logic CLK, D, output logic Q);
        1
        2
                always latch if (CLK) Q <= D;
               endmodule
         * always latch <instruction>
            \rightarrow für Schaltungen mit Latches
            → entspricht always comb <instruction>
            → Latches werden kaum benutzt, entstehen meist durch Fehler
    - D-Flip-Flop
        1
               module dff (intput logic CLK, D, output logic Q);
        2
                always\_ff @(\textbf{posedge} CLK) \ Q <= D;
               endmodule
         * always ff <instruction>
             · für Schaltungen mit Flip-Flops
             · entspricht always <instruction>
             · vergleichbare Verbesserungen wie bei always comb
    - Asynchron rücksetzbarer D-Flip-Flop
        1
               module dffar (input logic CLK, RST, D, output logic Q);
                always ff @(posedge CLK, posedge RST)
                 \mathbf{i} \mathbf{f} \quad (RST) \quad Q \leq 0;
        4
                 else
                         Q \leq D;
        5
               endmodule
    - Synchron rücksetzbarer D-Flip-Flop
               module dffr (input logic CLK, RST, D, output logic Q);
        1
        2
                always ff @(posedge CLK)
        3
                 \mathbf{i} \mathbf{f} \quad (RST) \quad Q \ll 0;
        4
                 else
                       Q \ll D;
        5
               endmodule
    - D-Flip-Flop mit Taktfreigabe
               module dffe (input logic CLK, RST, EN, D, output logic Q);
        1
                always ff @(posedge CLK)
                       (RST) Q \leq D;
                 i f
        4
                 else if (EN) Q \ll D;
        5
               endmodule
• Allgemeine Regeln für Signalzuweisungen (synchrone sequentielle Schaltungen)
    - interne Zustände
        \rightarrow innerhalb von always ff @(posedge CLK)
        \rightarrow mit nicht-blockierenden Zuweisungen (\leq=)
        → möglichst ein/wenige Zustände pro always ff Block
    - einfache kombinatorische Logik durch nebenläufige Zuweisungen (assign)
    - komplexere kombinatorische Logik
        \rightarrow innerhalb von always comb
        \rightarrow mit blockierenden Zuweisungen (=)
    - ein Signal darf NICHT
        → von mehreren nebenläufigen Prozessen (assign/always) beschrieben werden
        \rightarrow innerhalb eines always-Blocks mit block. & nicht-block. Zuweisungen beschrieben werden
```

4.7 Parametrisierte Module

• Parametrisierte Module

- Definieren von Parametern durch Modulschnittstelle
- parametrisierte Eigenschaften werden bei Instanziierung durch konkrete Werte ersetzt
- Vergleichbar mit Java-Generics
- Typische Parameter: Port-Breite, Speichertiefe, Anzahl der Submodule,...
- module register $\#(parameter \ WIDTH = 8, parameter \ DEPTH = 32)$ (input logic...)

4.8 Testrahmen

• Testumgebungen (testbenches

- HDL-Programm zum Testen eines HDL-Moduls
- getestes Modul (Device under test DUT, Unit under test UUT)
- Arten von Testrahmen:
 - \rightarrow einfach: Testdaten an UUT anlegen und Ausgaben anzeigen
 - \rightarrow selbstprüfend: Ausgaben zusätzlich auf Korrektheit prüfen
 - → selbstprüfend mit Testvektoren: variable Testdaten (z.B. aus Datei)

• Einfacher Testrahmen

```
1
      module simble_tb;
 2
       logic\ a\,,\ b\,,\ c\,,\ y\,;
3
       simple uut(a, b, c, y);
 4
 5
       initial begin
         //dump changes of all variables to this file
 6
7
         $dumpfile("simple tb.vcd");
8
        $dumpvars;
9
10
        a = 0; b = 0; c = 0; #10;
              c = 1; \#10;
11
             b\ =\ 1;\ c\ =\ 0\,;\ \#10;
12
13
                     c = 1; \#10;
14
        $display("FINISHED simple tb"); // Textausgabe
15
16
         $finish;
                          // beendet Simulation
17
       \mathbf{end}
18
      endmodule
```

• Selbstprüfender Testrahmen

```
1
     module simble_tb2;
       logic a, b, c, y;
 2
       simple uut(a, b, c, y);
3
 4
 5
 6
        //dump changes of all variables to this file
7
        $dumpfile("simple tb2.vcd");
8
       $dumpvars;
9
10
       a = 0; b = 0; c = 0; \#10; assert (y = = 1) else error("000 failed.");
             c = 1; \#10; assert (y = = 0) else \$error("001 failed.");
11
12
            b = 1; c = 0; \#10; assert (y = = 0) else \$error("010 failed.");
13
                   c = 1; \#10; assert (y = = 0) else \$error("011 failed.");
14
        $display("FINISHED simple_tb"); // Textausgabe
15
16
                       // beendet Simulation
17
      \mathbf{end}
18
      endmodule
```

• Vorhergehensweise

- Modul ohne Ports
- Stimuli erzeugen (Takt, Reset, Eingabedaten)
- "unit under test" instanziieren
- Ausgabedaten und Timing spezifizieren (erschöpfend/zufällig, Grenzfälle bedenken)
- wird nicht synthetisiert

• Ausgabe von Statusmeldungen

- \$\text{display}(<\text{format}>, <\text{values}>*);
- Platzhalter:
 - $\rightarrow~\%\mathrm{d}~\%\mathrm{b}~\%\mathrm{h}$ für dezimal, binär und hexadezimal
 - \rightarrow %m für Modulname
 - → %t für Zeit (mit Einheit)
- \$timeformat(-9, 1, "ns", 8); zum Erstellen des Zeitformats
 - \rightarrow Skalierung auf 10^{-9} | Eine Nachkommastelle
 - \rightarrow "ns" als Einheiten-Suffix | 8 anzuzeigende Zeichen

• Auslesen der Simulationszeit

- \$time: aktuelle Systemzeit als ganze Zahl (int)
- \$realtime: aktuelle Systemzeit als rationale Zahl (real)
- Zeitspanne zwischen zwei Signalflanken bestimmen:

```
'timescale 1 ns / 10 ps

module deltat;

logic a = 0; always #3 a <= ~a;

logic b = 0; always #2 b <= ~b;

real aEvent; always @a aEvent <= $realtime;

real delay; always @b delay <= $realtime - aEvent;

endmodule
```

4.9 Modellierung endlicher Automaten

• Grundidee für FSM-Modellierung

- Logikvektor oder enum für Zustände
- rücksetzbare Flip-Flops als Zustandsspeicher
- kombinatorische next-state Logik durch case in always comb Block
- kombinatorische Ausgabe-Logik durch nebenläufige Zuweisungen

• Moore Automat für 1101 Mustererkennung

```
module moore (input logic CLK, RST, A, output logic Y);
      typedef enum logic [2:0] {S0, S1, S2, S3, S4} statetype;
3
      statetype state, nextstate;
4
      always ff @(posedge CLK) state <= RST ? S0 : nextstate;
5
6
      // next state logic
7
      always comb case (state)
8
       S0: next state = A ? S1: S0;
             nextstate = A ? S2 : S0;
9
       S1:
10
       S2:
             nextstate = A ? S2 : S3;
11
            nextstate = A ? S4 : S0;
12
       S4:
             nextstate = A ? S2 : S0;
       default: next state = S0;
13
      {\bf end case}
14
```

```
\begin{array}{lll} 16 & //\operatorname{output} & \log ic \\ 17 & \mathbf{assign} & Y = (\operatorname{state} = = \operatorname{S4}); \\ 18 & \mathbf{endmodule} \end{array}
```

• Mealy Automat für 1101 Mustererkennung

```
1
2
      typedef enum logic [1:0] {S0, S1, S2, S3} statetype;
3
      statetype state, nextstate;
4
      always ff @(posedge CLK) state <= RST ? S0 : nextstate;
5
6
      // next state logic
7
      always comb case (state)
8
       S0:
            nextstate = A ? S1 : S0;
            nextstate = A ? S2 : S0;
9
       S1:
10
            nextstate = A ? S2 : S3;
       S2:
            nextstate = A ? S1 : S0;
11
12
       default: nextstate = S0;
13
      endcase
14
      //output logic
15
16
      assign Y = (state = S3 \&\& A);
17
     endmodule
```

• Simulation vs Synthese


- alle SystemVerilog Konstrukte sind grundsätzlich simulierbar
- nicht synthetisierbar sind (mit realer Hardware umsetzbar)
 - → Signalinitialisierung bei der Deklaration
 - \rightarrow initial Blöcke
 - \rightarrow explizite Verzögerungen
 - → die meisten Funktionen (\$time, \$display,..)

5 Grundelemente digitaler Schaltungen

5.1 Arithmetische Schaltungen

• Shifter

- A um B Stellen nach links/rechts verschieben
- Strategien zum Auffüllen der freien Stellen (B = 1):
 - → logischer Rechts-/ Linksshift: Auffüllen mit Nullen
 - → umlaufender Rechts-/Linksshift: Auffüllen mit herausfallenden Bits (Rotation)
 - \rightarrow arithmetischer Rechtsshift: Auffüllen mit MSB (Division durch 2^B)
 - \rightarrow arithmetischer Linksshift: Auffüllen mit Nullen (Multiplikation mit 2^B)



• Arithmetische Shifter als Multiplizierer und Dividierer

- Arithmetischer Linkshift um n Stellen multipliziert den Zahlenwert um 2^n

$$\rightarrow 00001_2 <<< 3 = 01000_2 = 1 * 2^3 = 8$$

$$\rightarrow 11101_2 <<< 2 = 10100_2 = -3 * 2^2 = -12$$

⇒ Multiplikation mit Konstanten kann zusammengesetzt werden


$$\rightarrow a * 6 = a * 110_2 = (a <<< 2) + (a <<< 1)$$

- Arithmetischer Rechtsshift um n Stellen dividiert den Zahlenwert um 2^n


$$\rightarrow 010000_2 >>> 4 = 000001_2 = \frac{16}{24} = 1$$

$$\begin{array}{l} \rightarrow \ 010000_2 >>> 4 = 000001_2 = \frac{16}{2^4} = 1 \\ \rightarrow \ 100000_2 >>> 2 = 111000_2 = \frac{-32}{2^2} = -8 \end{array}$$

• Halbaddierer




• Volladdierer




• Ripple-Carry-Adder (RCA)

- Überträge werden über Kette von 1 Bit Volladdiereren vom LSB zum MSB weitergegeben
- ⇒ langer kritischer Pfad
- ⇒ schnelle Addierer müssen Übertragskette aufbrechen




• Rekursiver Aufbau:

- \rightarrow Aufteilen in unteres (L) und oberes Halbwort (H)
- \rightarrow zweiter Addierer wartet auf Übertrag aus erstem Addierer
- → Bearbeiten beider Teilwörte gleichzeitig für schnellen Addierer



• Conditional Sum Adder (CSA)

- Übertrag vom unteren in oberes Halbwort kann nur 0 oder 1 sein
- Berechnung des oberen Halbworts für beide Optionen
- ⇒ Auswahl des richtiges Ergebnisses sobald Übertrag bekannt ist
- \Rightarrow Kritischer Pfad nur noch halber CSA + MUX



• Carry Lookahead Adder (CLA)

- Motivation
 - * für A_i B_i ist $C_i = 1$ unabhängig von C_{i-1}
 - → Spalte i generiert Übertrag (generate)
 - * für $A_i + B_i = 1$ ist $C_i = 1$ wenn $C_{i-1} = 1$
 - → Spalte i leitet Übertrag weiter (propagate)
 - * für $A_i + B_i = 0$ ist $C_i = 0$ unabhängig von C_{i-1}
 - \rightarrow Spalte i leitet Übertrag nicht weiter
- Generate und Propagate pro Spalte
 - * Generate-Flag Spalte i: $G_i = A_i B_i$
 - * Propagate-Flag Spalte i: $P_i = A_1 + B_i$
 - \Rightarrow Übertrag aus Spalte i: $C_i = G_i + P_i C_{i-1}$
 - * Bei naiver Verwendung kein Vorteil gegenüber Volladdierer (selber kritischer Pfad)
- Generate und Propagate über mehrere Spalten
 - * Kombinierung über mehrere Spalten (hier für k = 4)
 - * k-Spalten propagiert Übertrag, wenn jede Spalte propagiert
 - $\rightarrow P_{3:0} = P3 \ P2 \ P1 \ P0$
 - * k-Spaltenblock generiert Übertrag, wenn eine Spalte generiert und alle anderen propagieren
 - $\rightarrow G_{3:0} = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 G_0$
 - * Übertrag überspringt k-Spalten auf einmal:


$$C_n = G_{n:n-k+1} + C_{n-k} * Pn : n-k+1$$

= $(G_n + P_n(G_{n-1} + \dots + (P_{n-k+2} G_{n-k+1}))) + C_{n-k} * \prod_{i=n-k+1}^n P_i$

- Kritischer Pfad
 - * Propagate und Generate Signale können in allen Blöcken gleichzeitig berechnet werden
 - * für große Bitbreiten N dominiert $\frac{N}{k}$ * $(t_{pd,AND} + t_{pd,OR})$
 - → Blöcke möglichst groß wählen (ressourcenlastiger)
 - * CLA bereits ab N = 8Bit schneller als RCA

• Subtrahierer


- kann mit Addition und Negation realisiert werden
 - $\rightarrow A B = A + (-B)$
 - \rightarrow RCA mit NOT-Gatter an B Eingängen und $C_0 = 1$



• Vergleich kleiner als

- kann mit Subtraktion realisiert werden

$$\rightarrow A < B \Leftrightarrow A - B < 0$$




• Gleichheit

 Bitweise (A0 & B0, A1 & B1,...) erst XNOR (Gleichheit, 1 falls alle Inputs gleich) danach nur ANDs

• Multiplizierer


- Produkt von n und m Bit breiten Faktoren ist n+m Bit breit
- Teilprodukte aus einzelnen Ziffern des Multiplikators mit dem Multiplikanden
- Addieren der verschiedenen Teilprodukte
- Kombinatorische 4x4 Multiplikation:



5.2 Sequentielle Grundelemente


• Zähler

- Erhöht sich bei jeder steigenden Taktflanke
- Dient zum Durchlaufen von Zahlen (000,001,...)




• Schieberegister

- Bei jeder steigenden Taktflanke \rightarrow Weiterschieben des Inhalts um einen Flip-Flop
 - * FIFO-Prinzip (First In, First Out)
 - * Neues Bit S_{in} wird eingelesen
 - * Letztes Bit S_{out} wird nach außen geschoben verschoben/verworfen
- Seriell-Parallel-Wandler:
 - \rightarrow Wandelt den seriellen Eingang (S_{in}) in den parallelen Ausgang $(Q_{0:N-1})$ um



• Schieberegister mit parallelem Laden

- Für Load = 1: normales N-Bit Register
- Für Load = 0: Schieberegister
- Kann dadurch als Seriell-Parallel-Wandler $(S_{in} \text{ zu } Q_{0:N-1}, Load = 0)$ oder
- -als Parallel-Seriell-Wandler ($D_{0:N-1}$ zu $S_{out},\,Load=1$) fungieren



5.3 Speicherfelder


• Speicherfeld

- 2-dimensionales Array von Bitzellen
- Jede Bitzelle speichert ein Bit
- N Adressbits und M Datenbits
 - $\rightarrow 2^N$ Zeilen und M Spalten
 - \rightarrow Tiefe: Anzahl der Zeilen(Wörter)
 - → Breite: Anzahl der Spalten (Wortbreite)
 - $\rightarrow\,$ Größe: Tiefe x Breite = $2^N~x~M$



- Wordline:

- * Vergleichbar zu ENABLE Signal
- * Einzelne Zeile wird gelesen/geschrieben
- * Entspricht eindeutiger Adresse






• RAM

- Allgemein:
 - * Direktzugriffsspeicher (random access memory, RAM)
 - * Flüchtig: Verliert Daten beim Ausschalten
 - * Schnelles Lesen und Schreiben


- DRAM:

- * dynamic random access memory
- * Datenbits werden in Kondensator gespeichert
- * Dynamisch, da Wert regelmäßig und nach Lesen neu geschrieben werden muss
 - \rightarrow Ladungsverlust des Kondensators verschlecht Wert mit der Zeit
 - \rightarrow Lesen zerstört gespeicherten Wert




- SRAM:

- * static random access memory
- * verwendet Inverter mit Rückkopplung zur Datenspeicherung




• ROM

- Allgemein:
 - * Festwertspeicher (read-only memory, ROM)
 - * Nicht flüchtig: Daten bleiben beim Ausschalten erhalten
 - * schnelles Lesen, aber Schreiben unmöglich oder langsam
 - * Flash-Speicher ist ROM (allerdings sind diese mittlerweile schreibbar)
- ROM-Punktnotation




- Lesen:


- * Bitline auf weak high setzen und danach wordline auf 1 setzen
- * Wenn Transistor vorhanden, zieht dieser bitline auf 0, sonst bleibt diese bei 1




- Flash:
 - * Floating Gate kann durch das Anlegen hoher Spannung geladen/entladen werden



- Logik via ROM:



- Logik via Speicherfeld:



• SystemVerilog

- RAM:

```
module ram \#(parameter N=6, M=32)
   1
         (input logic clk, input logic we, input logic [N-1:0] adr,
   2
   3
         (input logic [M-1:0] din, output logic [M-1:0] dout);
   4
         logic [M-1:0] mem [2**N-1:0];
   5
   6
         // write
   7
   8
         always_ff @(posedge clk)
   9
          if (we)
  10
           mem [adr] \le din;
  11
         // read
  12
         assign dout = mem[adr];
  13
        endmodule
  14
- ROM:
        module rom (input logic [1:0] adr, output logic [2:0] dout);
   1
   2
   3
         always comb
          case (adr)
   4
           2'b00: dout = 3'b011;
           2'b01: dout = 3'b110;
   7
           2'b10: dout = 3'b100;
   8
           2'b11: dout = 3'b010;
   9
          endcase
  10
        endmodule
```

5.4 Logikfelder

• Programmierbares Logikfeld (Progamable Logic Array PLA)

- realisiert einfache kombinatorische Logik via Sum-Of-Products Form (DNF)
- zweistufige Logik mit programmierbaren Schaltern in Eingabefeld (links) und Ausgabefeld (rechts)


• Performanz vs Flexibilität

- Anwendungsspezifische integrierte Schaltung (ASIC)
 - * führt für eine Anwendung optimierte (parallele) Datenpfade aus
 - * Basisgatterschaltungen durch optisch/chemische Prozesse auf Silikon-Wafer realisiert
 - \rightarrow zur Laufzeit nicht an neue Anwendung anpassbar
- Software-Prozessor
 - * führt generische Instruktionen sequentiell aus
 - * nur generische Architektur in Hardware realisiert
 - \rightarrow zur Laufzeit durch Austausch der Sequenz anpassbar
- ⇒ Field Programmable Gate Array (FPGA) vereint:
 - * Flexibilität von Software-Prozessoren
 - * mit Performanz von ASICs


• FPGA Konfigurationsspeicher

- Verwenden feingranulare (bitweise) Konfigurationsspeicher statt wortweisen Instruktionsspeichern
- kann mit verschiedenen Speicher-Technologien realisiert werden:
 - * volatil (SRAM): schnell beschreibbar, benötigt permanente Stromversorgung
 - * nicht-volatil (Flash): aufwendiger Schreibzugriff, Zustand bleibt auch ohne Strom erhalten


P: Pin, IOB: I/O Block, SM: Switch Matrix, LC: Logic Cell, FB: Function Block




• Programmierbare Schalter



• Programmierbare Leitungskreuzungen (Switch Matrix / SM)




• Programmierbare Tabellen (Lookup Table / LUT)




- realisiert kombinatorische Logik
- 2 bis 6 Eingänge

• Programmierbare Logikzelle (Logic Cell / LC)

- kann als kombinatorische Logik (Y) und/oder Speicher(X) verwendet werden
- häufig auch spezielle Carry In/Out (C) für schnelle Arithmetik



• Programmierbare Ein-/Ausgänge (Input-/Output Blocks / IOB)



- Ausgabetreiber permanent oder zur Laufzeit (OEN) deaktivierbar
- P wird mit physikalischen Pins verbunden

• Funktionsblöcke (FB)

- häufig verwendete Logikbausteine als begrenzte Ressourcen verfügbar
- Block RAM (BRAM): kleine SRAM Speicher
- Phase-Locked Loop (PLL): Taktmodifikation

– ...

Digitaltechnik Wintersemester 2019/2020 Hilfsblatt




Prof. Dr.-Ing. Thomas Schneider, M.Sc. Christian Weinert

Einheitenvorsätze

Bezeichnung	Kürzel	Wert	Bezeichnung	Kürzel	Wert	Bezeichnung	Kürzel	Wert
Milli	m	10^{-3}	Kilo	k	10^{3}	Kibi	Ki	2^{10}
Mikro	μ	10^{-6}	Mega	M	10^{6}	Mebi	Mi	2^{20}
Nano	n	10^{-9}	Giga	G	10^{9}	Gibi	Gi	2^{30}
Piko	p	10^{-12}	Tera	T	10^{12}	Tebi	Ti	2^{40}

Schaltsymbole



Axiome und Theoreme der boole'schen Algebra

	Axiom		Dual	Bedeutung		Theorem		Dual	Bedeutung
A1	$B \neq 1 \Rightarrow B = 0$	A1'	$B \neq 0 \Rightarrow B = 1$	Dualität	T1	$A \cdot 1 = A$	T1'	A+0=A	Neutralität
A2	$\overline{0} = 1$	A2'	$\overline{1} = 0$	Negieren	T2	$A \cdot 0 = 0$	T2'	A + 1 = 1	Extremum
A3	$0 \cdot 0 = 0$	A3'	1 + 1 = 1	Und / Oder	Т3	$A \cdot A = A$	T3'	A+A=A	Idempotenz
A4	$1 \cdot 1 = 1$	A4'	0 + 0 = 0	Und / Oder	T4	$\overline{\overline{A}} = A$			Involution
A5	$0 \cdot 1 = 1 \cdot 0 = 0$	A5'	1 + 0 = 0 + 1 = 1	Und / Oder	T5	$A \cdot \overline{A} = 0$	T5'	$A + \overline{A} = 1$	Komplement

	Theorem		Dual	Bedeutung
T6	AB = BA	T6'	A + B = B + A	Kommutativität
T7	A(BC) = (AB)C		A + (B+C) = (A+B) + C	Assoziativität
Т8	A(B+C) = (AB) + (AC)	T8'	A + (B C) = (A+B) (A+C)	Distributivität
Т9	A(A+B)=A	T9'	A + (A B) = A	Absorption
T10	$(A B) + (A \overline{B}) = A$	T10'	$(A+B)(A+\overline{B})=A$	Zusammenfassen
T11	$(A B) + (\overline{A} C) + (B C) = (A B) + (\overline{A} C)$	T11'	$(A+B)(\overline{A}+C)(B+C) = (A+B)(\overline{A}+C)$	Konsensus
T12	$\overline{ABC} = \overline{A} + \overline{B} + \overline{C}$	T12'	$\overline{A+B+C\ldots} = \overline{A} \overline{B} \overline{C}\ldots$	De Morgan

SystemVerilog Syntax (Auszug)

Modul Deklaration

```
module modul_ID
 #(parameter param_ID = wert)
  (input datentyp /*[n:m]*/ in_port_ID,
   output datentyp /*[n:m]*/ out_port_ID);
  // lokale Signale
  datentyp /*[n:m]*/ signal_ID /*[k:1]*/;
  // parallele Anweisungen
  assign /* #delay */ signal = ausdruck;
  always sequentielle_anweisung
  submodule #(parameter_map) instanz (port_map);
  // generische Anweisungen
 genvar id;
  generate
    if (bedingung) begin
     // lokale Signale, parallele Anweisungen
    end
    for (init; cond; step) begin
      // lokale Signale, parallele Anweisungen
    end
  endgenerate
endmodule
```

	Operator	Bedeutung			
	[]	Zugriff auf Vektorelement			
	~	bitweise NOT			
	!	logisches NOT			
٦.	-	unäre Negation			
steı	&	unäre Reduktion mit AND			
chs		unäre Reduktion mit OR			
hö	^	unäre Reduktion mit XOR			
ler	~&	unäre Reduktion mit NAND			
it c	~	unäre Reduktion mit NOR			
l m	~^	unäre Reduktion mit XNOR			
enc	**	Exponentialfunktion			
nn	*	Multiplikation			
egi	/	Division			
., b	%	Modulo			
Vertikale Gruppierung nach Präzedenz, beginnend mit der höchsten	+ -	Addition, Subtraktion			
red	<< >>	logischer Shift			
räz	<<< >>>	arithmetischer Shift			
h P	<	kleiner als			
ıac	<=	kleiner oder gleich			
1g 1	>	größer als			
rur	>=	größer oder gleich			
pie	==	gleich			
[dn	!=	ungleich			
Gr	===	bitweise gleich			
ale	! ==	bitweise ungleich			
tik	& ~&	bitweise AND, NAND			
Ver	^ ~^	bitweise XOR, XNOR			
	~	bitweise OR, NOR			
	&&	logisches AND			
		logisches OR			
	?:	ternärer Operator			
	{}	Konkatenation			

Sequentielle Anweisungen

```
// Zuweisung
signal = ausdruck; // blockierend
signal <= ausdruck; // nicht-blockierend</pre>
// verzögerte Anweisungen
#delay anweisung
@(ausdruck) anweisung
@(posedge ausdruck) anweisung
@(negedge ausdruck) anweisung
@* anweisung
// bedingte Anweisungen
if (bedingung) anweisung1 else anweisung2
case (ausdruck)
 wert1 : anweisung1
  wert2 : anweisung2
  default: anweisung3
endcase
// wiederholte Anweisung
for (init; cond; step) anweisung
// kombinierte Anweisung
begin anweisung1 anweisung2 ... end
```

Numerische Literale

Elementare Datentypen

```
bit  // zweiwertige Logik
logic  // vierwertige Logik
byte  // 8 bit signed
integer // 32 bit signed
longint // 64 bit signed
time  // 64 bit signed for Zeitwerte
real  // Gleitkomma-Werte
```

System Funktionen

```
// Basis und Genauigkeit der Simulationszeit setzen
'timescale base / precision;
$time
               // aktuelle Systemzeit (als int)
$realtime
               // aktuelle Systemzeit (als real)
               // Logarithmus zur Basis 2
$clog2(num)
$dumpfile(pfad);// VCD Ausgabedatei setzen
               // (alle) Signale beobachten
$dumpvars;
               // Simulation beenden
$finish;
$display(format, ausdrücke); // Meldung ausgeben
     // %b binary format
     // %c ASCII character format
     // %d decimal format
     // %h hex format
     // %o octal format
     // %s string format
     // %t time format
```

7 Nützliches

7.1 Links

- Interaktiver Moodles Kurs mit Lerneinheiten und Übungsaufgaben (Englisch)
- $\bullet \ https://moodle.informatik.tu-darmstadt.de/enrol/index.php?id=757$
- Binäre Addition Übungen: Nabla -> Aufgabenkatalog -> Rechnerarchitektur
- $\bullet \ https://nabla.algo.informatik.tu-darmstadt.de/$