

Diplomarbeit

Entwicklung eines SYCL-Backends für die Alpaka-Bibliothek und dessen Evaluation mit Schwerpunkt auf FPGAs

Jan Stephan

Geboren am: 8. Mai 1991 in Wilhelmshaven

Studiengang: Informatik Matrikelnummer: 3755136 Immatrikulationsjahr: 2012

zur Erlangung des akademischen Grades

Diplom-Informatiker (Dipl.-Inf.)

Erstgutachter

Prof. Dr.-Ing. habil. Rainer G. Spallek

Zweitgutachter

Prof. Dr. rer. nat. Ulrich Schramm

Betreuer

Dr.-Ing. Oliver Knodel Matthias Werner, M.Sc.

Eingereicht am: 16. Dezember 2019



Fakultät Informatik Institut für Technische Informatik, Seniorprofessor Dr.-Ing. habil. Rainer G. Spallek

Aufgabenstellung für die Anfertigung einer Diplomarbeit

Studiengang: Informatik
Name: Jan Stephan
Matrikelnummer: 3755136
Immatrikulationsjahr: 2012

Titel: Entwicklung eines SYCL-Backends für die Alpaka-Bibliothek und

dessen Evaluation mit Schwerpunkt auf FPGAs

Ziele der Arbeit

Alpaka ist eine plattformabstrahierende C++11-Bibliothek zur parallelen Programmierung von Multicore- und Manycore-Architekturen. SYCL liefert ein modernes C++11-Programmiermodell für OpenCL und ist aufgrund der zunehmenden Plattformunterstützung eine wünschenswerte Erweiterung für Alpaka. SYCL-Compiler erlauben u.a. Zugriff auf NVIDIA-GPUs (experimentell) und FPGAs (triSYCL).

Ziel dieser Arbeit ist es, SYCL als Backend-Variante für Alpaka zu implementieren und den Einsatz gängiger SYCL-Compiler hinsichtlich CPUs, GPUs und FPGAs an einer realen Alpaka-Anwendung zu evaluieren.

Schwerpunkte der Arbeit

- Literaturrecherche zu SYCL/OpenCL und FPGAs.
- Einarbeitung in die FPGA-Programmierung mittels des triSYCL- und Xilinx-SDAccel-Ökosystems.
- Untersuchung der Performance-Analysemöglichkeiten hinsichtlich der Nutzbarkeit und erreichten Leistung im Vergleich zu anderen Konzepten und Architekturen.
- Evaluierung des SYCL-Backends anhand eines in Alpaka entwickelten Verarbeitungsalgorithmus für Röntgenstrahlen-Pixeldetektordaten, u.a. hinsichtlich der erreichbaren Datenraten sowie der Nutzbarkeit von FPGAs.
- Zusammenstellung, Auswertung und Dokumentation der Ergebnisse.

Erstgutachter: Prof. Dr.-Ing. habil. Rainer G. Spallek
Zweitgutachter: Prof. Dr. rer. nat. Ulrich Schramm (HZDR)

Betreuer: Dr.-Ing. Oliver Knodel (HZDR)

Matthias Werner, M.Sc. (HZDR)

Ausgehändigt am: 15. April 2019

Einzureichen am: 16. Dezember 2019

Prof. Dr.-Ing. habil. Rainer G. Spallek Betreuender Hochschullehrer

Zusammenfassung

Eine deutsche Zusammenfassung.

Abstract

An English summary.

Inhaltsverzeichnis

Glo	ossar		7
Ab	kürzı	ungsverzeichnis	ç
1.	1.1. 1.2.	Motivation	11
2.	2.1.	Überblick	13 13 14 16 17 17
3.	3.1.3.2.3.3.3.4.3.5.	Einführung	27 27 27 27 28 28 28 28 28 28 28 28
		3.6.5. sycl-gtx	

	3.7. Erweiterungen für FPGAs	30				
4.	Die Alpaka-Bibliothek4.1. Einführung	35				
5.	Implementierung des SYCL-Backends der Alpaka-Bibliothek5.1. Besonderheiten des SYCL-Backends5.1.1. Beschleuniger-Auswahl5.1.2. Zeiger und accessors5.1.3. Block-Synchronisierung5.1.4. Besonderheiten für FPGAs5.2. Probleme5.2.1. Event-System5.2.2. Geteilter Speicher5.2.3. Atomare Funktionen5.2.4. FPGA-Erweiterungen5.2.5. Zufallszahlen und Zeit	37 37 38 38 38 38 39 39				
6.	Messergebnisse6.1. Methoden6.1.1. Verwendete Hard- und Software6.1.2. Beispielalgorithmus6.2. Ergebnisse	41 41				
7.	Fazit7.1. Zusammenfassung					
Lit	teratur	45				
A.	Quelltexte A.1. VHDL-Quelltexte	55 55				
B.	Fehlerberichte und Korrekturen B.1. Fehlerberichte und Korrekturen für die Xilinx-OpenCL-Laufzeitumgebung B.2. Fehlerberichte und Korrekturen für den Xilinx-SYCL-Compiler B.3. Fehlerberichte und Korrekturen für den Intel-SYCL-Compiler B.4. Fehlerberichte und Korrekturen für den ComputeCpp-SYCL-Compiler	57 57				
C.	Online-Diskussionen C.1. Diskussionen mit dem SYCL-Spezifikationskomitee	59 59				
	Iel_for)?	60 62				
Sel	Selbstständigkeitserklärung 6					

Glossar

CUDA GPGPU-Sprache der Firma NVIDIA

Device Alpaka- und SYCL-Bezeichnung für einen Beschleuniger

HIP Heterogeneous-compute Interface for Portability, von CUDA abgeleitete GPGPU-Sprache der Firma AMD

Host Alpaka- und SYCL-Bezeichnung für den Teil des Rechners, der den Kontrollfluss steuert

Initiation Interval Anzahl der Zyklen zwischen dem Ausführungsbeginn aufeinanderfolgender Schleifeniterationen

Kernel Programm, das auf einem Beschleuniger ausgeführt wird.

OpenCL *Open Computing Language*, offener Standard für die Programmierung von Beschleunigern

OpenMP Open Multi-Processing, offener Standard für die Shared-Memory-Programmierung

SPIR Standard Portable Intermediate Language, offene Zwischencode-Sprache

SYCL moderne C++-Abstraktionsschicht über OpenCL

TBB *Threading Building Blocks*, von der Firma Intel entwickelte Bibliothek für die parallele Programmierung von Mehrkern-CPUs

Akronyme

ALU arithmetic logic unit

API application programming interface

APU accelerated processing unit

CLB configurable logic block

CMT clock management tile

CPU central processing unit

DSP digital signal processor

FPGA field programmable gate array

GPGPU general-purpose computing on graphics processing units

GPU graphics processing unit

II initiation interval

IOB input/output block

LUT Lookup-Tabelle

SLR super logic region

1. Einleitung

1.1. Motivation

central processing unit (CPU) graphics processing unit (GPU) field programmable gate array (FPGA) general-purpose computing on graphics processing units (GPGPU)

Kernel

1.2. Forschungsstand

[How+06] - Vergleich zwischen GPUs, FPGAs und Playstation-2-Vektoreinheit durch einheitlichen Quellcode (A Stream Compiler / ASC)

[GH13] - SYCL-Vorläufer OpenCL C++

[Won+16] - Wechselwirkung zwischen SYCL und C++ (inkl. Problemen)

[Fif+16] - OpenCL-Optimierung auf Xilinx-FPGAs

[CK17] - SYCL-Backend für HPX.Compute

[DKO17] - SYCL-OpenCL-Interoperabilität auf Xilinx-FPGAs

[Bur+19] - SYCL-DNN (plattformunabhängig) vs. cuDNN, MIOpen (plattformabhängig)

[KRH19] - SYCL-Spec.

[Rod+19] - portables BLAS

Hervorzuheben ist außerdem Peter Žužeks Masterarbeit aus dem Jahre 2016, in deren Rahmen eine eigene SYCL-Implementierung entwickelt wurde. [Žuž16]

1.3. Ziel der Arbeit

In dieser Arbeit soll für die Alpaka-Bibliothek ein SYCL-Backend implementiert und ausgewertet werden. Aufgrund der bereits vorhandenen GPU-Backends erfolgt die Analyse vorrangig im Hinblick auf die Nutzbarkeit von FPGAs, womit aufgrund der während des Bearbeitungszeitruams verfügbaren und von SYCL unterstützten Hardware insbesondere FPGAs des Herstellers Xilinx gemeint sind.

2. FPGAs als Beschleuniger

Konzeption und Aufbau der FPGAs sowie der zugehörige Entwicklungsprozess werden in diesem Kapitel geschildert. Abschließend werden die auf FPGAs und GPUs zu findenden Parallelitätskonzepte miteinander verglichen.

2.1. Überblick

Für das Verständnis der Funktionsweise eines FPGAs ist es notwendig, die zugrunde liegenden Konzepte in Abgrenzung zu herkömmlicher Hardware darzustellen. Dieser Abschnitt definiert zunächst den FPGA-Begriff und erläutert im Anschluss daran den Aufbau moderner FPGA-Architekturen sowie traditionelle und neuartige Nutzungsmöglichkeiten dieses Hardware-Typus.

2.1.1. Definition

Field-programmable gate arrays sind, wie der Name andeutet, konzeptionell mit den *gate arrays* verwandt.

Die klassischen *gate arrays* sind eine Untergruppe der integrierten Schaltkreise (engl. *integrated circuits*, IC) und gehören zur Gattung der anwendungsspezifischen ICs (engl. *application specific IC*, ASIC). Unter ASICs versteht man jene Chips, die bereits bei der Herstellung mit einer kundenspezifischen Schaltung versehen werden. Innerhalb dieser Kategorie gehören *gate arrays* zu den teil-vorgefertigten ASICs (engl. *semi-custom ASIC*). Diese werden zunächst in großer Menge mit demselben technischen Grundgerüst produziert und erst in einem späteren Herstellungsschritt in kleineren Mengen mit kundenspezifischen Schaltungen versehen. Im Gegensatz zu ASICs, die von Anfang an nach Kundenwunsch hergestellt wurden (engl. *full-custom ASIC*), lässt sich so eine Reduktion der Produktionskosten erreichen. [vgl. KB13, S. 123]

Allerdings haben *gate arrays* den Nachteil, dass sie nur vom Hersteller programmiert werden können. Eine Anpassung der Schaltung im Feld (engl. *field-programmable*) ist damit nicht möglich. Mit FPGAs wurde dieses Problem in den 1980er Jahren gelöst, indem man aus Gattern (engl. *gates*) bestehende Logikzellen von geringer Komplexität in einer regelmäßigen Feldstruktur (engl. *array*) anordnete und über programmierbare Verdrahtungen miteinander verband. [vgl. KB13, S. 208]

Mittlerweile gibt es viele verschiedene FPGA-Varianten, die jedoch einige Gemeinsamkeiten aufweisen. FPGAs bestehen stets aus einem Feld aus Blockzellen, die so konfiguriert werden, dass sie eine bestimmte Funktion ausführen. Diese Blockzellen integrieren durch ein dichtes Verbindungsnetz Logikgatter und Speicher über ein dichtes Verbindungsnetz. Dabei lassen sich vier zentrale Strukturen unterscheiden:

- · konfigurierbare Logikblöcke,
- · programmierbare Verbindungen,
- Puffer für die Ein- und Ausgabe (E/A) und
- weitere Elemente (Speicher, arithmetische Einheiten, Taktnetzwerke, usw.).

In Abbildung 2.1 ist eine abstrakte FPGA-Struktur dargestellt, die aus Logikblöcken, Verbindungen, E/A-Puffern und speziellen Speicher- und Multiplizierer-Blöcken aufgebaut ist. [vgl. HS10, S. 10–13]




Abbildung 2.1.: abstrakter FPGA-Aufbau [nach HS10, S. 10–14]

2.1.2. Aufbau moderner FPGAs

Am Beispiel der Virtex-UltraScale+-Architektur der Firma Xilinx soll der Aufbau eines modernen FPGA verdeutlicht werden. FPGAs dieser Architektur bestehen aus sechs fundamentalen programmierbaren Elementen:

Konfigurierbare Logikblöcke (engl. configurable logic block (CLB)) bestehen aus acht Logikeinheiten, die man als Lookup-Tabelle (LUT) bezeichnet und zur Generierung von Logikfunktionen verwendet werden können. Daneben sind in einem CLB Speicherelemente enthalten, die als Flipflop oder Latch verwendet werden können, sowie weitere Elemente wie Multiplexer oder Einheiten für den arithmetischen Übertrag. [vgl. Xil17, S. 6]

- Eingabe/Ausgabe-Blöcke (engl. *input/output block* (IOB)) werden zur Steuerung des Datenflusses zwischen den E/A-Pins und der internen Schaltkreise benutzt. Die UltraScale+Architektur bietet verschiedene IOB-Typen, die z.B. verschiedene E/A-Standards oder uni- oder bidirektionale Kommunikation unterstützen. [vgl. die ausführliche E/A-Beschreibung in Xil19h, Kapitel 1 und 2]
- "Block RAM" kann bis zu 36 kbit speichern. Dabei lässt sich ein Block bei Bedarf auch in zwei unabhängige RAMs mit jeweils 18 kbit zerlegen. Zusätzlich sind in einem Taktschritt voneinander unabhängige Lese- und Schreibzugriffe möglich. Benachbarte Blöcke lassen sich darüber hinaus miteinander verbinden, um größere RAM-Bereiche zu generieren. [vgl. Xil19g, S. 6]
- UltraRAM-Blöcke können bis zu 288 kbit speichern, sind im Vergleich mit Block RAM aber unflexibler, da Lese- und Schreibzugriffe nicht parallel in einem Taktschritt möglich sind.
 Wie beim Block RAM lassen sich auch beim UltraRAM mehrere Blöcke zusammenschalten, um einen größeren Speicher zu erzeugen. [vgl. Xil19g, S. 92–94]
- Digitale Signalprozessoren (engl. *digital signal processor* (DSP)) sind Blöcke, die für die Ausführung fundamentaler mathematischer oder bitweiser Operationen der Signal-, Bildund Videoverarbeitung besonders gut geeignet sind. Aus mehreren DSPs lassen sich durch Verbindungen komplexere Funktionen generieren. [vgl. Xil19f, S. 7–8]
- Blöcke für die Taktverwaltung (engl. clock management tile (CMT)) generieren den Takt für die restlichen Komponenten des FPGA. Sie sind ebenso dazu geeignet, Operationen auf einem von außen kommenden Takt durchzuführen, z.B. eine Phasenverschiebung oder eine Filterung. [vgl. Xil18a, S. 35–40]

Daneben können auf Beschleunigern, die mit einem FPGA ausgerüstet sind, noch weitere Komponenten hinzukommen. Ein Beispiel dafür ist der als DRAM bezeichnete Speicher, der mehrere GiB umfassen kann. Im Vergleich zu Block RAM und UltraRAM weist dieser Speichertyp aber deutlich geringere Speicherbandbreiten auf. Auf dem Beschleuniger *Alveo U200*, der mit einem UltraScale+-FPGA mit der Modellbezeichnung *XCU200* ausgestattet ist, finden sich beispielsweise vier DDR4-RAM-Module mit einer Bandbreite von 77 GiB s⁻¹. [vgl. Xil19a, S. 3; Xil18b, S. 2]

Ein XCU200-FPGA verteilt die oben genannten Elemente auf drei Abschnitte, die als *super logic region* (SLR) bezeichnet werden. Gemeinsam bilden die SLRs drei dynamische Regionen sowie eine statische Region, die alle mit dem DRAM des Beschleunigers verbunden sind (siehe Abbildung 2.2). Die dynamischen Regionen lassen sich vom Benutzer konfigurieren, während die statische Region der Laufzeitumgebung des FPGA-Host-Systems vorbehalten ist [vgl. Xil19a, S. 4]. Die Ressourcen verteilen sich in unterschiedlicher Anzahl auf die SLRs, wie Tabelle 2.1 zeigt.

Gesamt	SLR0	SLR1	SLR2
111 500	45 625	20 250	45 625
1766	695	376	695
800	320	160	320
5867	2275	1317	2275
	111 500 1766 800	111 500 45 625 1766 695 800 320	111 500 45 625 20 250 1766 695 376 800 320 160

Tabelle 2.1.: Ressourcen der dynamischen Regionen eines XCU200-FPGAs [siehe Xil19a, S. 5]

Innerhalb der SLRs sind die Ressourcen spaltenweise verteilt (wie in Abbildung 2.3 dargestellt). Zusätzlich werden die Spalten in vertikale Abschnitte von 60 CLBs bzw. der äquivalenten Anzahl der anderen Blocktypen unterteilt. Ein solcher Abschnitt bildet eine von Xilinx als *clock*




Abbildung 2.2.: Aufbau eines XCU200-FPGAs [nach Xil19a, S. 5]

region bezeichnete Struktur. Zusammengefasst ergibt sich dadurch eine spaltenorientierte Gitterstruktur, wie sie in Abbildung 2.4 zu sehen ist. [vgl. Xil19e, S. 22]

externe E/A	CLB, DSP, Block RAM, UltraRAM	E/A, Takt, Speicherschnittstelle	CLB, DSP, Block RAM, UltraRAM	E/A, Takt, Speicherschnittstelle	CLB, DSP, Block RAM, UltraRAM	externe E/A
-------------	-------------------------------	----------------------------------	-------------------------------	----------------------------------	-------------------------------	-------------

Abbildung 2.3.: spaltenweise Verteilung der FPGA-Ressourcen [nach Xil19e, S. 22]

2.1.3. Anwendungsfälle

Gegenüber ASICs bieten FPGAs einige Vorteile. Da sich Schaltungen ohne einen Produktionsprozess schneller in Hardware abbilden lassen, eignen sich FPGAs für die Entwicklung neuer Schaltungen durch die Methode des *rapid prototyping* und damit für eine schnellere Markteinführung. Durch die einfache Neuprogrammierung lassen sich Fehler außerdem während des Entwicklungsprozesses sowie während des Lebenszyklus des Produkts deutlich einfacher beheben, als dies bei ASICs der Fall wäre. [vgl. HS10, S. 10–1]

Dadurch eignen sich FPGAs sehr gut für den Einsatz als Schaltkreise, die in kleiner bis mitt-




Abbildung 2.4.: Aufteilung der FPGA-Ressourcen auf clock regions [nach Xil19e, S. 22]

lerer Menge produziert werden sollen, weil die finanzielle Einstiegshürde deutlich geringer als bei ASICs ist. Umgekehrt sind ASICs bei hohen Produktionsvolumen überlegen, da die Kosten pro Chip geringer sind. [vgl. HS10, S. 10–2]

In jüngerer Zeit wurden FPGAs auch außerhalb des klassischen Schaltkreisentwurfs eingesetzt. So setzt die Firma Microsoft beispielsweise FPGAs des Herstellers Intel für die Inferenz tiefer neuraler Netzwerke [vgl. Fow+18; Chu+18] sowie als besonders schnelle Netzwerkkarten ein [vgl. Fir+18].


2.2. Entwicklungsprozess

Es sind bei der Software-Entwicklung für FPGAs zwei Vorgehensweisen voneinander abzugrenzen: einerseits die Entwicklung durch Hardware-Beschreibungssprachen (die in dieser Arbeit nur kurz skizziert werden) und andererseits die High-Level-Synthese, die auf in Hochsprachen implementierten Algorithmen basiert. Die Ansätze unterscheiden sich durch ihre Abstraktion der zugrunde liegenden Hardware (die verschiedenen Abstraktionsebenen wurden von Gajski in seinem Y-Diagramm zusammengefasst, siehe Abbildung 2.5). Die Hardware-Beschreibungssprachen befinden sich auf einem mittleren Niveau und Detaillierungsgrad, der Register-Transfer-Ebene, während die Hochsprachene auf der algorithmischen oder der Systemebene anzusiedeln sind. [vgl. KB13, S. 10–11]

2.2.1. Hardware-Beschreibungssprachen

Eine häufig verwendete Hardware-Beschreibungssprache ist VHDL, was für *VHSIC Hardware Description Language* steht, wobei VHSIC eine Abkürzung für *Very High Speed Integrated Circuit* ist. Die Sprache geht auf ein Programm des US-amerikanischen Verteidigungsministerium zurück, das in den 1980er Jahren eine einheitliche Beschreibungs- bzw. Dokumentationssprache für komplexe Schaltungen wünschte, und ist an die Programmiersprache Ada angelehnt. [vgl. KB13, S. 22]

Eine weitere bekannte Beschreibungssprache ist Verilog (*Verifying Logic*), die ebenfalls in den 1980er Jahren entwickelt wurde und an der Programmiersprache C orientiert ist. Sie wurde



Geometrie / Physikalische Implementierung

Abbildung 2.5.: Y-Diagramm nach Gajski [nach KB13, S. 10]

als ursprünglich proprietäre Sprache von der Firma *Gateway Design Automation* geschaffen und lässt sich in ihrem Umfang mit VHDL vergleichen. Verilog ist vor allem in den Vereinigten Staaten verbreitet, während europäische Entwickler eher auf VHDL setzen. In den folgenden Abschnitten werden die Konzepte der Beschreibungssprachen daher am Beispiel von VHDL erläutert. [vgl. KB13, S. 24–25]

Konzepte

VHDL ist eine Sprache für die Hardware-Modellierung und unterscheidet sich in einigen wichtigen Punkten von Hochsprachen wie C++. Stehen bei Hochsprachen die algorithmischen Aspekte im Vordergrund, ist bei VHDL entscheidend, wie der Algorithmus in eine Hardware-Beschreibung umgesetzt werden kann. Dabei wird die konzeptionelle Schaltung zunächst in mehrere *Komponenten* zerlegt. Die Beschreibung jeder *Komponente* erfolgt dann auf der Register-Transfer-Ebene, das heißt, dass zwischen speichernden (Register) und kombinatorischen (Transferfunktionen) Aspekten unterschieden wird. Aus der Digitaltechnik stammt eine Darstellungsweise als "endlicher Automat" (siehe Abbildung 2.6): die Eingabe-Transferfunktion berechnet aus der Eingangsvariablen *X* und der Zustandsvariablen *Z* des Registers den neuen, im nächsten Takt zu übernehmenden Registerwert *Z*+. Sie ist damit eine boolesche Funktion:

$$Z$$
+ = $f(X, Z)$

Die Ausgabe-Transferfunktion berechnet die Ausgabevariable Y aus Z und lässt sich ebenfalls als boolesche Funktion darstellen:

$$Y = g(Z)$$




Abbildung 2.6.: Modell eines endlichen Automaten (Moore-Schaltwerk) [nach KB13, S. 35]

Diese Darstellung wird auch als Moore-Schaltwerk bezeichnet. [vgl. KB13, S. 34–35]

Die Anschlüsse einer einzelnen *Komponente* werden in VHDL als *Entity* bezeichnet. Sie sind notwendig, um mehrere *Komponenten* miteinander verschalten zu können. Der Quelltext 2.1 zeigt eine *Entity* für ein 2-Bit-Register. [vgl. KB13, S. 25]

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY reg2 IS
    PORT(
            : IN
                   std_logic;
       clk
            : IN
       d0
                   std_logic;
       d1
             : IN
                   std_logic;
       load : IN
                   std_logic;
        res : IN
                   std_logic;
             : OUT std_logic;
       q0
             : OUT std_logic
       q1
    );
END reg2;
```

Quelltext 2.1.: Entity eines 2-Bit-Registers [siehe KB13, S. 26]

Jeder *Entity* wird mindestens eine *Architecture* zugeordnet. Diese beschreibt entweder die innere Funktion, also das Verhalten, oder die Struktur, das heißt die Verschaltung von Teil-Komponenten. Eine *Architecture* ist also entweder eine Verhaltensbeschreibung oder eine Strukturbeschreibunge. Strukturbeschreibungen können sowohl in Text- als auch in grafischer Form (mittels spezieller Schema-Editoren) angelegt werden, während Verhaltensbeschreibungen üblicherweise nur in Textform verfasst werden. [vgl. KB13, S. 27]

Einer *Entity* lassen sich auch mehrere unterschiedliche *Architectures* zuordnen. So lässt sich dieselbe *Entity* mit unterschiedlichem Verhalten oder internen Aufbau wiederverwenden. [vgl. KB13, S. 27]

Verhaltensbeschreibungen

Eine Verhaltensbeschreibung ist aus mehreren *Prozessen* aufgebaut; sie besteht dabei nicht aus weiteren (Teil-)Komponenten. Quelltext 2.2 zeigt eine solche Verhaltensbeschreibung für das in Quelltext 2.1 eingeführte 2-Bit-Register. Diese besteht aus zwei *Prozessen*, reg und mux.

Diese sind untereinander mit den internen Signalen q0_s, q0_ns, q1_s und q1_ns sowie nach außen über die (in Quelltext 2.1 deklarierten) Ports verbunden. [vgl. KB13, S. 29]

```
ARCHITECTURE beh OF reg2 IS
    SIGNAL q0_s, q0_ns, q1_s, q1_ns : std_logic;
BEGIN
    reg: PROCESS (clk, res)
    BEGIN
        IF res = '1' THEN
            q0_s <= '0';
            q1_s <= '0';
        ELSIF clk'event AND clk = '1' THEN
            q0_s \ll q0_ns;
            q1_s \ll q1_ns;
        END IF;
    END PROCESS reg;
    q0 \ll q0_s AFTER 2 ns;
    q1 \ll q1_s AFTER 2 ns;
    mux: PROCESS (load, q0_s, q1_s, d0, d1)
    BEGIN
        IF load = '1' THEN
            q0_ns \ll d0 AFTER 3 ns;
            q1_ns \ll d1 AFTER 3 ns;
            q0_ns \ll q0_s AFTER 4 ns;
            q1_ns \ll q1_s AFTER 4 ns;
        END IF:
    END PROCESS mux;
END beh;
```

Quelltext 2.2.: Verhaltensbeschreibung eines 2-Bit-Registers [siehe KB13, S. 28]

Der Prozess res reagiert auf die Ports clk und res: ist res logisch "1" so werden die internen Signale $q0_s$ und $q1_s$ auf "0" zurückgesetzt. Ist res logisch "0" und existiert eine steigende Taktflanke (clk'event AND clk = '1'), werden die Werte von $q0_ns$ und $q1_ns$ übernommen. res entspricht damit dem *Register* des in Abbildung 2.6 dargestellten Moore-Schaltwerks. [vgl. KB13, S. 30–31]

Der Prozess mux beschreibt eine kombinatorische Funktion. Er nimmt die Signale load, $q0_s$, $q1_s$, d0 sowie d1 entgegen und gibt die Signale $q0_n$ s und $q1_n$ s aus. Ist load logisch "1" werden d0 und d1 ausgegeben, ansonsten die gespeicherten Signale $q0_s$ und $q1_s$. In Moore-Schaltwerk aus Abbildung 2.6 entspricht mux somit der Eingabe-Transferfunktion. [vgl. KB13, S. 31]

Die Ausgabe-Transferfunktion ist in diesem Beispiel als impliziter Prozess dargestellt: q0 und q1 sind die Ausgabe Y des Moore-Schaltwerks und wurden einfach mit den internen Signalen q0_s und q1_s verbunden. [vgl. KB13, S. 31]

Prozesse sind in VHDL als Modellierungen realer Hardware zu verstehen. So lässt sich für das oben entworfene 2-Bit-Register eine äquivalente Hardware-Schaltung aus zwei Multiplexern und zwei taktflankengesteuerten D-Flipflops mit asynchronen Set- und Reset-Eingängen aufbauen, wie Kesel und Bartholomä zeigen [siehe KB13, S. 32]. Die im Prozess reg verwendeten Signale q0_s und q1_s entsprechen dabei den Flipflops, während die Multiplexer den mux-Prozess implementieren. [vgl. KB13, S. 31]

Strukturbeschreibungen

Eine Strukturbeschreibung (auch Netzliste genannt) besteht aus mehreren Teil-Komponenten, die zu einer größeren, komplexeren Komponente zusammengeschaltet werden. So lässt sich für die aus den vorherigen Abschnitten bekannte reg2-*Entity* aus einem Modell eines Multiplexers sowie einem Modell eines Flipflops zusammensetzen (siehe Quelltext 2.3¹).

```
ARCHITECTURE struct of reg2
    SIGNAL o1 : std_logic;
                        : std_logic;
    SIGNAL o2
    SIGNAL q0_internal : std_logic;
    SIGNAL q1_internal : std_logic;
    COMPONENT ff2
    PORT (
        clk : IN
                     std_logic:
        d0 : IN
                     std_logic;
        d1 : IN std_logic;
        res : IN
                     std_logic;
        q0 : OUT std_logic;
        q1 : OUT std_logic
    );
    END COMPONENT;
    COMPONENT mux2
    PORT (
        a1 : IN
                     std_logic;
        a2 : IN
                     std_logic;
        b1 : IN
                     std_logic;
                     std_logic;
        b2 : IN
        sel : IN
                     std_logic;
        o1 : OUT std_logic;
        o2 : OUT
                     std_logic
    );
    END COMPONENT;
BEGIN
    I1 : ff2
        PORT MAP(
             clk \Rightarrow clk, d0 \Rightarrow o1, d1 \Rightarrow o2,
             res \Rightarrow res, q0 \Rightarrow q0_internal, q1 \Rightarrow q1_internal
        );
    I0
        : mux2
        PORT MAP(
            a1 => d0, a2 => d1, b1 => q0_internal,
             b2 \Rightarrow q1_internal, sel \Rightarrow load, o1 \Rightarrow o1, o2 \Rightarrow o2
        );
    q0 <= q0_internal;</pre>
    q1 <= q1_internal;
END struct;
```

Quelltext 2.3.: Strukturbeschreibung eines 2-Bit-Registers [siehe KB13, S. 36] Wie bei der Verhaltensbeschreibung gibt es auch bei der Strukturbeschreibung Ports, das

¹Die Verhaltensbeschreibungen der Komponenten mux2 und ff2 sind in Anhang A.1 zu finden.

heißt von außen ein- bzw. nach außen ausgehende Signale, sowie interne Signale für die Kommunikation der Teil-Komponenten untereinander. Die einzelnen Komponenten werden zunächst mit ihren lokalen Ports deklariert (COMPONENT-Abschnitte) und danach instanziiert; I1 und I0 sind dabei Bezeichnungen für eine *Instanz* der jeweiligen Entity. In der PORT MAP werden die Ports und Signale der Komponente den lokalen Ports der Teil-Komponenten zugeordnet. [vgl. KB13, S. 37]

Weitere Konzepte

Die hier vorgestellten Konzepte einer Hardware-Beschreibungssprache bilden nur einen sehr geringen Teil der zur Verfügung stehenden Möglichkeiten ab. Neben den gezeigten Grundbausteinen verfügen VHDL und Verilog noch über weitergehende Fähigkeiten, wie etwa Verzweigungen, Schleifen, Operatoren udn deren Überladung oder rudimentäre Objektorientierung. Aufgrund der Zielsetzung dieser Arbeit kann hier nicht weiter darauf eingegangen werden. Eine sehr gute Einführung in die Programmierung mit VHDL ist aber bei Kesel und Bartholomä zu finden [siehe KB13].

Nebenläufigkeit

Einer der wesentlichen Unterschiede zwischen VHDL und Hochsprachen, die auf der algorithmischen Ebene arbeiten, ist die von vornherein vorhandene Nebenläufigkeit. Während Befehle in C++ nacheinander abgearbeitet werden, gilt dies bei VHDL nur innerhalb eines *Prozesses*. *Prozesse* arbeiten unabhängig voneinander und werden nur über ihre Eingangssignale gesteuert, was sich so auch auf die reale Hardware abbilden lässt. [vgl. KB13, S. 25]

2.2.2. High-Level-Synthese und Parallelität

Aus den im vorherigen Abschnitt gezeigten Beispielen wird schnell ersichtlich, dass der Entwurf komplexerer Schaltungen mit einem hohen Konzeptions- und Arbeitsaufwand verbunden ist und nicht nur gute Kenntnisse des abzubildenden Algorithmus erfordert, sondern darüber hinaus auch Wissen über di Digitaltechnik erfordert. Mit der High-Level-Synthese (HLS) gibt es einen Ansatz, die konkrete Schaltung durch Abstraktion zu verbergen und sich dem Programmiermodell anderer Hardware-Typen (CPUs, GPUs) anzunähern. Bei der HLS findet der Entwurf vollständig auf der algorithmischen oder Systemebene statt. Anschließend wird aus dem erzeugten Modell durch HLS-Werkzeuge ein Modell auf der Register-Transfer-Ebene erzeugt, aus dem im nächsten Schritt die konkrete Schaltung synthetisiert werden kann. Auf herkömmliche Programmiersprachen übertragen entspricht der Entwurf mit einer Hardware-Beschreibungssprache also der Programmierung einer CPU mit einer Assemblersprache. [vgl. Xil19b, S. 7]

Während des algorithmischen Entwurfs kann der Nutzer zudem Randbedingungen einstellen, die die HLS steuern, wie z.B. den angestrebten Ressourcenbedarf oder den gewünschten Datendurchsatz. Bei der Erzeugung des Register-Transfer-Modells werden diese Randbedingungen dann von den HLS-Werkzeugen berücksichtigt. [vgl. KB13, S. 482]

Die HLS wird zur Zeit von einigen Herstellern für mehrere Programmiersprachen bzw. Erweiterungen bestehender Programmiersprachen unterstützt. Der Hersteller Xilinx bietet beispielsweise HLS-Werkzeuge für die Sprachen C, C++ und SystemC an und unterstützt darüber hinaus den OpenCL-Standard. Einen ähnlichen Weg geht die Firma Intel, die HLS-Werkzeuge für C und C++ sowie OpenCL anbietet.

Die folgenden Erläuterungen richten sich nach den Handbüchern des Herstellers Xilinx, die zugrunde liegenden Konzepte gelten jedoch für alle FPGAs.

Scheduling

FPGAs sind inhärent parallel. Anweisungen, die von einem bestimmten Hardware-Abschnitt ausgeführt werden (in VHDL durch *Prozesse* modelliert), sind sequentiell, während unterschiedliche Hardware-Abschnitte in Bezug aufeinander nebenläufig sind. Diese Eigenschaft unterscheidet FPGAs deutlich von Prozessorarchitekturen, wie das folgende Beispiel zeigt.

Jeder Prozessor führt ein Programm als eine Folge von Instruktionen aus. Diese Instruktionen werden von Compilern aus einer Hochsprache wie C++ in eine prozessorspezifische Assemblersprache übersetzt:

```
z = a + b;
```

Quelltext 2.4.: Addition in C++

wird wie folgt transformiert:

```
movl -8(%rbp), %edx

movl -4(%rbp), %edx

addl %edx, %eax

movl %eax, -12(%rbp)
```

Quelltext 2.5.: Addition in AMD64-Assembler

Selbst eine relativ simple Operation wie die Addition zweier Zahlen resultiert in vier sequentiell auszuführenden Maschineninstruktionen. Je nachdem, wo die Operanden liegen oder wo das Ergebnis gespeichert werden soll, können die Instruktionen für Laden und Speichern (im Verhältnis zur Addition) viele Taktzyklen benötigen. [vgl. Xil19b, S. 18]

Soll die Addition für viele Elemente ausgeführt werden, wie zum Beispiel in einer Schleife, müssen diese vier Instruktionen stets wiederholt werden, da sich alle Operationen dieselbe arithmetic logic unit (ALU) teilen.

Bei der HLS kann diese Operation auf Hardware abgebildet werden, die ausschließlich für diese Operation verwendet wird. Wenn a, b und z 32 bit groß sind, wird dieser Datentyp durch 32 LUT implementiert². Im Gegensatz zu Prozessoren werden bei einer FPGA-Implementierung für jede Operation innerhalb des Algorithmus voneinander unabhängige LUT-Mengen instanziiert. [vgl. Xil19b, S. 19]

Eine Schleife ließe sich auf FPGAs also ganz oder teilweise ausrollen und, sofern zwischen den einzelnen Iterationen keine Abhängigkeiten bestehen, parallel ausführen. Die während der HLS vorgenommene Analyse der Daten- und Kontrollflussabhängigkeiten wird im FPGA-Kontext als Scheduling bezeichnet. [vgl. Xil19b, S. 19]

Pipelining

Das von Prozessoren bekannte Prinzip des *Pipelinings* findet bei FPGAs ebenfalls Anwendung. Dabei werden Datenabhängigkeiten so aufgeteilt, dass die ursprüngliche Verarbeitungsreihenfolge beibehalten wird, während die benötigten Hardware-Einheiten in eine Verkettung unabhängiger Stufen unterteilt werden. Jede Stufe erhält ihre Eingangsdaten von der vorherigen Stufe und reicht ihr Teilergebnis an die nächste Stufe weiter. Beispielsweise lässt sich die folgende Funktion auf einen Multiplizierer und zwei Addierer abbilden:

$$y = (a \cdot x) + b + c$$

Die resultierende Hardware-Schaltung ist in Abbildung 2.7 dargestellt. Die obere Schaltung berechnet *y* ohne Pipelining, die untere Schaltung zeigt die transformierte Schaltung mit Pipelining. Die grauen Kästen der unteren Schaltung entsprechen Registern, die in realer Hardware

²Ein LUT entspricht der Berechnung eines Bits.




Abbildung 2.7.: FPGA-Implementierung einer mehrstufigen Berechnung [nach Xil19b, S. 21]

durch Flipflops realisiert werden. Jeder Kasten kann dabei als ein zusätzlicher Taktzyklus aufgefasst werden. Die Berechnung eines einzelnen Ergebnisses benötigt dadurch drei zusätzliche Taktzyklen. Durch die zusätzlichen Register lassen sich die einzelnen Schritte der Berechnung jedoch in unabhängige Abschnitte aufteilen, der Multiplizierer und die Addierer können also nebenläufig arbeiten. Die Ergebnisse y und y' lassen sich auf diese Weise (teilweise) parallel berechnen und lasten dabei die verfügbare Hardware besser aus: nach einem Overhead von 3 Taktzyklen zu Beginn der Berechnung (engl. pipeline fill time) berechnet die Schaltung in jedem weiteren Taktzyklus einen neuen Wert für y. Dieser Vorgang wird in Abbildung 2.8 illustriert. [vgl. Xil19b, S. 20–21]

Die Anwendung des Pipelining während der HLS unterscheidet sich zwischen den Herstellern: so versucht Intels OpenCL-Umgebung grundsätzlich, Pipelining auf jede vorhandene Schleife anzuwenden und erfordert ein explizites Deaktivieren des Verfahrens, wenn kein Pipelining gewünscht wird. Bei Xilinx' OpenCL-Umgebung verhält es sich dagegen genau umgekehrt, da hier Pipelining explizit angeschaltet werden muss.

Producer-Consumer

Neben dem Pipelining gibt es auf FPGAs eine weitere Möglichkeit, Parallelität auszudrücken. Diese ähnelt dem Pipelining-Prinzip, arbeitet jedoch auf einer groberen Ebene. Dahinter steht das Ziel, diese Funktionen weitestgehend parallel auszuführen. Dazu analysieren die HLS-




Abbildung 2.8.: FPGA-Pipeline-Architektur [nach Xil19b, S. 22]

Werkzeuge die Ein- und Ausgangsparameter der im Algorithmus vorhandenen Funktionen. Im einfachsten Fall gibt es keine gemeinsam bearbeiteten Daten, wodurch alle Funktionen parallel ausgeführt werden können. Naturgemäß ist dieser Fall recht selten, üblicherweise werden die Ergebnisse einer Funktion von einer oder mehreren nachfolgenden Funktionen verarbeitet. Dieses als *Producer-Consumer-*Prinzip bekannte Verfahren kann durch die Nebenläufigkeit der FPGA-Hardware parallelisiert werden. Durch den Einsatz von Block RAM als FIFO-Puffer zwischen den Hardware-Abschnitten, die aus der jeweiligen Funktion synthetisiert wurden, kann die produzierende Funktion während ihrer Ausführung Teilergebnisse speichern. Die konsumierende Funktion kann diese Teilergebnisse nach der initialen Wartezeit (engl. *initiation interval* (II)) direkt weiter verarbeiten, ohne auf das Ende der produzierenden Funktion bzw. das resultierende Gesamtergebnis warten zu müssen. [vgl. Xil19b, S. 22–23]

Das Producer-Consumer-Prinzip wird je nach Hersteller unterschiedlich benannt. So nennt sich dieses Verfahren bei Xilinx *Dataflow*, während es bei Intel *Channel* heißt.

3. Der SYCL-Standard

3.1. Einführung

3.2. Überblick

3.2.1. Ursprung

3.2.2. SAXPY und SYCL

Beschleunigerwahl und Befehlswarteschlange

Speicherreservierung

Kernel-Ausführung

Synchronisierung

Zusammenfassung

3.3. API-Konzepte

3.3.1. Konventionen

Der gesamte Umfang des SYCL-*application programming interface* (API) ist in der Header-Datei sycl. hpp enthalten. Diese wird gemeinsam mit dem SYCL-Compiler des jeweiligen Herstellers bzw. Software-Anbieters ausgeliefert (siehe Abschnitt 3.6 für eine Übersicht der verfügbaren SYCL-Implementierungen). [vgl. KRH19, Abschnitt 4.1]

SYCLs Klassen, Konstanten, Typen und Funktionen befinden sich im cl::sycl-Namensraum, herstellerspezifische Erweiterungen sind in cl::sycl::<hersteller> definiert. [vgl. KRH19, Abschnitt 4.1]

Die Erzeugung eines Objekts erfordert häufig den Einsatz von enum class-Werten oder anderen nicht-fundamentalen Typen als template-Parameter. Generell folgt die Objekterzeugung dem im Quelltext 3.1 dargestellten Muster.

```
auto sycl_object = cl::sycl::sycl_class
int,  // gewünschter Datentyp
1,  // gewünschte Dimensionalität
cl::sycl::config // SYCL-Typ oder enum-class-Wert
>{
      cl::sycl::range<1> // Dimensionalität wie oben
      {42}  // Anzahl enthaltener Elemente
};
```

Quelltext 3.1.: Objekterzeugung mit SYCL

3.3.2. Referenz-Semantik

Ein wichtiger Unterschied zur üblichen C++-Programmierung sind SYCLs Referenz-Semantiken. Die Spezifikation schreibt vor [siehe KRH19, Abschnitt 4.3.2]:

Each of the following SYCL runtime classes: device, context, queue, program, kernel, event, buffer, image, sampler, accessor and stream must obey the following statements, where T is the runtime class: [...]

Any instance of T that is constructed as a copy of another instance, via either the copy constructor or copy assignment operator, must behave as-if it were the original instance and as-if any action performed on it were also performed on the original instance and if said instance is not a host object must represent and continue to represent the same underlying OpenCL objects as the original instance where applicable.

Bemerkenswert ist, dass diese Semantik ebenfalls für die Typen buffer und image gilt, das heißt Datentypen, die größere Speicherbereiche kapseln. In der C++-Standardbibliothek werden die internen Felder vergleichbarer Typen (wie vector) ebenfalls kopiert. Nach dem Kopiervorgang existieren damit zwei voneinander verschiedene Objekte, die getrennte Speicherbereiche verwalten. Die SYCL-Objekte beziehen sich jedoch nach dem Kopiervorgang auf den selben Speicherbereich, es wird also bei der Objektkopie kein neuer Speicher angelegt. De facto handelt es sich bei der Kopie eines SYCL-Objekts daher lediglich um eine Referenz auf das ursprüngliche Objekt.

- 3.3.3. Ausnahmefehler
- 3.3.4. Profiling
- 3.4. Hardware-Abstraktion
- 3.4.1. GPUs und FPGAs
- 3.5. Weiterführende Konzepte

3.6. Implementierungen

Der ersten Veröffentlichung der SYCL-Spezifikation im Mai 2015 folgten im Laufe der Zeit einige Implementierungen. Diese werden in den folgenden Abschnitten vorgestellt.

Darüber hinaus existiert eine von der Firma Codeplay betreute Internet-Seite, die sich dem gesamten SYCL-Ökosystem widmet. [vgl. Codb]

3.6.1. ComputeCpp

Die schottische Firma Codeplay ist der zur Zeit einzige Anbieter einer kommerziellen SYCL-Implementierung, die unter dem Namen *ComputeCpp* vermarktet wird. Sie richtet sich in erster Linie an Hardware für die Bereiche Automotive und Embedded, unterstützt jedoch (bei einer bereits vorhandenen OpenCL-Implementierung) auch CPUs und GPUs der Firma Intel sowie (experimentell) NVIDIA-GPUs. Nach vorheriger Registrierung ist für nichtkommerzielle Zwecke auch eine kostenlose *community edition* verfügbar. [vgl. Coda]

3.6.2. Intel

Eine wichtige quelloffene Implementierung kommt von der Firma Intel. Strategisch soll diese Implementierung mit dem Compiler *clang* des LLVM-Projekts vereinigt werden. Zur Zeit handelt es sich jedoch noch um eine eigenständige Implementierung, die vor allem auf die Intel-OpenCL-Implementierungen für CPUs und GPUs abzielt. Aktivitäten innerhalb des öffentlich einsehbaren Quelltext-Repositoriums deuten jedoch darauf hin, dass auch die eigenen FPGAs unterstützt werden sollen. [vgl. Bad+]

3.6.3. triSYCL

Das Projekt triSYCL ist eine quelloffene Implementierung des SYCL-Standards, die früher von der Firma AMD und jetzt von Xilinx entwickelt wird. Nach eigener Aussage dient es vornehmlich experimentellen Zwecken, um dem SYCL-Komitee und dem OpenCL-C++-Komitee des Khronos-Konsortiums sowie dem C++-Standardisierungskomitee der ISO Feedback liefern zu können. Das Hauptprojekt unterstützt CPUs (über OpenMP oder TBB) sowie OpenCL-Implementierungen, die die Verarbeitung des SPIR-Zwischencodes unterstützen. [vgl. Ker+]

Daneben existiert ein von der Intel-Implementierung abgeleitetes Compiler-Projekt, das sich vornehmlich der besseren Unterstützung von Xilinx-FPGAs anzunehmen scheint. [vgl. KGL]

3.6.4. hipSYCL

Der Heidelberger Doktorand Aksel Alpay ist der Autor einer weiteren SYCL-Implementierung. Diese setzt auf dem CUDA-Klon der Firma AMD auf, der GPGPU-Sprache HIP. HIP ist sowohl auf AMD- als auch auf NVIDIA-GPUs ausführbar. Dadurch können auch mit hipSYCL entwickelte Programme auf diesen GPUs ausgeführt werden. hipSYCL war über weite Strecken ein Ein-Mann-Projekt, erst seit Februar 2019 ist die regelmäßige Mitarbeit eines weiteren Entwicklers zu verzeichnen. Aus diesem Grund ist hipSYCL unvollständig implementiert, es fehlen unter anderem atomare Funktionen oder die Möglichkeit, Ausnahmefehler zu werfen und abzufangen. [vgl. Alp]

3.6.5. sycl-gtx

Eine weitere Open-Source-Implementierung ist das eingangs erwähnte *sycl-gtx*. Ursprünglich ist diese Implementierung im Rahmen einer Masterarbeit entstanden [vgl. Žuž16] und wird bis heute vom ursprünglichen Autoren weiterentwickelt. Aufgrund der begrenzten Entwicklerkapazitäten ist diese Variante aber immer noch sehr rudimentär und unterstützt nur eine Teilmenge der SYCL-Spezifikation.

Im Gegensatz zu den anderen Implementierungen wird der SYCL-Kernel erst zur Laufzeit des kompilierten Programms in einen OpenCL-Kernel umgewandelt und anschließend an die zugrundeliegende OpenCL-Laufzeitumgebung weitergereicht. Dadurch ist sycl-gtx sehr portabel, da es nicht auf eine bestimmte Hardware beschränkt ist; grundsätzlich soll es mit jeder

OpenCL-Umgebung kompatibel sein, die mindestens den Standard in Version 1.2 unterstützt. [vgl. Žuž16, S. 47 ff.]

3.7. Erweiterungen für FPGAs

Wie im vorherigen Abschnitt dargestellt wurde, stehen für die FPGAs der großen Hersteller Intel und Xilinx bereits experimentelle SYCL-Implementierungen zur Verfügung. Um die speziellen Eigenschaften dieses Hardware-Typs besser nutzen zu können, gibt es in beiden Implementierungen Erweiterungen, die SYCLs Umfang um FPGA-spezifische Funktionalität ergänzen.

3.7.1. Intel-FPGAs

Die Firma Intel will mit ihrer SYCL-Implementierung wahrscheinlich mittel- bis langfristig auch die eigenen FPGAs ansprechen. Um die Eigenheiten dieses Hardware-Typs besser nutzen zu können, werden in der Header-Datei CL/sycl/intel/fpga_extensions.hpp bereits zwei FPGA-spezifische Erweiterungen mitgeliefert, die in den nächsten Abschnitten kurz vorgestellt werden.

Beschleuniger-Auswahl

SYCL bietet im Rahmen der Spezifikation nur device_selector-Typen für CPUs und GPUs an. Um einfach auf Intel-FPGAs zugreifen zu können, gibt es die Erweiterung fpga_selector innerhalb des für Intel-Erweiterungen vorgesehenen Namensraums. Diese kann wie die in der Spezifikation vorhandenen Varianten an den Konstruktor einer queue übergeben werden (siehe Quelltext 3.2).

```
auto queue = cl::sycl::queue{cl::sycl::intel::fpga_selector{}};
```

Quelltext 3.2.: Auswahl eines Intel-FPGA

Register-Markierung

Um dem Programmierer mehr Kontrolle über die Ressource des generierten Bitstreams zu geben und um den Compiler bei der Synthese eines effizienten Bitstreams zu unterstützen, können Variablen durch die Erweiterung fpga_reg direkt in einem Register platziert werden (siehe Quelltext 3.3). Wie das Beispiel zeigt, lassen sich auf diese Art auch ganze Felder in einzelne Register zerlegen.

```
auto c = cl::sycl::intel::fpga_reg(a[k]) + b[k];
```

Quelltext 3.3.: Zuordnung einer Variable zu einem FPGA-Register

3.7.2. Xilinx-FPGAs

Der im Rahmen des triSYCL-Projekts entwickelte Compiler basiert auf der Intel-Implementierung und wird maßgeblich von Xilinx entwickelt. Aus diesem Grund finden sich in dieser Implementierung einige Erweiterungen, die auf den Einsatz von Xilinx-FPGAs zugeschnitten sind. Diese sind in der Header-Datei CL/sycl/xilinx/fpga.hpp definiert und werden in den folgenden Abschnitten vorgestellt.

Datenflussorientierte Ausführung

Aus Xilinx' OpenCL-Implementierung übernimmt der triSYCL-Compiler eine datenflussbasierte Erweiterung. Diese Erweiterung ermöglicht die task-parallele Ausführung aufeinanderfolgender Funktionen und Schleifen. Mit ihr wird der Compiler angewiesen, die Abhängigkeiten zwischen den einzelnen Schritten zu analysieren und für diese Schritte das *Producer/Consumer-*Prinzip durch eine Zwischenschaltung von Puffern durchzusetzen. [siehe Xil19c, S. 70 ff.]

In OpenCL ist diese Erweiterung als xcl_dataflow verfügbar und wird im OpenCL-C-Dialekt einem Kernel, einer Funktion oder einer Schleife als Attribut zugewiesen (siehe Quelltext 3.4). Der SYCL-Implementierung steht diese Erweiterung unter dem Namen dataflow zur Verfügung. Mit ihr werden Funktionen markiert, auf deren innere Funktionen und Schleifen die entsprechenden Bitstream-Optimierungen angewandt werden (siehe Quelltext 3.5).

```
__kernel __attribute__((xcl_dataflow))
void kernel(/* ... */)
{
    /* Funktionskörper */
}
```

Quelltext 3.4.: Datenfluss-Erweiterung in OpenCL C

```
auto body(/* ... */)
{
    /* Funktionskörper */
}

struct kernel
{
    auto operator()()
    {
       cl::sycl::xilinx::dataflow(body(/* ... */));
    }
};
```

Quelltext 3.5.: Datenfluss-Erweiterung in SYCL

Pipeline-basierte Ausführung

Die triSYCL-Implementierung übernimmt aus Xilinx' OpenCL-Umgebung eine pipeline-basierte Erweiterung. Mit dieser kann der Compiler angewiesen werden, die Iterationen einer Schleife zu überlappen. Dadurch können die Iterationen bestimmte Ressourcen zeitgleich nutzen, wodurch sich der Ressourcenverbrauch insgesamt sowie die Latenz verringern können. [siehe Xil19c, S. 67 ff.]

In der von Xilinx ausgelieferte OpenCL-Implementierung handelt es sich bei dieser Erweiterung um das Attribut xcl_pipeline_loop, mit dem Schleifen markiert werden (siehe Quelltext 3.6). In SYCL ist sie unter dem Namen pipeline verfügbar und wird auf Funktionen angewendet, deren innere Schleifen dann dieser Optimierung unterzogen werden (siehe Quelltext 3.7).

```
__kernel void kernel(/* ... */)
{
    __attribute__((xcl_pipeline_loop))
    for(int i = 0; i < 32; ++i)
    {
        /* Schleifenkörper */
    }
}
```

Quelltext 3.6.: Pipeline-Erweiterung in OpenCL C

```
auto body(/* ... */)
{
    for(int i = 0; i < 32; ++i)
    {
        /* Schleifenkörper */
    }
}
struct kernel
{
    auto operator()()
    {
        cl::sycl::xilinx::pipeline(body(/* ... */));
    }
};</pre>
```

Quelltext 3.7.: Pipeline-Erweiterung in SYCL

Feldpartitionierung

Durch die Verteilung eines Datenfeldes auf mehrere physische Speichersegmente lässt sich für manche Anwendungen eine höhere Speicherbandbreite erzielen. Mit Xilinx' High-Level-Synthese lässt sich ein logisches Datenfeld auf drei verschiedene Weisen zerlegen: *cyclic, block* und *complete*. [vgl. Xil19d, S. 16]

Der Typ cyclic führt eine zyklische Zerlegung des Feldes durch. Geht man von einem achtelementigen Feld aus und hat vier physische Speicher zur Verfügung, so werden die Elemente einzeln in aufsteigender Reihenfolge auf die Speicher aufgeteilt: Element 0 wird dem Speicher 0 zugeordnet, Element 1 dem Speicher 1, und so weiter. Ist Speicher 3 erreicht, beginnt die Zuteilung wieder von vorne, Element 4 wird dem Speicher 0 zugeordnet, Element dem Speicher 1, und so weiter. [vgl. Xil19d, S. 17]

Der Typ *block* zerlegt das Feld blockweise. Das heißt, dass zuerst der Speicher 0 mit den ersten Elementen des Feldes befüllt wird, dann der Speicher 1, und so weiter. [vgl. Xil19d, S. 17]

Beim Typ *complete* wird das Feld in einzelne Elemente zerlegt. Dies entspricht einer Verteilung des Feldes auf einzelne Register. [vgl. Xil19d, S. 17]

Das Attribut xcl_array_partition(<Typ>, <Faktor>, <Dimension>) steht als Erweiterung in Xilinx' OpenCL-Implementierung zur Verfügung, um die Partitionierung durchzuführen. Dabei bezeichnet <Typ> einen der drei oben genannten Typen. [vgl. Xil19d, S. 17]

<Faktor> gibt für cyclic die Anzahl der Speicher an, auf die das Feld verteilt werden soll, und für block die Anzahl der Elemente pro Speicher. Für den Typ complete ist dieser Parameter nicht definiert. [vgl. Xil19d, S. 17]

<Dimension> gibt an, welche Dimension des Feldes auf die beschriebene Weise partitioniert werden soll. [vgl. Xil19d, S. 17]

Der Quelltext 3.8 zeigt den Gebrauch dieser Erweiterung in einem OpenCL-Kernel.

In SYCL steht diese Erweiterung unter dem Namen partition_array zur Verfügung, wobei die Zuweisung der oben aufgeführten Parameter hier über Templates erfolgt. Der Quelltext 3.9 zeigt die Anwendung dieser Erweiterung.

```
__kernel void kernel(/* ... */)
{
    // zyklische Verteilung von a auf 4 physische Speicher
    int a[16] __attribute__((xcl_array_partition(cyclic, 4, 1)));

    // blockweise Verteilung von b mit 4 Elementen pro physischem Speicher
    int b[16] __attribute__((xcl_array_partition(block, 4, 1)));

// Zerlegung von c in 16 Register
    int c[16] __attribute__((xcl_array_partition(complete, 1)));
}
```

Quelltext 3.8.: Feldpartitionierung in OpenCL C

Quelltext 3.9.: Feldpartitionierung in SYCL

4. Die Alpaka-Bibliothek

- 4.1. Einführung
- 4.2. Grundlagen
- 4.3. Weiterführende Konzepte

Implementierung des SYCL-Backends der Alpaka-Bibliothek

Mit Ausnahme der in den folgenden Abschnitten aufgeführten Besonderheiten (Abschnitt 5.1) bzw. Probleme (Abschnitt 5.2) konnte die Implementierung des SYCL-Backends für Alpaka recht einfach durchgeführt werden. Als Vorlage für dessen Aufbau dienten die bereits vorhandenen Backends, wobei hier besonders das CUDA-Backend hervorzuheben ist.

5.1. Besonderheiten des SYCL-Backends

5.1.1. Beschleuniger-Auswahl

TODO

5.1.2. Zeiger und accessors

Die Übergabe von Datenfeldern an Device- und Kernel-Funktionen erfolgt in Alpaka über die von C, älterem C++ und CUDA bekannten Zeiger. Pro Datenfeld erhält die Funktion üblicherweise einen Zeiger, z.B. vom Typ float*, und einen ganzzahligen Parameter (meist vom Typ size_t), der die Länge des Speicherbereichs angibt.

- Alpaka: Will überall reine Zeiger (Kernel-Code)
- SYCL: Will überall accessor, alternativ multi_ptr
- Lösung: multi_ptr lässt sich implizit zu reinem Zeiger casten
- · Hinweis: SYCL-Spezifikation gibt fälschlicherweise an, dass accessor implizit castbar ist.

5.1.3. Block-Synchronisierung

- · Alpaka will überall einen Dimensions-Parameter, nur nicht bei der Block-Synchronisierung.
- SYCL braucht den Dimensionsparameter bei der Block-Synchronisierung.
- · Lösung: Erfolgt, funktioniert über Templates.

5.1.4. Besonderheiten für FPGAs

TODO

5.2. Probleme

Während der Implementierung traten einige Probleme auf, die sich vornehmlich auf gravierende konzeptionelle Unterschiede zwischen Alpaka und SYCL zurückführen lassen. Diese werden in den folgenden Abschnitten näher beschrieben.

5.2.1. Event-System

Alpaka übernimmt viele Konzepte des CUDA-API, darunter auch das Event-System. Durch CUDAevents wird dem Programmierer eine weitere Synchronisationsmöglichkeit eröffnet. Diese können in einem stream vor oder nach asynchronen Operationen – wie etwa Kopiervorgängen
oder dem Starten eines Kernels – einsortiert werden. Der Programmierer kann dann später
oder parallel in einem anderen stream abfragen, ob das jeweilige event bereits erreicht wurde
und gegebenenfalls darauf warten. Darüber hinaus ermöglichen events ein simples Profiling,
da z.B. die Zeitspanne zwischen verschiedenen events gemessen werden kann.

SYCL kennt ebenfalls ein *event*-Konzept, das sich jedoch von CUDAs bzw. Alpakas System unterscheidet. Auch SYCL-*events* lassen sich für einfaches Profiling nutzen, ermöglichen dem Programmierer jedoch nicht, eine weitere SYCL-*queue* (dem Gegenstück zu CUDA-*streams*) auf ein bestimmtes *event* zu warten.

Dies ist für die Implementierung der Alpaka-events ein Problem, da hier CUDAs Verhalten simuliert wird. Zur Zeit ist der Befehl alpaka::wait::waiterWaitFor() für die event-basierte Synchronisation in Alpaka nicht implementiert, wenn der waiter eine Alpaka-queue ist.

5.2.2. Geteilter Speicher

Einige Plattformen der parallelen Programmierung, wie etwa CUDA und OpenCL, kennen das Konzept eines Speichers auf Multiprozessor-Ebene, der ungefähr einem programmierbaren L1-Cache entspricht. Dieser Speicher nennt sich im CUDA-Umfeld *shared memory*, während er bei OpenCL (und SYCL) *local memory* heißt. Alpaka übernimmt für dieses Speicherkonzept die CUDA-Terminologie. *Shared memory* steht allen *threads* auf der *block*-Ebene zur Verfügung und bietet deutlich schnellere Zugriffszeiten als der globale Speicher.

Es gibt zwei mögliche Arten, Speicher dieses Typs zu reservieren: *dynamisch*, das heißt außerhalb des Kernel-Codes und zur Laufzeit, sowie *statisch*, das heißt innerhalb des Kernel-Codes und mit einer zur Compile-Zeit feststehenden Größe.

Alpaka stellt für beide Varianten eine Schnittstelle bereit. Für den dynamischen Fall muss der Programmierer das *type trait* alpaka::kernel::traits::BlockSharedMemDynSizeBytes auf der Host-Seite für seine Anwendung implementieren. Innerhalb des Kernels kann er dann über die Alpaka-Funktion alpaka::block::shared::dyn::getMem() auf den Zeiger zum so reservierten geteilten Speicher zugreifen. Dieser Fall lässt sich auch für SYCL implementieren, indem man die in Abschnitt 5.1.2 vorgestellten Umwandlungen von *accessor*-Typen in *Zeiger* anwendet.

Für den statischen Fall existiert die Funktion alpaka::block::shared::st::allocVar(), die innerhalb des Kernels aufgerufen wird und eine beliebige Variable im geteilten Speicher ablegt. Diese Funktion kann für SYCL nicht implementiert werden, da die SYCL-Spezifikation dies (im Gegensatz zu OpenCL) bis auf einen bestimmten Sonderfall [siehe KRH19, Abschnitt 4.8.5.3] nicht vorsieht.

Diese Einschränkung erklärt sich dadurch, dass SYCL mit dem Anspruch entworfen wurde, von jedem beliebigen modernen C++-Compiler übersetzt werden zu können, auch wenn dieser keine Unterstützung für OpenCL- und/oder SYCL-Konzepte mit sich bringt. In diesem Fall generiert der Compiler wie bei jedem anderen C++-Programm normalen CPU-Maschinencode. Der Umfang des statischen geteilten Speichers steht zwar bereits zur Compile-Zeit fest und kann daher schon vor dem Aufruf des Kernels alloziert werden. Der Zeiger auf diesen Speicherbereich kann durch einen C++-Compiler ohne SYCL-Unterstützung dem betreffenden Kernel vor dessen Ausführung jedoch gar nicht zugeordnet werden, da für diese Funktion noch kein Stapelrahmen existiert. (vgl. die GitHub-Diskussion mit Mitgliedern des SYCL-Spezifikationskomitees im Anhang C.1.1)

5.2.3. Atomare Funktionen

- SYCL kann anhand eines rohen Zeigers nicht ableiten, welcher multi_ptr-Typ verwendet werden soll.
- multi_ptr wird für SYCL-Atomics benötigt.
- · Alpaka gibt uns nur rohe Zeiger.
- Lösung: Keine. Im Moment funktionieren Atomics nur für den globalen Addressraum. Begründung SYCL-Kommittee einfügen.

5.2.4. FPGA-Erweiterungen

Wie SYCL-FPGA-Erweiterungen nutzen?

5.2.5. Zufallszahlen und Zeit

- SYCLs Ökosystem ist noch nicht besonders gut ausgeprägt
- es gibt noch keine Funktionen für Zufallszahlen und Zeit

6. Messergebnisse

- 6.1. Methoden
- 6.1.1. Verwendete Hard- und Software
- 6.1.2. Beispielalgorithmus

[Ben18]

$$C[i] = A[i] + B[i] \tag{6.1}$$

6.2. Ergebnisse

7. Fazit

- 7.1. Zusammenfassung
- 7.2. Ausblick

Literatur

- [Alp] Aksel Alpay. hipSYCL Implementation of SYCL 1.2.1 over AMD HIP/NVIDIA CUDA. Online; https://github.com/illuhad/hipSYCL, zuletzt abgerufen am 19. August 2019.
- [Bad+] Alexey Bader u. a. Intel Project for LLVM technology. Online; https://github.com/intel/llvm, zuletzt abgerufen am 19. August 2019.
- [Ben18] Sebastian Benner. "Parallelisierung des datenintensiven Kalibrierungsalgorithmus für den Röntgenstrahlen-Pixeldetektor "Jungfrau". Bachelorarbeit. Fakultät Informatik, Helmholtzstraße 10, 01069 Dresden: Technische Universität Dresden, 2018.
- [Bur+19] Rod Burns u.a. "Accelerated Neural Networks on OpenCL Devices Using SYCL-DNN". In: *Proceedings of the 7th International Workshop on OpenCL*. Mai 2019. DOI: 10.1145/3318170.3318183.
- [Chu+18] Eric Chung u. a. "Serving DNNs in Real Time at Datacenter Scale with Project Brainwave". In: *IEEE Micro* Volume 38.Issue 2 (März 2018), S. 8–20. DOI: 10.1109/MM. 2018.022071131.
- [CK17] Marcin Copik und Hartmut Kaiser. "Using SYCL as an Implementation Framework for HPX.Compute". In: *Proceedings of the 5th International Workshop on OpenCL*. Mai 2017. DOI: 10.1145/3078155.3078187.
- [Coda] Codeplay Software Ltd. *ComputeCpp*. Online; https://www.codeplay.com/products/computesuite/computecpp, zuletzt abgerufen am 19. August 2019.
- [Codb] Codeplay Software Ltd. *sycl.tech*. Online; http://sycl.tech, zuletzt abgerufen am 19. August 2019.
- [DKO17] Anastasios Doumoulakis, Ronan Keryell und Kenneth O'Brien. "SYCL C++ and OpenCL interoperability experimentation with triSYCL". In: *Proceedings of the 5th International Workshop on OpenCL*. Mai 2017. DOI: 10.1145/3078155.3078188.
- [Fif+16] Jeff Fifield u.a. "Optimizing OpenCL applications on Xilinx FPGA". In: *Proceedings of the 4th International Workshop on OpenCL*. Apr. 2016. DOI: 10.1145/2909437.
- [Fir+18] Daniel Firestone u. a. "Azure Accelerated Networking: SmartNICs in the Public Cloud". In: 15th USENIX Symposium on Networked Systems Design and Implementation. Apr. 2018, S. 51–64.
- [Fow+18] Jeremy Fowers u. a. "A Configurable Cloud-Scale DNN Processor for Real-Time Al". In: *Proceedings of the 45th Annual International Symposium on Computer Architecture*. Juni 2018, S. 1–14. DOI: 10.1109/ISCA.2018.00012.

- [GH13] Benedict R. Gaster und Lee Howes. "OpenCL C++". In: *Proceedings of the 6th Workshop on General Purpose Processor Using Graphics Processing Units*. März 2013, S. 86–95. DOI: 10.1145/2458523.2458532.
- [How+06] Lee W. Howes u. a. "Comparing FPGAs to Graphics Accelerators and the Playstation 2 Using a Unified Source Description". In: 2006 International Conference on Field Programmable Logic and Applications. Aug. 2006, S. 119–124. DOI: 10.1109/FPL. 2006.311203.
- [HS10] Charles Hawkins und Jaume Segura. *Introduction to Modern Digital Electronics*. Preliminary Edition. SciTech Publishing, Inc., 2010. ISBN: 978-1-891-12107-4.
- [KB13] Frank Kesel und Ruben Bartholomä. *Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs Einführung mit VHDL und SystemC*. 3. Auflage. Oldenbourg Verlag, 2013. ISBN: 978-3-486-73181-1.
- [Ker+] Ronan Keryell u. a. triSYCL Generic system-wide modern C++ for heterogeneous platforms with SYCL from Khronos Group. Online; https://github.com/triSYCL/ triSYCL, zuletzt abgerufen am 19. August 2019.
- [KGL] Ronan Keryell, Andrew Gozillon und Victor Lezaud. sycl Experimental fusion of tri-SYCL with Intel SYCL upstreaming effort into Clang/LLVM. Online; https://github.com/triSYCL/sycl, zuletzt abgerufen am 19. August 2019.
- [KRH19] Ronan Keryell, Maria Rovatsou und Lee Howes, Hrsg. SYCL™ Specification. 9450 SW Gemini Drive #45043, Beaverton, OR 97008-6018, Vereinigte Staaten von Amerika: The Khronos Group, Apr. 2019.
- [Rod+19] Eduardo Rodriguez-Gutiez u. a. "Toward a BLAS library truly portable across different accelerator types". In: *The Journal of Supercomputing* (Juni 2019). Nach Auskunft des Verlages keiner speziellen Ausgabe zugeordnet. DOI: 10.1007/s11227-019-02925-3.
- [Won+16] Michael Wong u. a. *Khronos's OpenCL SYCL to support Heterogeneous Devices for C++*. Vorschlag für das C++-Standardisierungsverfahren. Untergruppe EWG, Studiengruppen SG1 und SG14. Dokumentennummer P0236R0. Codeplay Software Ltd., Feb. 2016.
- [Xil17] Xilinx, Inc. *UltraScale Architecture Configurable Logic Block User Guide*. UG574 (v1.5). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Feb. 2017.
- [Xil18a] Xilinx, Inc. *UltraScale Architecture Clocking Resources User Guide*. UG572 (v1.8). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Dez. 2018.
- [Xil18b] Xilinx, Inc. *Xilinx Alveo Adaptable Accelerator Cards for Data Center Workloads*. Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, 2018.
- [Xil19a] Xilinx, Inc. Alveo U200 and U250 Data Center Accelerator Cards Data Sheet. DS962 (v1.1). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Juni 2019.
- [Xil19b] Xilinx, Inc. Introduction to FPGA Design with Vivado High-Level Synthesis. UG998 (v1.1). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Jan. 2019.
- [Xil19c] Xilinx, Inc. SDAccel Environment Profiling and Optimization Guide. UG1207 (v2019.1). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Juni 2019.

- [Xil19d] Xilinx, Inc. SDx Pragma Reference Guide. UG1253 (v2019.1). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Juni 2019.
- [Xil19e] Xilinx, Inc. *UltraScale Architecture and Product Data Sheet: Overview.* DS890 (v3.10). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Aug. 2019.
- [Xil19f] Xilinx, Inc. *UltraScale Architecture DSP Slice User Guide*. UG579 (v1.8). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Mai 2019.
- [Xil19g] Xilinx, Inc. *UltraScale Architecture Memory Resources User Guide*. UG573 (v1.10). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Feb. 2019.
- [Xil19h] Xilinx, Inc. *UltraScale Architecture SelectIO Resources User Guide*. UG571 (v1.12). Xilinx, Inc. 2100 Logic Drive, San Jose, CA 95124, Vereinigte Staaten von Amerika, Aug. 2019.
- [Žuž16] Peter Žužek. "Implementacija knjižnice SYCL za heterogeno računanje". Masterarbeit. Kongresni trg 12, 1000 Ljubljana, Republik Slowenien: Univerza v Ljubljani, März 2016.

Abbildungsverzeichnis

2.1.	abstrakter FPGA-Aufbau [nach HS10, S. 10–14]	14
2.2.	Aufbau eines XCU200-FPGAs [nach Xil19a, S. 5]	16
2.3.	spaltenweise Verteilung der FPGA-Ressourcen [nach Xil19e, S. 22]	16
2.4.	Aufteilung der FPGA-Ressourcen auf <i>clock regions</i> [nach Xil19e, S. 22]	17
2.5.	Y-Diagramm nach Gajski [nach KB13, S. 10]	18
2.6.	Modell eines endlichen Automaten (Moore-Schaltwerk) [nach KB13, S. 35]	19
2.7.	FPGA-Implementierung einer mehrstufigen Berechnung [nach Xil19b, S. 21]	24
2.8.	FPGA-Pipeline-Architektur [nach Xil19b, S. 22]	25

Tabellenverzeichnis

2.1. Ressourcen der dynamischen Regionen eines XCU200-FPGAs [siehe Xil19a, S. 5] 15

Quelltextverzeichnis

2.1.	Entity eines 2-Bit-Registers [siehe KB13, S. 26]	19
2.2.	Verhaltensbeschreibung eines 2-Bit-Registers [siehe KB13, S. 28]	20
2.3.	Strukturbeschreibung eines 2-Bit-Registers [siehe KB13, S. 36]	21
2.4.	Addition in C++	23
2.5.	Addition in AMD64-Assembler	23
3.1.	Objekterzeugung mit SYCL	28
	Auswahl eines Intel-FPGA	
3.3.	Zuordnung einer Variable zu einem FPGA-Register	30
	Datenfluss-Erweiterung in OpenCL C	
	Datenfluss-Erweiterung in SYCL	
	Pipeline-Erweiterung in OpenCL C	
	Pipeline-Erweiterung in SYCL	
	Feldpartitionierung in OpenCL C	
	Feldpartitionierung in SYCL	
A.1.	VHDL-Quelltext eines 2-Bit-Flipflops [siehe KB13, S. 39]	55
	VHDI -Ouelltext eines 2-Bit-Multiplexers [siehe KB13, S. 39–40]	

A. Quelltexte

A.1. VHDL-Quelltexte

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ENTITY ff2 IS
   PORT (
       d1 : IN std_logic;
       res : IN std_logic;
       q0 : OUT std_logic;
       q1 : OUT std_logic
    );
END ff2 ;
ARCHITECTURE beh OF ff2 IS
   SIGNAL q0_s, q1_s : std_logic;
BEGIN
    reg: PROCESS (clk, res)
   BEGIN
       IF res = '1' THEN
           q0_s <= '0';
q1_s <= '0';
       ELSIF clk'event AND clk = '1' THEN
           q0_s <= d0;
           q1_s <= d1;
       END IF;
   END PROCESS reg;
   q0 \ll q0_s AFTER 2 ns;
   q1 \ll q1_s AFTER 2 ns;
END beh;
```

Quelltext A.1.: VHDL-Quelltext eines 2-Bit-Flipflops [siehe KB13, S. 39]

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ENTITY mux2 IS
    PORT (
        a1 : IN std_logic;
        a2 : IN std_logic;
        b1 : IN std_logic;
        b2 : IN std_logic;
        sel : IN std_logic;
       01 : OUT std_logic;
02 : OUT std_logic
    );
END mux2;
ARCHITECTURE beh OF mux2 IS
BEGIN
    mux: PROCESS (a1, a2, b1, b2, sel)
    BEGIN
        IF sel = '1' THEN
            o1 <= a1 after 3 ns;
            o2 <= a2 after 3 ns;
        ELSE
            o1 <= b1 after 4 ns;
            o2 <= b2 after 4 ns;
        END IF;
    END PROCESS mux;
END beh;
```

Quelltext A.2.: VHDL-Quelltext eines 2-Bit-Multiplexers [siehe KB13, S. 39-40]

B. Fehlerberichte und Korrekturen

- B.1. Fehlerberichte und Korrekturen für die Xilinx-OpenCL-Laufzeitumgebung
- B.2. Fehlerberichte und Korrekturen für den Xilinx-SYCL-Compiler
- B.3. Fehlerberichte und Korrekturen für den Intel-SYCL-Compiler
- B.4. Fehlerberichte und Korrekturen für den ComputeCpp-SYCL-Compiler

C. Online-Diskussionen

C.1. Diskussionen mit dem SYCL-Spezifikationskomitee

C.1.1. Why is there no way to allocate local memory inside a ND-kernel (parallel_for)?

Original: https://github.com/KhronosGroup/SYCL-Docs/issues/20, zuletzt abgerufen am 07. August 2019.

Jan Stephan I know this is possible using the hierarchical parallel_for invoke, but we can't do it with the nd_item version despite being able to specify the group size. OpenCL allows this (AFAIK), SYCL's competitors do, too, so why not allow it in SYCL? I suppose there must be a reason for leaving it out.

Victor Lomuller (Codeplay) The main reason is the host device. If your compiler is not SYCL aware, you need to be able to preallocate this memory before calling the functor, which is not trivial without compiler support.

Jan Stephan Wouldn't this be solvable by doing the inverse of the hierarchical case? I.e. everything is private by default if declared inside the kernel, unless embedded with something like cl::sycl::local_memory.

Victor Lomuller It does not address the compiler support problem. You still need to preal-locate memory before calling the functor, but without compiler support, you cannot know the amount of memory you need nor where to place the pointer to that memory (the stack frame does not exist yet).

Ronan Keryell (Xilinx) which SYCL competitor can run on CPU without a specific compiler? This allows for example to use HellGrind & ThreadSanitizer with plain GCC or Clang to debug a SYCL program just by running it on my laptop. I find this an amazing feature of SYCL...

C.1.2. How to extract address space from raw pointers?

Original: https://github.com/KhronosGroup/SYCL-Docs/issues/21, zuletzt abgerufen am 15. August 2019.

Jan Stephan Imagine a device-side function with the following signature:

```
void foo(int* vec);
```

I don't know if vec comes from global, local, constant or private memory. However, inside foo I'd like to do something to vec which requires me to know the address space of the pointer, e.g. a cl::sycl::atomic_fetch_add. How do I tell the multi_ptr / atomic inside foo which address space is needed? Simply using a global_ptr will break if vec actually resides in local memory. Using multi_ptr will fail because the address space template parameter is missing. Creating an atomic by passing vec to its constructor will fail because vec isn't a multi_ptr. Using atomic_fetch_add on vec will fail because vec isn't an atomic type.

Some implementations (like ComputeCpp) internally use __global to annotate the pointer during device compilation. But even if there was a way to write something like void foo(__global int* vec) (there isn't as far as I know, ComputeCpp complains if I do this) this would be a bad idea because the address space attributes are implementation-defined.

Why do we need this? Sadly, there are libraries / frameworks out there that pass around raw pointers but where a SYCL backend is planned / worked on.

Edit: I also tried to overload foo with global_ptr, local_ptr etc. directly. This will fail because the call is ambigous.

Ronan Keryell (Xilinx) Interestingly, Intel is trying hard to hide what you are asking for: intel/llvm#348¹ Can you imagine an API that could be added to the standard?

Jan Stephan An easy solution that doesn't require an API change would be to correctly deduce the overloads, i.e. foo(global_ptr), foo(local_ptr) and so on. This is not very intuitive, though, and might break user APIs.

From the programmer's point of view it would be preferable to allow multi_ptr construction on raw pointers without having to specify the address space. The compiler should be able to figure this out by itself since it knows about the address spaces anyway.

On the other hand it should raise an error if the programmer tries to assign a raw pointer in local space to a global_ptr. Currently this doesn't happen, both the Intel and ComputeCpp compiler will happily compile if I pass the same pointer to global_ptr's and local_ptr's constructor.

Admittedly I haven't given this much thought yet (I only encountered the problem on Wednesday), I'll try to think this through on the weekend.

Jan Stephan The weekend has passed... Apart from the solutions above the best I could come up with is something like cl::sycl::pointer_traits to be added to the specification. The interface would look something along the lines of

¹Verweis auf Änderung des Intel-SYCL-Compilers, J.S.

```
template <typename Ptr>
struct pointer_traits
{
    static_assert(is_raw_ptr_type(Ptr), "Ptr needs to be a raw pointer type");
    using pointer_t = /* implementation-defined */ Ptr;
    using address_space = /* implementation-defined */;
    // maybe add other traits here
};
```

Section 6.8 correctly), it would fill out the implementation-defined parts. A programmer could then use SFINAE or if constexpr to adapt to the different address spaces. This is basically the problem multi_ptr tries to solve, it already encapsulates the functionality above. However, multi_ptr requires the user to specify the address space before using it. This makes sense because we can request a multi_ptr from a buffer accessor, a local accessor, and so on and the multi_ptr data structure has to know about its address space. It also renders us unable to construct it from a pointer we don't know the address space of. So my straight-forward resolution still is to remove the requirement to specify the address

Since the compiler needs to figure out the address space on its own anyway (if I understand

So my straight-forward resolution still is to remove the requirement to specify the address space for the multi_ptr type. Instead the compiler needs to figure out the correct value for the address_space member of multi_ptr (or the Space template parameter). If this is not an option because of implications I'm not aware of (and I'm sure there are plenty) I'd shoot for the pointer_traits option.

Ronan Keryell

Since the compiler needs to figure out the address space on its own anyway (if I understand Section 6.8 correctly), it would fill out the implementation-defined parts. A programmer could then use SFINAE or if constexpr to adapt to the different address spaces.

The problem is that this address space resolution can be done in LLVM or even in the SPIR-V backend or whatever... So you might not have this information inside Clang as a type trait... :-(multi_ptr was designed:

- to avoid requiring this kind of address-space inference by avoiding using raw pointers. Of course this means passing around the multi_ptr type. But with auto nowadays it is easier;
- to provide a way to interoperate with existing OpenCL C kernel code. But since there is no type inference in OpenCL C either, you have to do an explicit dispatch yourself from the multi_ptr to call an OpenCL function with different version and different names for each possible address-space...

Jan Stephan

The problem is that this address space resolution can be done in LLVM or even in the SPIR-V backend or whatever... So you might not have this information inside Clang as a type trait...:-(

I have to admit that my knowledge about compiler construction is a bit limited. But the backends will have to look up this information, too - why can't the frontend do the same?

to avoid requiring this kind of address-space inference by avoiding using raw pointers. Of course this means passing around the multi_ptr type. But with auto nowadays it is easier;

While I can understand this intent with regard to new code I believe this is an oversight if we consider legacy code bases. If those have a raw pointer API the design of multi_ptr or the lack of a feature to otherwise extract the address space becomes a major obstacle.

C.2. Diskussionen mit Xilinx-Angestellten

C.3. Diskussionen mit Codeplay-Angestellten

Selbstständigkeitserklärung

Hiermit versichere ich, dass ich die vorliegende Arbeit mit dem Titel Entwicklung eines SYCL-Backends für die Alpaka-Bibliothek und dessen Evaluation mit Schwerpunkt auf FPGAs selbstständig und ohne unzulässige Hilfe Dritter verfasst habe. Es wurden keine anderen als die in der Arbeit angegebenen Hilfsmittel und Quellen benutzt. Die wörtlichen und sinngemäß übernommenen Zitate habe ich als solche kenntlich gemacht. Es waren keine weiteren Personen an der geistigen Herstellung der vorliegenden Arbeit beteiligt. Mir ist bekannt, dass die Nichteinhaltung dieser Erklärung zum nachträglichen Entzug des Hochschulabschlusses führen kann.

Dresden, 16. Dezember 2019

Jan Stephan