# 浙江大学

# 本科实验报告

课程名称: 数字逻辑设计

姓 名: 蒋奕

学院: 计算机学院

系: 计算机系

专业: 计算机科学与技术

学 号: 3210103803

指导教师: 马德

2022年 10 月 17 日

## 浙江大学实验报告

课程名称 <b>:</b>	数字逻	辑设计	实验类型: _	绘图实验
实验项目名称:_	变量译	码器设计与应	拉用	
学生姓名: <u>蒋奕</u>	_ 专业:	计算机科学与	<u> </u>	10103803
同组学生姓名:_		任庭旭	指导老师: <u>马</u>	<u>德</u>
实验地点:	东 4-509	实验日期	期: 2022 年 19	0 月 17 日

#### 一、 实验目的:

- ①掌握变量译码器的的逻辑构成和逻辑功能
- ②用变量译码器实现组合函数
- ③采用原理图设计电路模块,进一步熟悉 ISE 平台及下载实验平台物理验证

实验一: 原理图设计实现 74LS138 译码器模块

- ① 新建工程,工程名称用 D\_74LS138\_SCH。新建 Schematic 源文件,文件名称用 D\_74LS138。用如下原理图进行设计。
- ② Check Design Rules,检查错误。View HDL Functional Model,查看并学习 Verilog HDL 代码
- ③ 对 D 74LS138 模块进行仿真,激励代码如下
- ④ Create Schematic Symbol, 系统生成 D\_74LS138 模块的逻辑符号图文件,文件后缀.sym

assign G = 0;

assign G = 1;

assign G2A = 1;

assign G2B = 0;

assign G = 1;


assign G2A = 0;

assign G2B = 1;

#50;

#50;

assign G2A = 0; assign G2B = 0;



- ⑤ 验证 D\_74LS138: 新建工程 "D\_74LS138\_Test"。新建 Schematic 文件 "D 74LS138 Test"。复制 D 74LS138.sym 和.sch 到工程目录。
- ⑥ 用拨盘开关控制模块的输入,用 LED(7:0)作为模块的输出,验证模块的功能
- ⑦ 在 D\_74LS138 模块上点右键,在菜单的 Symbol Push into Symbol 可以参看模块的原理图,空白处右键菜单里的 Pop to calling Schematic 回到上层模块。

#### ⑧ 下载验证:


#### 建立K7. ucf文件:

```
NET "S1" LOC = AA10 | IOSTANDARD = LVCMOS15;
NET "S2" LOC = AB10 | IOSTANDARD = LVCMOS15;
NET "S3" LOC = AA13 | IOSTANDARD = LVCMOS15;
NET "S4" LOC = AA12 | IOSTANDARD = LVCMOS15;
NET "S5" LOC = Y13 | IOSTANDARD = LVCMOS15;
NET "S6" LOC = Y12 | IOSTANDARD = LVCMOS15;
NET "LED[0]" LOC = W23 | IOSTANDARD = LVCMOS33;
NET "LED[1]" LOC = AB26 | IOSTANDARD = LVCMOS33;
NET "LED[2]" LOC = Y25 | IOSTANDARD = LVCMOS33;
NET "LED[3]" LOC = AA23 | IOSTANDARD = LVCMOS33;
NET "LED[4]" LOC = Y22 | IOSTANDARD = LVCMOS33;
NET "LED[5]" LOC = Y22 | IOSTANDARD = LVCMOS33;
NET "LED[6]" LOC = AE21 | IOSTANDARD = LVCMOS33;
NET "LED[6]" LOC = AE21 | IOSTANDARD = LVCMOS33;
NET "LED[7]" LOC = AF24 | IOSTANDARD = LVCMOS33;
```

⑨ 根据真值表,操作实验板,验证功能。


#### 实验二:用 74LS138 译码器实现楼道灯控制器

- ① 新建工程 LampCtr1138。复制 D\_74LS138.sym 和.sch 文件到工程目录。在 symbols 框里的第一个元件,就是 D\_74LS138。根据前面原理,用如下原理图 方式输入。1 用 VCC,0 用 GND。
- ② 仿真下载与实验1相同




#### 二、实验数据记录和处理


#### 实验一: 原理图设计实现 74LS138 译码器模块



自主作图如上



实验仿真波形如上



运行正确得到 report 如上


#### 实验得到的 Verilog 代码如下

```
// Copyright (c) 1995-2013 Xilinx, Inc. All rights reserved.
//
// / /\/
// /___/ \ /
          Vendor: Xilinx
// \ \
          Version: 14.7
// \
          Application : sch2hdl
// /
          Filename : D_74LS138.vf
    /
// /__/ /\
          Timestamp: 10/17/2022 08:39:02
// \ \ / \
// \___\
//
      /opt/Xilinx/14.7/ISE DS/ISE/bin/lin64/unwrapped/sch2hdl
```

```
intstyle
            ise
                   -family
                             kintex7
                                        -verilog
                                                    D 74LS138.vf
/home/ise/D_74LS138_SCH/D_74LS138.sch
//Design Name: D_74LS138
//Device: kintex7
//Purpose:
//
      This verilog netlist is translated from an ECS schematic. It can
be
     synthesized and simulated, but it should not be modified.
//
//
`timescale 1ns / 1ps
module D_74LS138(A, B, C, G, G2A, G2B, Y);
   input A;
   input B;
   input C;
   input G;
   input G2A;
   input G2B;
  output [7:0] Y;
  wire XLXN_4;
  wire XLXN_11;
  wire XLXN_16;
  wire XLXN 18;
  wire XLXN_20;
  wire XLXN_28;
  wire XLXN_37;
  wire XLXN_39;
  wire XLXN_42;
  AND2 XLXI_1 (.I0(XLXN_11),
               .I1(XLXN_4),
               .0(XLXN_39));
  AND2 XLXI_2 (.I0(XLXN_11),
               .I1(A),
               .0(XLXN_16));
  AND2 XLXI_3 (.I0(B),
               .I1(XLXN_4),
               .0(XLXN_18));
  AND2 XLXI_4 (.I0(B),
               .I1(A),
               .0(XLXN_20));
  NAND3 XLXI_5 (.I0(XLXN_28),
                .I1(XLXN_37),
                .I2(XLXN_39),
                .0(Y[7]));
  NAND3 XLXI_6 (.I0(XLXN_28),
```

```
.I1(XLXN_37),
                .I2(XLXN_16),
                .0(Y[6]));
  NAND3 XLXI_7 (.I0(XLXN_28),
                .I1(XLXN_37),
                .I2(XLXN_18),
                .0(Y[5]));
  NAND3 XLXI_8 (.I0(XLXN_28),
                .I1(XLXN_37),
                .I2(XLXN_20),
                .0(Y[4]));
  NAND3 XLXI_9 (.IO(C),
                .I1(XLXN_37),
                .I2(XLXN_39),
                .0(Y[3]));
  NAND3 XLXI_10 (.I0(C),
                 .I1(XLXN_37),
                 .I2(XLXN_16),
                 .0(Y[2]));
  NAND3 XLXI_11 (.I0(C),
                 .I1(XLXN_37),
                 .I2(XLXN_18),
                 .0(Y[1]));
  NAND3 XLXI_12 (.I0(C),
                 .I1(XLXN_37),
                 .I2(XLXN_20),
                 .0(Y[0]);
  NOR3 XLXI_13 (.I0(G2B),
                .I1(G2A),
                .I2(XLXN_42),
                .0(XLXN_37));
  INV XLXI_14 (.I(A),
               .0(XLXN_4));
       XLXI_15 (.I(B),
  INV
               .0(XLXN_11));
  INV
       XLXI_16 (.I(C),
               .0(XLXN_28));
  INV XLXI_17 (.I(G),
               .0(XLXN_42));
endmodule
```


#### 实验二:用 74LS138 译码器实现楼道灯控制器



运行正确得到 report 如上

#### 实验 2 建立的 K7.ucf 文件如下:

```
NET "S1" LOC = AA10 | IOSTANDARD = LVCMOS15;
NET "S2" LOC = AB10 | IOSTANDARD = LVCMOS15;
NET "S3" LOC = AA13 | IOSTANDARD = LVCMOS15;
NET "F" LOC = W23 | IOSTANDARD = LVCMOS33;
NET "LED[4]" LOC = Y23 | IOSTANDARD = LVCMOS33;
NET "LED[5]" LOC = Y22 | IOSTANDARD = LVCMOS33;
NET "LED[6]" LOC = AE21 | IOSTANDARD = LVCMOS33;
NET "LED[6]" LOC = AF24 | IOSTANDARD = LVCMOS33;
```



实验时候自主作图如上

下载测试操作过程见"实验 2.mp4"

### 三、实验结果与分析

实验测量结果基本和预测结果一样。

四、讨论、心得 (选填)

实验过程中我体会到要认真对待每一次操作,正如我多次因为不小心而操作不熟练使得实验进程受阻。