

質問1. メモリの性質に関する以下の記述のうち、誤っているものを選びなさい。

- | | |
|--|---|
| A. フラッシュメモリは、不揮発性のメモリである。
B. 揮発性は、電源を落としたときに内容が保存されるかどうかの性質であり、揮発性は内容が保存されない性質を表す。
C. 永続性は、メモリ内容を一定間隔でリフレッシュする必要があるかどうかについての性質である。
D. ダイナミックメモリは一定間隔で内容をリフレッシュする必要がある。
E. 可変性は、メモリの容量を変更できるかという性質のことである。 | E |
|--|---|

質問2. 以下の説明に対応する用語や記号を対応付けなさい。

- | | |
|---|--|
| 1. 紫外線による消去が可能で書き込みができるが、通常は読み出し専用のメモリ F
2. 電氣的に消去が可能で書き込みができるが、通常は読み出し専用のメモリ G
3. 読み書きが可能なメモリ B
4. EPROM や EEPROM に近い構造を持ちながら、RAM に近い性質を持つメモリ E
5. 半導体メモリのうち、電源から電流が供給されている限り、内容が保存されるメモリ C | A. MOS
B. RWM
C. スタティックメモリ
D. ダイナミックメモリ
E. フラッシュメモリ
F. EPROM
G. EEPROM |
|---|--|

質問3. メモリ素子技術の性能に関する以下の記述のうち、誤っているものを選びなさい。

- | | |
|---|---|
| A. アクセス要求を出してから、実際にデータが読み出されるまでの時間をサイクル時間と言う。
B. 1977 年から 2002 年の間、1 チップの容量はおおよそ 3 年で 4 倍の割合で増加している。
C. FDD の平均アクセス時間は約 1 秒である。
D. 一般に高速メモリほど小容量である。
E. データの読み出しを済んでから次のアクセス要求を出すメモリでは、サイクル時間がアクセス時間より長くなる。 | A |
|---|---|

質問4. 乗算器を用いた除算に関する以下の記述のうち、誤っているものを選びなさい。

- | | |
|---|--|
| A. 乗算器を用いた除算では余りを同時に求められないという欠点がある。
B. ニュートンラフソン法による除算アルゴリズムでは、ニュートンラフソン法で a/b の近似解を求める。
C. ニュートンラフソン法もゴールドシュミット法も最後は指数部の調整を行う。
D. ゴールドシュミットのアルゴリズムでは、分母と分子に繰り返し数をかけて分母が 1 になるように調整する。
E. 乗算器を用いた除算では結果の精度が不十分で場合がある。 | |
|---|--|

- 質問5. 1. フラッシュメモリを英単語 2 語で書きなさい。解答欄には語順に半角で解答すること。 **flash memory**
 2. 揮発性を英単語 1 語で書きなさい。解答欄には半角で解答すること。 **volatile**
 3. EPROM の E と P は何の略かを書きなさい。解答欄には語順に半角で解答すること。
 4. サイクル時間を英単語 2 語で書きなさい。解答欄には語順に半角で解答すること。 **cycle time**
 5. 永続性を英単語 1 語で書きなさい。解答欄には半角で解答すること。 **persistence**
 6. アクセス時間を英単語 2 語で書きなさい。解答欄には語順に半角で解答すること。 **access time**

1.	4.
2.	5.
3.	6.
Erased Programmable Read Only Memory	

スタティックメモリ:static memory

可変性:alterability

質問1. ブロックないの相対的なアドレスを何アドレスと言うか. 最後のアドレスを含めずに, 全角のカタカナ, あるいは半角の英語で答えなさい.

ブロックオフセット	
-----------	--

質問2. ブロックのアドレスを何アドレスと言うか. 最後のアドレスを含めずに, 全角のカタカナ, あるいは半角の英語で答えなさい.

ブロックフレーム	
----------	--

質問3. 「最近参照されたものは, 近い将来再び参照される可能性が高い」という性質をなんと言うか. 日本語 6 文字 (漢字で書くべきところは漢字で書くこと) で答えなさい.

時間的局所性	
--------	--

質問4. 「メモリ上で近くにあるものは, 時間的にも近いところで参照される可能性が高い」という性質をなんと言うか. 日本語 6 文字 (漢字で書くべきところは漢字で書くこと) で答えなさい.

空間的局所性	
--------	--

質問5. 「プログラムは, 実行時間のほとんど (約 90%) を, 機械命令コードのわずかな部分 (約 10%) で消費している」という性質をなんと言うか. 日本語 6 文字 (漢字で書くべきところは漢字で書くこと) で答えなさい.

参照の局所性	
--------	--

質問1. メモリ階層に関する以下の記述のうち、誤っているものを選びなさい。

- | | |
|---|---|
| A. メモリ階層の性能を高めるには、上位メモリへの配置を決めるアルゴリズムが重要な役割を果たす。
B. ワードという単位で上位メモリに取り出しておく。
C. CPUに近いところに、高速・小容量の上位メモリを配置する。
D. アクセス要求があると、まず上位のメモリを調べ、ない場合に下位のメモリまでアクセスに行く。 | B |
|---|---|

- 質問2. 1. ミス率を英単語 2 語で書きなさい。 5. 空間的局所性を英単語 2 語で書きなさい。
 2. ミスパナルティを英単語 2 語で書きなさい。 6. ブロックフレームを英単語 2 語で書きなさい。
 3. 参照の局所性を英単語 3 語書きなさい。 7. ブロックオフセットを英単語 2 語で書きなさい。
 4. 時間的局所性を英単語 2 語で書きなさい。

- | | |
|--------------------------|---------------------|
| 1. error rate | 5. spatial locality |
| 2. miss penalty | 6. block frame |
| 3. Locality of reference | 7. block offset |
| 4. temporal locality | |

質問3. 2 階層のメモリ階層構成で、上位メモリのビット単価とブロックをそれぞれ C_U , B_U , 下位メモリのビット単価とブロックをそれぞれ C_L , B_L と表すとき、メモリ全体のビット単価はどのように表されるか

- | | |
|--|---|
| A. $(C_U B_L \times C_L B_U) / (B_U \times B_L)$
B. $(C_U B_L + C_L B_U) / (B_U + B_L)$
C. $(C_U B_U + C_L B_L) / (B_U + B_L)$
D. $C_U B_U + C_L B_L$
E. $(C_U B_U \times C_L B_L) / (B_U \times B_L)$ | C |
|--|---|

質問4. 2 階層のメモリ構成で、ヒットしたときのアクセス時間を T_h , ミスパナルティを T_m ミス率を α としたとき、平均アクセス時間はどのように表されるか

- | | |
|---|---|
| A. $\alpha T_h + (1 - \alpha) T_m$
B. $\alpha T_h + T_m$
C. $(1 - \alpha) T_h + \alpha T_m$
D. $T_h + \alpha T_m$
E. $\alpha (T_h + T_m)$ | D |
|---|---|

質問5. 2 階層のメモリの上位メモリのビット単価、ブロック数、アクセス時間をそれぞれ C_U , B_U , T_h , 下位メモリのビット単価とブロック数をそれぞれ C_L , B_L , 全体のビット単価、ブロック数、平均アクセス時間をそれぞれ C , B , T , ミス率を α とするとき、以下の空欄に当てはまるものをそれぞれ選びなさい。

上位メモリにおくブロックを決めるアルゴリズムの目標はサイズに関して（空欄 1）で、ミス率に関して（空欄 2）とすることであり、このとき（空欄 3）となる。このことはユーザから見ると仮想的に（空欄 4）ブロックのアドレス空間がビット単価（空欄 5）、アクセス時間（空欄 6）で提供されるのと等しい。

- | | | |
|--------|-------------------------------|---------------------------|
| 空欄 1 F | A. C_U | G. B_U |
| 空欄 2 K | B. B_L | H. T |
| 空欄 3 E | C. $B_L \ll B_U$ | I. $\alpha \rightarrow 1$ |
| 空欄 4 B | D. C_L | J. T_h |
| 空欄 5 D | E. 全体のアクセス時間は、
ほぼ上位のアクセス時間 | K. $\alpha \rightarrow 0$ |
| 空欄 6 J | F. $B_U \ll B_L$ | L. $C \rightarrow C_U$ |

質問1. 置換までの間、上位メモリと下位メモリの内容が一致しなくなることをなんと言うか。全角カタカナ、または半角英語で答えなさい。

ダーティ dirty	
------------	--

質問2. メモリ階層の管理に関する以下の記述のうち、誤っているものを選びなさい。

A. 置換は、いままで上位メモリにあったブロックを下位メモリに追い出し、より参照の高いブロックを下位メモリから上位メモリにロードする処理である。 B. 書き込みはデータや命令を上位か、下位あるいはその両方に書き込む。 C. 上位メモリにロードするアドレスを実行前に決める方法を静的アロケーションと呼ぶ。 D. 読み出しにおいては上位メモリに目的のブロックがなかった場合は、読み出しと同時に、必ずそのブロックを上位にロードしておく。	D
---	---

質問3. 現在のコンピュータにおけるメモリシステムの階層を6つに分けると、上位階層を1に、下位階層を6になるように、並べなさい。

1. B 2. A 3. E 4. D 5. C 6. F	A. キャッシュ B. レジスタ C. 二次記憶 D. 半導体ディスク ディスクキャッシュ E. 主記憶 F. 周辺記憶
---	--

質問4. 1. スラッシングを英単語1語で書きなさい。 thrashing
2. 置換を英単語1語で書きなさい。 replacement

1.	
2.	

質問5. 置換がうまく行われないと、ヒット率が低くなり、下位記憶からのロードと置換が頻繁に必要なことになる。このことをなんと言うか。全角カタカナ、または半角英語で答えなさい

スラッシング	
--------	--

質問1. キャッシュのアドレスマッピング方式の中で、キャッシュディレクトリとキャッシュメモリをインデックスの最大数に分割し、相互に1対1に対応付ける方式を何というか。全角カタカナで答えなさい。

ダイレクトマッピング	
------------	--

質問2. キャッシュのアドレスマッピング方式の中で、マッピングが柔軟でミス率を抑えられる可能性があり、ハードウェアの複雑さも制御できる利点を持つ方式を何というか。全角カタカナで答えなさい。

セットアソシアティブマッピング	
-----------------	--

質問3. キャッシュのアドレスマッピング方式の中で、主記憶の同じセットアドレスに対応するブロック数を複数にして、セットとキャッシュブロックの対応を多対多とすることでマッピングの柔軟性を高めた方式を何というか。全角カタカナで答えなさい。

セットアソシアティブマッピング	
-----------------	--

質問4. キャッシュのアドレスマッピング方式の中で、他の方法と比べるとハードウェアが簡単でアクセス時間が短くできるが、ミス率が高くなる可能性がある方式を何というか。全角カタカナで答えなさい。

ダイレクトマッピング	
------------	--

質問5. キャッシュのアドレスマッピング方式の中で、一致を検出するための連想サーチハードウェアが大きくなり、アクセス時間が長くなる傾向がある方式を何というか。全角カタカナで答えなさい。

フルアソシアティブマッピング	
----------------	--

質問6. キャッシュのアドレスマッピング方式の中で、主記憶を複数のセットに分割せずに、キャッシングを行うことで、マッピングの柔軟性が最も高い方式を何というか。全角カタカナで答えなさい。

フルアソシアティブマッピング	
----------------	--

質問7. 以下の文章の空欄に当てはなる用語を全角カタカナで答えなさい。空欄番号と解答欄番号が一致するように解答しなさい。

(空欄1)方式は、1ウェイ(空欄2)に相当し、(空欄3)方式は、セット数を1として、(空欄4)を最大にしたものに相当する。

空欄 1.	ダイレクトマッピング	
空欄 2.	セットアソシアティブマッピング	
空欄 3.	フルアソシアティブマッピング	
空欄 4.	アソシアティブティ	

- 質問1. フルアソシアティブマッピングを英単語 3 語で書きなさい。語順に半角で解答すること。
 セットアソシアティブマッピングを英単語 3 語で書きなさい。語順に半角で解答すること。
 バリッドビットを英単語 2 語で書きなさい。語順に半角で解答すること。
 セットアソシアティブティを英単語 2 語で書きなさい。語順に半角で解答すること。

Full associative mapping set associative mapping set associativity valid bit set associativity	
--	--

- 質問2. 書き込みミスが生じた場合の対処方法にはライトアロケートとノーライトアロケートの 2 つがあるが、以下の記述はそのどちらに関するものかをそれぞれ選びなさい。

1. ブロックはキャッシュにロードせず、主記憶上での書き込みだけを行う。 A	A. ノーライトアロケート
2. フェッチオンライトとも言う。 B	B. ライトアロケート
3. 主記憶上にある対象ブロックをキャッシュにロードしたうえで、キャッシュブロックの書き込みを行う。 B	
4. ライトバック方式で用いられる。 B	
5. ライトスルー方式で用いられる。 A	

- 質問3. キャッシュにおける置換の処理についての以下の記述のうち、誤っているものを選びなさい。

A. キャッシュから追い出すブロックの選択戦略のうち、ミス率が低い戦略は LRU である。	
B. キャッシュから追い出すブロックの選択戦略のうち、FIFO は最も早くロードされたブロックを選ぶものである。	
C. キャッシュから追い出すブロックの選択戦略のうち、LRU は最近使用されたブロックを選ぶものである。	C
D. キャッシュミスが起きたときに、主記憶にあるブロックをキャッシュにロードすることを move-in と言う。	
E. キャッシュから追い出すブロックの選択戦略のうち、実現コストが最も大きいのは LRU である。	

- 質問4. キャッシュの書き込みの方法にはライトスルーとライトバックの 2 つがあるが、以下の記述はそのどちらに関するものかをそれぞれ選びなさい。

1. 置換の対象となったブロックのダーティビットが 1 なら、主記憶に書き込む A	A. ライトバック
2. 欠点は書き込みの度に、CPU が書き込み待ちになることである。 B	B. ライトスルー
3. キャッシュメモリに書き込むと同時に主記憶にも書き込む方法である B	
4. キャッシュだけに書き込む方式である。 A	
5. 書き込みがあった場合にダーティビットに 1 をセットする。 A	
6. キャッシュと主記憶の一貫性を保つことができる。 B	

P170 例題3-25 類似問題

16.2+-1%

質問1. CPI_{EX} =【 】, T_{MP} =【 】とする。このとき、
1 命令当たりのメモリアクセス数=【 】とし、 α =【 】としたときの CPI_{CACHE} を求めなさい。

--	--

P170 例題3-25 (抜粋)

CPI_{EX} =【10 (a)】、 T_{MP} =【5 (b)】とする。このとき、
1 命令当たりのメモリアクセス数=【3 (c)】とし、 α =【0.5 (d)】としたときの CPI_{CACHE} を求めよ。

CPI_{CACHE}	キャッシュを使用した場合の平均 CPI (1 命令に必要なクロック数)
CPI_{EX}	キャッシュが全てヒットした時の CPI (1 命令に必要なクロック数)
(MA / I)	1 命令当たりのメモリアクセス数 MA : 全メモリアクセス数 I : 命令の実行回数
α	全メモリアクセス数のうち、キャッシュミスを起こす確率
T_{MP}	ミスしたときに余分にかかる時間 (クロック数)

(解)

$$\begin{aligned} CPI_{CACHE} &= CPI_{EX} + (MA \div I) \times \alpha \times T_{MP} \\ &= \text{【10 (a)】} + (\text{【3 (c)】}) \times \text{【0.5 (d)】} \times \text{【5 (b)】} \\ &= 17.5 \end{aligned}$$

質問1. キャッシュ容量が有限であるため、いったんキャッシュから主記憶に追い出したブロックを、再びアクセスする際に起きるミスをなんと言うか。

容量ミス

質問2. キャッシュを考慮に入れた CPU 時間を計算する式として適切なものを選びなさい。

ただし、記号は以下の意味を表す。

CPI_{EX} : キャッシュが全てヒットした場合の CPI,

I : 命令数, MA : 全メモリアクセス数, α : ミス率,

T_{MP} : ミスしたときに余分にかかる時間

Ck : クロック時間

- A. $\{CPI_{EX} I + MA \alpha T_{MP}\} \times Ck$
 B. $\{CPI_{EX} + (MA/I) \alpha T_{MP}\} \times Ck$
 C. $I \{CPI_{EX}(MA/I) + \alpha T_{MP}\} \times Ck$
 D. $\{CPI_{EX}(MA/I) + \alpha T_{MP}\} \times Ck$

A

質問3. ダイレクトマッピングやセットアソシアティブマッピング方式において、セットと主記憶アドレスとの対応関係が決まっていることに由来する生じるミスをなんと言うか。

競合ミス

質問4. キャッシュのミスに関する以下の文章の空欄に当てはまるものをそれぞれ選びなさい。

セット数を固定して、ブロックサイズを変えて調べてみると、ブロックサイズが(空欄 1)と、ミス率が(空欄 2)が、それ以上になると、(空欄 3)によって有利なブロックサイズは変わる

- 空欄 1. H
 空欄 2. B
 空欄 3. F

- A. 大きい
 B. 高い
 C. アソシアティビティ
 D. 低い
 E. ミス率
 F. 総容量
 G. セット数
 H. 小さい

質問5. 実行を開始してから、最初に必要になったブロックは主記憶にあるので、ミスを生じる。このようなミスをなんと言うか。

初期ミス

質問1. 多層キャッシュに関する次の記述のうち、誤っているものを選びなさい。

A. 1次キャッシュは、通常 CPU と同じチップに載せる。 B. オンチップでキャッシュを実装する利点には、バンド幅を大きくできることがある。 C. 1次キャッシュと2次キャッシュでは一般に2次キャッシュの方が大容量である。 D. 3次キャッシュまで用いるアーキテクチャも存在する。 E. 2階層のキャッシュを用いる方法を3レベルキャッシュと呼ぶこともある。	E
---	---

質問2. 命令用とデータ用を分離したキャッシュをなんと言うか。

セパレートキャッシュ	
------------	--

質問3. 命令用とデータ用を一つにまとめたキャッシュをなんと言うか。

ユニファイドキャッシュ	
-------------	--

質問4. 二層キャッシュのアクセス時間を計算する式として適切なものを選びなさい。

ただし、記号は以下の意味を表す。

T'_{MP} : 1次キャッシュでミスして2次キャッシュにアクセスに行くためのペナルティ時間

T_{MP} : 2次キャッシュでミスして主記憶をアクセスするためのペナルティ時間

α_1 : 1次キャッシュのミス率

α_2 : 2次キャッシュのミス率

A. $\alpha_2(1-\alpha_1)T_{MP}+\alpha_1\alpha_2T'_{MP}$ B. $\alpha_1(1-\alpha_2)T_{MP}+\alpha_1\alpha_2T'_{MP}$ C. $\alpha_1(1-\alpha_2)T'_{MP}+\alpha_1\alpha_2T_{MP}$ D. $\alpha_2(1-\alpha_1)T'_{MP}+\alpha_1\alpha_2T_{MP}$	C
---	---

質問5. 命令用とデータ用のキャッシュを分けた場合のメリットについての以下の記述のうち、誤っているものを選びなさい。

A. 複数のデータに同時にアクセスできる。 B. 命令とデータの参照特性に応じて、それぞれ異なる管理法を用いることができる。 C. それぞれのキャッシュを処理ハードウェア機構の近くにおけるので、キャッシュからの転送時間を抑えることができる。 D. バンド幅とアクセス時間を改善できる。	A
--	---

質問1. ソフトウェアによるプリフェッチに関する以下の記述のうち、誤っているものを選びなさい。

A. 最近の多くのコンピュータは専用のプリフェッチ命令を備えている。 B. 行列演算などでは、演算とプリフェッチを並列して行うことで効率を上げられる。 C. アルゴリズムを解析してプリフェッチするブロックを決定する方法をアルゴリズムミックプリフェッチと言う。 D. ソフトウェアによるプリフェッチでは、参照される可能性が高いが、キャッシュに存在する可能性が低いブロックを予測し、適切なタイミングでプリフェッチする。 E. ソフト的にプリフェッチするには、プログラム実行前に、プリフェッチを行うプログラムを実行する。	D
--	----------

質問2. 将来、必要になる可能性の高いブロックをあらかじめロードしておくことをなんと言うか。

プリフェッチ	
--------	--

質問3. あるブロックが必要になったときに、そのブロックをロードすることをなんと言うか。

デマンドフェッチ	
----------	--

質問4. ハードウェアによるプリフェッチに関する以下の説明に対応する用語を選びなさい。

1. ブロック i のアクセスをミスしたときだけ、i+1 をプリフェッチする。 B 2. ブロック i をアクセスしたとき、i+1 を無条件にプリフェッチする。 A 3. 各ブロックに 1 ビットのタグをつけ、タグが 0 から 1 に変化したときプリフェッチする。 C 4. 他のプリフェッチの方法に比較して、若干削減率が落ちる方法である。 B 5. プリフェッチとキャッシュミスのための主記憶アクセスがプリフェッチをしない場合に比べて 20%~80%増加する。 A	A. 無条件プリフェッチ B. ミス時プリフェッチ C. タグ制御プリフェッチ
---	--

質問5. 以下の説明のうち、誤っているものを選びなさい。

A. 実行するプログラムからのキャッシュアクセスとプリフェッチが競合すると、その分余分に時間がかかる。 B. プリフェッチによって生じるオーバーヘッドよりも、ミス率の削減効果が大きければプリフェッチを導入する意味がある。 C. プリフェッチを行うと、キャッシュミスのための待ち時間以外に、プリフェッチにかかる時間とプリフェッチのために追い出されるブロックを置換する時間のみが余分にかかることになる。 D. プリフェッチを導入すると、プリフェッチによって追い出されたブロックをアクセスすることによる新たなミスが生じる可能性がある。 E. プリフェッチを導入すると、一般にミス率は低下する。	C
--	----------

質問1. 追い出されるキャッシュブロックを一時的に保持するキャッシュをなんと言うか.

ビクティムキャッシュ	
------------	--

質問2. ロード命令で1次キャッシュミスが生じたとき、ただちにCPUを待ち状態とせず、実際にそのレジスタを参照する命令を実行するまで、CPUの実行を継続させる方式をなんと言うか.

ヒットアンダーミス	
-----------	--

質問3. 1ブロックルックaheadのブロックとルックaheadを英単語で書きなさい. 語順に半角で解答すること.

--	--

質問4. ヒットアンダーミスを英単語3語で書きなさい. 語順に半角で解答すること.

--	--

質問5. プリフェッチを英単語1語で書きなさい. 半角で解答すること.

prefetch	demand fetch
----------	--------------

質問6. 以下の説明文のうち、誤っているものを選びなさい.

A. ノンブロッキングキャッシュが有効になる条件には、「コンパイラの最適化により、ロード命令とレジスタにロードしたデータを参照する命令の間に他の命令列を移動できること」などがある. B. ビクティムキャッシュは、ダイレクトマッピング方式に対して、特に有効である. C. ビクティムキャッシュには、フルアソシアティブ方式の小容量のキャッシュをおくことが多い. D. ビクティムキャッシュを実現するには、ロード待ちであるレジスタを管理する機構が必要になる. E. ノンブロッキングキャッシュが有効になる条件には、「2次キャッシュでヒットする確率が高く、ミスペナルティがあまり大きくならないこと」などがある.	D
--	---

質問1. 複数のバンク間で、水平方向にアドレスづけするようなアドレスづけの方法をなんと言うか。

アドレスインタリーブ

質問2. 以下の説明文のうち、誤っているものを選びなさい。

- A. 主記憶マルチバンク構成にする方法でも、CPU とマルチバンク間で調整機構が必要になるが、バンド幅向上のメリットのほうが大きいので、高速化技法の中で最も活用されている。
- B. 主記憶の語長を CPU での処理単位よりも長くとることも考えられるが、データ幅調整回路が必要となり、CPU から主記憶への書き込みの際に余分な手間がかかることになる。
- C. 主記憶をマルチバンク構成にする方法は、読み書きのデータ長を各バンクの語長と一致させることで、書き込み時に余分な手間が増えることを回避できる。
- D. 主記憶の語長を CPU での処理単位よりも長くとることも考えられるが、これは時間的な参照の局所性という意味からは有利である。
- E. 高速なメモリ素子を使用することも考えられるが、コスト的に現実的ではない。

D

質問3. 主記憶のマルチバンク化に関する以下の記述のうち、誤っているものを選びなさい。

- A. スキュードメモリで各バンクに与える物理アドレスは、第何番目のバンクかと第何列のデータにアクセスするのかによって計算できる。
- B. 列方向の並列アクセスを可能にするためには、各行の開始アドレスをずらすとよい。
- C. 複数のバンク間に水平にアドレスづけする方法をとれば、キャッシュにおけるミスペナルティを小さくする効果がある。
- D. 各バンク内で垂直にアドレスづけする方法は、高速化に有効である。
- E. 複数のバンク間に水平にアドレスづけする方法は、同一バンクへのアクセスの競合を避けることができる。

D

質問4. マルチバンク化 DRAM に関する以下の記述のうち、誤っているものを選びなさい。

- A. シンクロナス DRAM において、バーストカウンタは連続するデータのアドレスを生成する役割がある。
- B. シンクロナス DRAM はセルがマルチバンク構成になっていて、全体がシステムクロックとは無関係に動作する。
- C. 通常のシンクロナス DRAM は、システムクロックの立上がり同期するが、DDR SDRAM は立上がりと立下りの両方に同期して動作する。
- D. CAS レーテンシはカラム（列）アドレスを与えてからデータが読み出せるようになるまでの時間がクロックいくつ分になるかを表したものである。

A

質問5. ダイレクト RDRAM は、通常マルチバンク化 DRAM に関する以下の記述のうち、誤っているものを選びなさい。

- A. メモリコントローラと複数のダイレクト RDRAM から構成され、各 RDRAM の中にマルチバンク化されたメモリセルが並んでいる。
- B. ラムバス DRAM は、ラムバスは非同期と言う意味である。
- C. ラムバス DRAM はハードウェア構成を単純化することで、高速化を実現している。
- D. ダイレクト RDRAM は、バス幅を 3 バイトに広げることで、高速化を実現している。

B