

質問1. テキストの汎用コンピュータの構成要素によれば、以下の機能はどの装置に含まれるか、それぞれ対応付けなさい。

1. 主記憶	A	A. CPU 外の記憶装置
2. 入力装置	C	B. 制御装置
3. 命令デコード	B	C. 入出力装置
4. 算術演算	D	D. 演算装置
5. 通信制御装置	F	E. CPU 内の記憶装置
6. 1 次キャッシュ	E	F. 通信装置
7. アドレス計算	B	
8. 高速一時記憶	E	
9. 割込み制御	B	

質問2. コンピュータ内部で各回路がデータをやり取りするための伝送路をなんと言うか。以下から最も適切なものを選びなさい。

A. FPU		
B. RAM		
C. バス bus		C
D. フェッチ		
E. ROM		
F. SCSI		
G. キャッシュ cache		

質問3. CPU が命令コードをメモリから読み出し、プロセッサ内部の命令レジスタに転送することをなんと言うか。以下から最も適切なものを選びなさい。

A. FPU		
B. バス		
C. フェッチ		C
D. SCSI		
E. ROM		
F. RAM		
G. キャッシュ		

質問4. 以下から、アメリカ規格協会 (ANSI) によって規格化されたパソコン本体と周辺機器の接続方法の規格を選びなさい。

A. フェッチ		
B. ROM		
C. FPU		
D. SCSI スカジー		D
E. RAM		
F. キャッシュ		
G. バス		

質問5. コンピュータの構成要素に関する以下の説明のうち、誤っているものを選びなさい。

A. 制御装置以外から制御装置への通信は、割込みによって行われる		
B. 制御装置は、ワークステーションやパーソナルコンピュータでは通常複数チップの LSI で実現されている		B
C. ASIC とは特定用途向けに開発された集積回路を意味する		
D. 記憶装置中の二次記憶装置、I/O 装置、通信装置はすべて I/O バスに結合され、CPU からは同様の取り扱いを受ける		
E. 記憶装置は、高速、小容量のレジスタ、キャッシュを頂点とする階層構成をなしている		

質問1. 1 命令の実行過程を、フェッチフェイズと実行フェイズの 2 つに分けるとすれば、以下の処理はどちらに分類されるか。それぞれ、対応付けなさい。

1. 命令をメモリから読み出す A	A. フェッチフェイズ B. 実行フェイズ
2. 演算結果の格納 B	
3. オペランドアドレス計算 A	
4. 格納先アドレス計算 A	
5. 演算 B	
6. 命令サイズ加算によるプログラムカウンタの更新 A	
7. 分岐命令によるプログラムカウンタの更新 B	

質問2. 命令実行制御についての以下の記述のうち、誤っているものを選択しなさい。

A. 演算命令の実行フェイズでは、オペランドデータをアクセスし、演算を行う。オペランドデータのアドレスはフェッチフェイズで計算されている。 B. プログラムカウンタの更新では、固定長であれば単にその長さを加えればよいが、可変長の場合は、命令のデコードで得た命令長を加算する必要がある。 C. デコードではオペランドを取り出し、オペランドの値に応じて命令の実行を行う。 D. 命令形式が複雑になると、フェッチフェイズに負荷がかかる。また、命令の制御する内容が複雑になると、実行フェイズに負荷がかかる。 E. 分岐命令の実行フェイズでは、フラグ等のテスト結果に基づき、分岐先アドレスをプログラムカウンタに設定する。分岐先アドレスはフェッチフェイズで計算されている。	C
--	----------

質問3. 命令実行制御についての以下の記述のうち、誤っているものを選択しなさい。


A. デコードではまず命令を操作コード部とオペランドに分ける。操作コード部の値に応じて処理は多方向に分岐する。 B. 分岐命令の実行フェイズでは、フラグ等のテスト結果に基づき、分岐先アドレスをプログラムカウンタに設定する。分岐先アドレスはフェッチフェイズで計算されている。 C. 命令形式が複雑になると、フェッチフェイズに負荷がかかる。また、命令の制御する内容が複雑になると、実行フェイズに負荷がかかる。 D. 演算命令の実行フェイズでは、オペランドデータをアクセスし、演算を行う。オペランドデータのアドレスはフェッチフェイズで計算されている。 E. プログラムカウンタの更新では、固定長であれば単にその長さを加えればよいが、可変長の場合は、命令の実行フェイズが終了してから更新することになる。	E
---	----------

質問4. フェッチフェイズを英単語 2 語で書きなさい。
実行フェイズを英単語 2 語で書きなさい。

execution phase	
----------------------	--

MEMO

(1) 命令セット



(a) 命令形式

※ 1語は16ビット

※ 先頭3ビットを操作コード部

※ 残り13ビットをオペランド部


機能	op	ニーモニック	動作
ロード	000	LD a	主記憶の a 番地の内容をレジスタにロード
ストア	001	ST a	レジスタから主記憶の a 番地に格納
演算	010	ADD a	レジスタに a 番地の内容を加算
分岐	011	B a	a 番地に分岐 (無条件) ブランチ
テスト分岐	100	BZ a	ゼロフラグ (Z) = 1 なら a 番地に分岐

(b) 命令セットの定義

P83 図3.9 モデルコンピュータ AMC の命令セット定義

P82 図3.7

(2) ハードウェア構成



※ 演算結果ゼロフラグ: 演算結果が 0 になるとゼロフラグ Z に 1 が立つ

※ 加算器の右入力にはレジスタ R のほか、値 1 を設定することもできる

(3) 命令サイクル





図 3・12 各状態での処理

- ※ S0 から S7 までの動作はすべて 1 クロックで行える。(1 命令 4 クロック)
- ※ 右向きの矢印がデータ転送の方向を表わす
- ※ MM(MAR)は、MM 中で MAR の指す 1 語を表わす (メモリ内の MAR 番地)
- ※ IR '3 : 15' は IR のビット位置 3~15 を表わす

(練習問題) 2 番地の値をレジスタにロードし、3 番地の値を加算するプログラム。



質問1. AMC で、3 番地に無条件分岐する命令を 2 進表現で書きなさい。半角の 0 と 1 で答えなさい。

無条件分岐 3番地 0110000000000011	
----------------------------------	--

質問2. AMC で、7 番地にレジスタの内容をストアする命令を 2 進表現で書きなさい。半角の 0 と 1 で答えなさい。

0010000000000111	
------------------	--

質問3. 教科書で定義されている AMC の命令は 1 語何ビットか。半角数字で答えなさい。

16	
----	--

質問4. 教科書で定義されている AMC の命令の操作コード部は何ビットか。半角数字で答えなさい。

3	
---	--

質問5. 教科書で定義されている AMC の命令のオペランド部は何ビットか。半角数字で答えなさい。

13	
----	--

質問6. AMC の汎用レジスタは何個か。半角数字で答えなさい。

1	
---	--

質問7. AMC に関する以下の説明のうち、誤っているものを選びなさい。

A. 命令レジスタの大きさは 16 ビットである。 B. メモリからのデータの読み出しは、IR、加算器の左入力、レジスタ R に接続している。 C. プログラムカウンタの更新をするためのアドレス加算器は演算用加算器と併用する。 D. フラグレジスタは 3 つで、左からオーバーフローフラグ、サインフラグ、ゼロフラグである。 E. プログラムカウンタの大きさは 13 ビットである。	D
--	---

- 質問1. 1. 結線論理を英単語 2 語で書きなさい. **Wired logic**
 2. 有限状態機械を英単語 3 語で書きなさい. **finite state machine**
 3. マイクロプログラム制御を英単語 2 語で書きなさい. **microprogram control**

1. 2. 3.	
----------------	--

- 質問2. AMC で 1 つの命令を実行するためには何クロック必要か. 半角数字で答えなさい.

4	
---	--

- 質問3. コンピュータの制御部の 2 つの方式の名称を書きなさい. 漢字, あるいはカタカナと漢字の組み合わせで書き, $\times \times$ 方式 と最後に「方式」も含めて書きなさい. (正解は 1 つずつしか設定されていないので, 教科書で書かれていた別名では解答しないように注意)

結線論理制御方式 マイクロプログラム制御方式	
---	--

- 質問4. LD 命令の実行における命令サイクルの各処理を順番通りに, 適切なものを選びなさい.

1. G 2. E 3. F 4. B	A. $MM(MAR)+R \rightarrow R$ B. $MM(MAR) \rightarrow R$ C. if $Z=1$ then $IR'3:15' \rightarrow PC$ D. $IR'3:15' \rightarrow PC$ E. $MM(MAR) \rightarrow IR$ F. $IR'3:15' \rightarrow MAR$ G. $PC \rightarrow MAR, PC+1 \rightarrow PC$ H. $R \rightarrow MM(MAR)$
--	--

- 質問5. AMC の命令サイクルを 4 つに分けるととき, 各処理はどの順番で処理されるか対応付けなさい.

1. A 2. D 3. C 4. B	A. PC の設定 B. 命令ごとの処理 C. 命令のデコード D. IR への読み出し
--	---

C07 AMC Prog 1

AMC を拡張して以下のような停止命令を付加しよう。その命令に出会ったらプログラムの実行を停止する。

機能	op	ニーモニック	動作
停止	111	HLT	プログラムの実行を停止する。

P 8 2 図 3. 7

今、教科書 ~~p83~~ 図 ~~3. 9~~ のニーモニック表現では a を 10 進数で表すことにする。HLT は a を書かない。2 進数表現では、HLT のオペランド部は 0 とする。
AMC の命令体系を使って、11 番地の値と 12 番地の値を加算して 13 番地に格納するプログラムを作成する。以下の空欄 [1] から [4] を埋めなさい。

番地	操作コード	オペランド
0	[1]	11
1	[2]	12
2	[3]	[4]
3	HLT	

	3	13
op	a	

(a) 命令形式

機能	op	ニーモニック	動作
ロード	000	LD a	主記憶の a 番地の内容をレジスタにロード
ストア	001	ST a	レジスタから主記憶の a 番地に格納
演算	010	ADD a	レジスタに a 番地の内容を加算
分岐	011	B a	a 番地に分岐
テスト分岐	100	BZ a	ゼロフラグ (Z) = 1 なら a 番地に分岐

(b) 命令セットの定義

~~P83~~ ~~図 3. 9~~ モデルコンピュータ AMC の命令セット定義

P 8 2 図 3. 7

【命令の流れ】

命令	操作コード (ニーモニック)	オペランド (10 進数)
11 番地の値をレジスタにロード	[1] LD	11
レジスタの値に 12 番地の値を加算	[2] ADD	12
レジスタから 13 番地に格納	[3] ST	[4] 13
プログラムの実行を停止	HLT	


C07 AMC Prog 2

AMC を拡張して以下のような停止命令を付加する.

機能	op	ニーモニック	動作
停止	111	HLT	プログラムの実行を停止する.

2 進数表現では, HLT のオペランド部は 0 とする.
AMC の命令体系を使って, 11 番地の値と 12 番地の値を加算して 13 番地に格納するプログラムを作成する. このプログラムを 2 進表現で表すとき, 以下の空欄 [1] から [3] を埋めなさい.

番地	操作命令 16 ビット
0	[1]
1	[2]
2	[3]
3	1110000000000000



機能	op	ニーモニック	動作
ロード	000	LD a	主記憶の a 番地の内容をレジスタにロード
ストア	001	ST a	レジスタから主記憶の a 番地に格納
演算	010	ADD a	レジスタに a 番地の内容を加算
分岐	011	B a	a 番地に分岐
テスト分岐	100	BZ a	ゼロフラグ(Z)=1 なら a 番地に分岐

(b) 命令セットの定義

~~P83~~ 図 3.9 モデルコンピュータ AMC の命令セット定義
P 8 2 図 3. 7

【命令の流れ】

命令		操作コード (3 ビット)			オペランド (13 ビット)												
					8 4 2 1												
LD	11	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1
ADD	12	0	1	0	0	0	0	0	0	0	0	0	0	1	1	0	0
ST	13	0	0	1	0	0	0	0	0	0	0	0	0	1	1	0	1
HLT		1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0

C07 AMC Prog 3 パスしてもOK

AMC を拡張して以下のような停止命令を付加する.

機能	op	ニーモニック	動作
停止	111	HLT	プログラムの実行を停止する.

P 8 2 図 3. 7

今, 教科書 p83 図 3. 9 のニーモニック表現では a を 10 進数で表すことにする. HLT は a を書かない. 2 進数表現では, HLT のオペランド部は 0 とする.

AMC の命令体系を使って, 1 から n までの合計を求めるプログラムを作成する.

13 番地には値-1 が入っている, 14 番地には整数値 n が入っている. 14 番地をカウンタとして用い, 15 番地に合計値 (1 から n までの合計) を求めるプログラム. 以下の空欄 [1] から [8] を埋めなさい.


番地	操作コード	オペランド
0	LD	14
1	[1]	15
2	[2]	13
3	[3]	10
4	[4]	14
5	LD	15
6	[5]	14
7	[6]	15
8	[7]	14
9	[8]	2
10	HLT	

機能	op	ニーモニック	動作
ロード	000	LD a	主記憶の a 番地の内容をレジスタにロード
ストア	001	ST a	レジスタから主記憶の a 番地に格納
演算	010	ADD a	レジスタに a 番地の内容を加算
分岐	011	B a	a 番地に分岐
テスト分岐	100	BZ a	ゼロフラグ(Z)=1 なら a 番地に分岐

(b) 命令セットの定義

P83 図 3. 9 モデルコンピュータ AMC の命令セット定義

13 番地には値-1 が入っている。
14 番地には整数値 n が入っている。
14 番地をカウンタとして用いる。
15 番地に合計値 (1 から n までの合計) を求める。



番地	操作コード	オペランド	思考例
0	LD	14	1 カウンタの値をレジスタに読み取っている
1	[1]	15	7 n が 1 だった場合、合計値を 15 番地に格納できるのはここだけ (ST 確定)
2	[2]	13	6 カウンタを減らせるのはここだけ (ADD 確定)
3	[3]	10	4 状況によってプログラムの停止へ向かう (BZ 確定)
4	[4]	14	8 14 番地のカウンタを更新する必要がある (ST)
5	LD	15	2 合計値をレジスタに読み込んでいる
6	[5]	14	10 レジスタにある合計値にカウンタの値を加算している (ADD)
7	[6]	15	11 レジスタにある合計値を 15 番地に格納している (ST)
8	[7]	14	9 2 番地に戻る前にカウンタの値をレジスタに読み取る必要がある (LD)
9	[8]	2	5 2 番地に戻って繰り返す (B 確定)
10	HLT		3 プログラムの停止

n を 3 とした場合のトレース結果

						カウンタ値		合計値
番地	操作コード	オペランド	操作内容	レジスタ	ゼロフラグ	13 番地	14 番地	15 番地
			初期値		0	-1	3	
0	LD	14	14 番地の値をレジスタに読み込む	3				
1	ST	15	15 番地にレジスタの値を書き込む					3
2	ADD	13	レジスタの値に 13 番地の値を足す	2				
3	BZ	10	ゼロフラグの値が 1 なら 10 番地、 それ以外は次の行へ進む					
4	ST	14	14 番地にレジスタの値を書き込む				2	
5	LD	15	15 番地の値をレジスタに読み込む	3				
6	ADD	14	レジスタの値に 14 番地の値を足す	5				
7	ST	15	15 番地にレジスタの値を書き込む					5
8	LD	14	14 番地の値をレジスタに読み込む	2				
9	B	2	2 番地へ進む					
2	ADD	13	レジスタの値に 13 番地の値を足す	1				
3	BZ	10	ゼロフラグの値が 1 なら 10 番地、 それ以外は次の行へ進む					
4	ST	14	14 番地にレジスタの値を書き込む				1	
5	LD	15	15 番地の値をレジスタに読み込む	5				
6	ADD	14	レジスタの値に 14 番地の値を足す	6				
7	ST	15	15 番地にレジスタの値を書き込む					6
8	LD	14	14 番地の値をレジスタに読み込む	1				
9	B	2	2 番地へ進む					
2	ADD	13	レジスタの値に 13 番地の値を足す	0	1 ※1			
3	BZ	10	ゼロフラグの値が 1 なら 10 番地、 それ以外は次の行へ進む					
10	HLT		プログラムを停止する					

※1 ゼロフラグ：レジスタの値が 0 になったときに 1 が立つ