Lab2 Serial Multiplier in Verilog

助教:蔣宗廷

課程目的

- · 複習Verilog,設計硬體乘法器
- 使用Icarus Verilog Simulator完成設計驗證

Verilog簡介


- 在Verilog中我們建構各個模組(module),採「由上而下」階層方式設計 硬體
- 利用測試平台(Testbench)驗證設計的功能是否符合需求
- 能夠描述多種層次電路,例如:描述模組功能的行為層次(Behavioral level)、描述邏輯閘連接形式的邏輯層次(Gate level)等

Verilog架構-Module(1/2)

```
//以前者(1ns)為單位,以後者(1ps)的時間,查看一次電路的行為
    `timescale 1ns/1ps
    //宣告module名稱,輸出入名稱
   □module | lab( | 自訂Module名稱
        CLK,
        RST,
        in_a,
                           I/O Port宣告
        in_b,
10
        Product,
        Product Valid
11
12
   □// in a * in b = Product
   1// in a is Multiplicand , in b is Multiplier
15
                                    定義 input port
    //定義port, 包含input, output
16
                   CLK, RST;
17
    input
            [15:0]
                                  // Multiplicand
18
    input
                   in_a;
                                   // Multiplier
            [15:0] in_b;
19
    input
    output
            31:0
                   Product;
20
                                           定義 output port
                   Product Valid:
21
    output
22
            [31:0]
                   Mplicand;
                                  //被乘數
23
    reg
            [15:0]
                   Mplier;
                                  //乘數
24
    reg
25
            31:0
                   Product;
    reg
                                    宣告reg變數作為儲存空間reg
26
                   Product Valid;
    reg
                                    [15:0]表16-bit之reg
            [5:0]
                   Counter;
27
    reg
                   sign; //isSigned
28
    reg
```

Verilog架構-Module(2/2)

```
29
30
    //Counter
    always @(posedge CLK or posedge RST)
    begin
33
        if(RST)
34
            Counter <=6'b0;
35
        else
36
            Counter <= Counter + 6'b1;
37
                硬體行為描述
38
    end
```



Verilog架構-Testbench

```
`timescale 1ns/1ps
    include "lab2.v" Include欲測試的檔案
  //`define SEED 120
    module tb_lab2();
    reg signed [15:0] in_a;
    reg signed [15:0] in_b;
                                宣告為wire(接線),作為
                       CLK;
    reg
                                硬體傳遞I/O用途
10
    reg
                       reset;
11
12
    wire signed [31:0] out;
    wire
                       out valid;
13
    //省略部分變數
14
    lab m1(CLK, reset, in_a, in_b, out, out_valid);
15
16
   □initial begin
17
18
19
        //$dumpfile("lab2.vcd"); // gtkwave
20
        //$dumpvars;
21
        CLK = 1'b0;
        #20 reset = 1;
22
                                             初始化區域:
23
           temp_a = 16'd3;
                                             僅在硬體通電後,執行一次
           temp_b = 16'd9;
24
25
        #20 \text{ reset} = 0;
        /*中略*/
26
27
        #20 reset = 0;
28
        #700 $finish;
29
30
31
    end
```


範例練習


- · 在本實驗中同學將透過 lab2.v 的範例,藉由 Icarus Verilog 進行編譯、模擬驗證
- 使用Icarus Verilog的 iverilog、vvp 兩個指令,進行編譯及模擬
- 1. 在程式檔案路徑欄位打開命令提示字元



- 2. 輸入以下指令進行編譯:
 - iverilog –o mulv lab2_mulv1_tb.v
 - vvp mulv

Serial Multiplier






課堂作業

- · 依照範例練習之流程跑模擬 lab2.v、lab2_mulv1_tb.v, 並demo給助教看。
 - iverilog –o mulv lab2_mulv1_tb.v
 - vvp mulv
- 修改 lab2.v 使其可以在 lab2_mulv1_tb.v 做負數運算。
 - 1. 判斷 in_a 及 in_b 是否為負數,若為負數則對其做二補數轉換。 二補數轉換: if in_b[15] == 負數,則 Mplier <= ~in_b + 1'b1; (in_a同理)。
 - 2. 若 in_a, in_b 一正一負則結果為負, 需要將運算結果做二補數轉換。 對 in_a, in_b 做 XOR 判斷運算結果的正負號: sign = in_a[15] ^ in_b[15]; (reg sign) 利用sign決定結果是否需要做二補數轉換: if sign == 負數,則結果<= ~(結果-1'b1)

Optimized Serial Multiplier



回家作業

- 修改範例程式 "lab2.v" 使用PPT p.10 頁的 Optimized Serial Multiplier 方法在不更動 Testbench 程式的情況下測試是否正確,使其能執行V3版本的 signed 以及 unsigned 乘法運算。
- testbench: "lab2_mulv3_signed.v" 以及 "lab2_mulv3_unsigned.v" 分別對應模擬測 試乘法器功能。

作業上傳格式:

- 將三個.v檔壓縮為一個.zip壓縮檔上傳 "學號-mulv3.v" "lab2_mulv3_signed.v" "lab2_mulv3_unsigned.v"
- 以學號命名 (補充:請記得修改testbench內的include檔名)

評分標準

- 課堂實作 40%
- 回家作業 60%
 - 執行lab2._mulv3_signed.v測試功能正確(1/3)
 - 執行lab2._mulv3_unsigned.v測試功能正確(1/3)
 - 前10名上傳,且前兩點皆正確(1/3)
 - 逾期補交九折計算
 - 未交不予計分計算
- 繳交期限:11/7 23:59

附錄

- Notepad++安裝方法
- Icarus Verilog安裝方法

安裝Notepad++



• https://notepad-plus-plus.org/download/v7.5.8.html 點選空紅框處下載解壓縮

Download 64-bit x64

- Notepad++ Installer 64-bit x64: Take this one if you have no idea which one you should take.
- Notepad++ zip package 64-bit x64: Don't want to use installer? Check this one (zip format).
- Notepad++ 7z package 64-bit x64: Don't want to use installer? 7z format.
- Notepad++ minimalist package 64-bit x64: No theme, no plugin, no updater, quick download and play directly. 7z format.
- SHA-1/MD5 digests for binary packages: Check it if you're paranoid.
- · 點選notepad++.exe執行

license.txt	2016/12/27 上午	文字文件	17 KB
notepad++.exe	2018/7/23 上午 0	應用程式	3,333 KB
readme.txt	2016/12/27 上午	文字文件	2 KB

安裝 Icarus Verilog

- 在本次實驗課,同學將使用 Icarus Verilog 的 iverilog、vvp、gtkwave 來模 擬及觀測 8-bit adder 的執行結果和波形
- 1. 將附檔解壓縮後打開bin資料夾



2. 依序安裝執行檔: iverilog.exe、vvp.exe、gtkwave.exe






Mac 安裝方式

http://easonchang.logdown.com/posts/649863

設定環境變數 (1/2)

- 避免同學將程式全放在bin資料夾編譯、執行,請同學依照下面步驟操作:
- 1. 打開檔案總管



2. 在本機圖示點擊右鍵,選擇內容



3. 點擊進階系統設定




設定環境變數 (2/2)

4. 點擊環境變數



5. 點擊path並按下編輯



6. 新增並輸入bin資料夾路徑,按下確定

※路徑為iverilog與gtkwave下的bin資料夾, 助教已將資料放置同處,同學只需新增一個環境變數

