# 電路實驗報告

資工二甲 第 29 組

11127137 黄乙家

11127141 梁凱哲

# - \ Verilog Code

## FA.v

```
`timescale 1ns/1ns

module FA(a, b, c, cout, sum);

input a, b, c;
output cout, sum;


wire e1, e2, e3;

xor(e1, a, b);
and(e2, a, b);
and(e3, e1, c);
or(cout, e2, e3);
xor(sum, e1, c);
endmodule
```

```
`timescale 1ns/1ns
module TM;
reg A, B, Cin;
wire Cout, Sum;
FA U_FA(.a(A), .b(B), .c(Cin), .cout(Cout), .sum(Sum));
parameter t = 200;
initial begin
  #(2*t)
  A = 1'b0;
  B = 1'b0;
  Cin = 1'b0;
  #t
   A = 1'b0;
   B = 1'b0;
   Cin = 1'b1;
   #t
   A = 1'b0;
   B = 1'b1;
   Cin = 1'b0;
   #t
   A = 1'b0;
   B = 1'b1;
   Cin = 1'b1;
   #t
   A = 1'b1;
   B = 1'b0;
   Cin = 1'b0;
```

```
#t
  A = 1'b1;
  B = 1'b0;
  Cin = 1'b1;
  #t
  A = 1'b1;
  B = 1'b1;
  Cin = 1'b0;
  #t
  A = 1'b1;
  B = 1'b1;
  Cin = 1'b1;
  #t
 $stop;
end
\verb"endmodule"
```

### 二、 結果



### 三、 心得

黃乙家:做完這次實驗後我對 Verilog 這個硬體描述語言有了 初步的了解,也學會如何使用 ModelSim 模擬基本的邏輯電路、 訊號。希望之後如果有需要自己開發電路時能夠順利解決問題 與需求。

梁凱哲:經過這次實驗更加了解 Verilog 的編程方法,也對 modelsim 這個硬體編成程式更加熟悉操作流程,這周實際操作 過後發現寫 Verilog 的思維與之前寫 C 或 Java 有些許差 異,但也成功模擬電路訊號,要多寫進行練習更加熟悉 Verilog 的寫法。