Universidade Federal de Pernambuco Redes Automotivas IF747

Relatório

Roger Luiz Wallace Soares

Conteúdo

1	Introdução	1
2	Diagrama de Blocos	2
3	Maquinas de Estado	4
4	Bit Timing	6
5	Design	8
	5.1 BR Frame Maker	
	5.1.1 Estados do CAN BASE	11
	5.1.2 Estados do CAN Extended:	13
	5.1.3 Estados Finais:	14
	5.1.4 As Flags:	15
	5.1.5 Tratando Intermission, Error e Overload:	
	5.2 Overload and Error Frame Maker	
	5.3 Type Frame	19
	5.4 Stuff	
	5.5 ERROR Block	
	5.5.1 Bit Stuffing Error Block	
	5.5.2 EOF Error Block	
	5.5.3 Form Error Block	
6	Test Bench e Waveforms	23
7	m RTLs	28
8	Referências	30

1 Introdução

Possibilitando o contato com o protocolo CAN através do estudo do formato dos seus frames e entendendo a sincronização entre ECUs, este trabalho tem como objetivo a implementação de um CAN Decoder para que formato, tamanho e tipo de frames sejam identificados. Também será possível identificar alguns erros do tipo passivo, assim como realizar o tratamento das devidas exceções.

Este relatório irá abordar máquinas de estado, diagrama de blocos, waveforms e RTLs. Comparando a fase de prototipação em FSM e Diagrama de Blocos com a implementação de fato.

2 Diagrama de Blocos

Como podemos ver na figura abaixo, durante a fase de prototipação do decoder algumas flags foram criadas para determinar se o frame era estendido ou base, assim como se o frame fazia parte do CAN Standard ou Flexible-Data(CAN-FD). Também havia duas saidas para o RTR com o objetivo de identificar os respectivos frames de dados ou remotos para os frames estendidos e bases.




Figura 1: Diagrama de Bloco durante a fase de prototipação

Entretanto esta implementação se mostrou ineficiente. Pois a medida que os bits chegavam ao Frame Maker o mesmo poderia decidir em tempo de bit qual seria o formato e tipo do frame que estava chegando ao decoder.

Como pode ser notado na figura abaixo todas as flags que estavam repetidas por identificarem dois tipos de frame foram retiradas, e na solução final o decoder identifica em tempo de bit os tipos de frame. O bloco de erro e overload que irá realizar o tratamento destes frames também foi adicionado. O bloco de Bit Timing, apesar de não ter sido devidamente implementado em FPGA, foi devidamente detalhado e sua lógica será explicada na sessão 4.

Cada um dos outros blocos que compõem o decoder será detalhadamente explicado na sessão 5. A unica exceção é com relação a detecção de erro no CRC. Sua implementação não seria possível em tempo para o deadline do projeto e foi descartada para a apresentação final.




Figura 2: Diagrama de Bloco final

3 Maquinas de Estado

Aqui esta a representação das máquinas de estado do decoder. Todas serão devidamente explanadas na sessão 5.




Figura 3: FSM para o formato normal do CAN




Figura 4: FSM para o formato estendido do CAN




Figura 5: FSM quando frames de Overloads e Erro precisam ser tratados

4 Bit Timing

Cada bit no protocolo CAN é dividido em 4 partes: SYNC_SEG, PROP_SEG, PHASE_SEG1, PHASE_SEG2. O ponto onde o valor do bit é lido no barramento é chamado de *sample point*, como indicado na figura abaixo. O ponto do *sample point* é que determina qual o valor exato do bit e caso exista uma algum *shift* na fase e o valor não estiver sendo lido no *sample point*, uma sincronização é necessária.




Figura 6: O Bit

A soma dos periodos destes segmentos é igual a um Nominal Bit Time e cada um destes segmentos é multiplo de uma unidade de Time Quantum, t_Q . A duração de um Time Quantum é igual ao periodo do clock do sistema CAN, que deriva, ou do clock do microcontrolador, ou do oscilador, que é escalonado de acordo com o Baud Rate Prescaler, como mostra a figura 7.

A principal função deste processo é garantir a sincronização entre os nós do sistema, pois como o bit do protocolo CAN é NRZ - Non-Return to Zero, isto é, caso venham vários bits dominantes nenhum deles será interrompido por um bit zero(a não ser em caso de stuff) podendo haver perda de sincronização entre os nós e, por consequência, perda de confiabilidade.

Existem duas formas de sincronização: Hard Synchronisation e Resynchronisation.

Hard Synchronisation funciona como um reset do bit time. Sendo assim ao ser utilizada ela irá forçar o edge de variação de bit a acontecer no SYNC_SEG, onde é sempre o ponto ideal de sincronização. Este tipo de sincronização somente acontece quando uma mudança de recessivo para dominante ocorre durante BUS IDLE, ou seja, quando qualquer estação pode enviar uma mensagem para o barramento e ainda não há contenda.

Já o Re-synchronisation ocorre quando uma mudança de bit de dominante para recessivo ocorre fora do SYNC_SEG. Sua diferença com relação ao Hard Synchronisation é que este tipo apenas ajusta a fase do bit de acordo com




Figura 7: Relação entre o sistema entre o clock do sistema CAN e o período do seu bit

o valor deslocado fora do SYNC_SEG. Se a transição ocorre - de um bit recessivo para dominante - depois do SYNC_SEG e antes do sample-point isso será interpretado como um bit tardio, ou seja, o bit anterior consumiu mais tempo que o esperado do bit atual. O nó tentará sincronizar o bit aumentando a duração do PHASE_SEG1 pela quantidade de Time Quanta que foi consumida do bit atual, contanto que não exceda o re-synchronisation jump width. Assim o próximo leading edge acontecerá no SYNC_SEG.

Se a transição ocorrer depois do sample-point, porém antes do SYNC_SEG do próximo bit, isso será interpretado como um bit antecipado, ou seja, o tempo de bit consumiu menos que o esperado. O nó tentará sincronizar o bit diminuindo a duração do PHASE_SEG2 pelo numero de Time Quanta que o bit foi antecipado, isto é, quantos Time Quanta faltavam para o SYNC_SEG do próximo bit. Novamente o numero de Time Quanta que irá limitar essa diminuição é o synchronisation jump width.

Vale salientar que re-synchronisation jump width é programável e não pode exceder 4 Time Quanta, assim como não pode exceder o numero de Time Quanta do PHASE_SEG1, ou seja, é o mínimo entre o PHASE_SEG1 e 4. Seu valor mínimo é 1 Time Quantum.

5 Design

O principal bloco de nosso projeto e que engloba todas as outras entidades é o $Main\ Block$, a nossa main.

```
Main_Blockv

| Main_Blockv | Main_Block(input reset, RX, SP_old, output wire Type_Frame, IDE, EDL, BRS, output wire F_STF, F_EOF, F_CRC, F_IDF, F_ACK_D, F_CRC_D, output wire [10:0] IDF, output wire [10:0] IDF, output wire [10:0] IDF, output wire [10:0] EOF, output wire [6:0] EOF, output wire [6:0] EOF, output wire ERROR, SP

| Stuff_Block ST_out(reset, RX, SP_old, RX, F_STF, F_EOF, F_ACK_D, F_CRC_D, ERROR); BR_Frame_Maker BR_out(reset, RX, SP, ERROR, F_ITMSS, F_OVRLD, RTR, IDE, EDL, BRS, F_STF, IDE, EDL, BRS, EDL, RTR, Type_Frame); //0 pra DATA e 1 pra Remote endmodule
```

Como visto no código acima, o *Main Block* envia a sua entrada SP_old(*Sample Point*) para o bloco de *stuff* (Stuff_Block) e recebe um novo SP do bloco de *stuff*. Esse novo SP não inclui os edges de bits de stuff no momento em que eles estão no RX, fazendo com que todas as entidades do projeto as ignorem também.

O bloco de erro (Error_Block) é o único que recebe também o Sample Point antigo, pois este é necessário para a verificação de erros de stuff.

5.1 BR Frame Maker

O BR Frame Maker é nosso Frame Maker principal, responsável por formar os frames CAN de Data e Remote.

```
| BR_Frame_Maker.v | OE_Frame_Maker.v | OE_Frame_Ma
```

Na imagem acima temos a declaração de registradores, entradas e saídas necessárias. Entre elas:

- cont: Contador do bloco.
- estado_atual: Guarda o estado da FSM.
- **F**₋...: Registadores que começam com F₋ são flags usadas a posteriore no bloco.
- IDF e IDF_ex: Guarda os identificadores.

Na imagem abaixo, temos o estado "sts1", o Bus Idle. Neste estado esperamos que o RX seja igual a '0' para mudarmos para o próximo estado. Vale salientar que, se estamos recebendo um bit '0' neste estado, já estamos então no SOF, e iremos agora para o IDENTIFIER.

```
| BR_Frame_Maker.v | OE_Frame_Maker.v | DE_Frame_Maker.v | DE_Frame_Ma
```

No IDENTIFIER vamos transferindo bit a bit os valores assumidos por RX para o registrador IDF.

No RTR, estamos lendo o bit RTR do CAN Base Format, r1 do CAN FD Base Format e SRR do CAN Extended. Na implementação do projeto escolhemos colocar todos esses dados em uma variável chamada RTR. Isto foi feito pensando da seguinte forma:

- 1. O RTR indica se o frame é de dados ou remoto (0 para DATA e 1 para REMOTE). O r1 é obrigatoriamente '0', o que indica a inexistência de frames remotos no CAN FD. Veja só, o r1 funciona como um RTR do FD, onde o bit estaria sempre indicando um frame de Data.
- 2. O SRR não tem uso neste projeto, então ele é guardado na variável RTR até que se perceba o tipo do cabeçalho do Frame (Can Base ou Extended). Se o cabeçalho for estendido, não usamos o conteúdo da variável RTR até reescrevermos ele com o valor correto do RTR, em um estado posterior da FSM.

Deve ficar claro que o r1 e o SRR não são de forma alguma o RTR do frame (CAN FD não possui RTR), mas apenas estão usando uma mesma variável chamada RTR, por conveniência. O uso de variáveis diferentes, mais apropriadas e que evitem confusão, é recomendado na maioria dos casos. No IDE, definimos o tipo de cabeçalho, se Base ou Extended, mudando para dois diferentes estados, dependendo do valor lido, como mostrado abaixo:

Agora a máquina de estados se divide. Estados começados por "sts_B" são para o CAN Base, estados começados por "sts_E" são para o CAN Extended.

Para o can BASE temos o estado de EDL, que junto com o valor do RTR pego anteriormente, define se o frame é CAN BASE FD, CAN BASE Remote ou CAN Base DATA. O EDL diferencia entre CAN e CAN FD. O RTR diferencia entre o Data e Remote. É importante lembrar que não existe EDL no CAN BASE Format (apenas no FD), mas usamos o nome EDL na variável por conveniência.

Para o CAN FD temos o estado que lê a segunda parte do identificador.

```
| BR_Frame_Maker.v | OE_Frame_Maker.v | OE_Frame_Name.v | OE_Frame_Name.v | OE_Frame_Name.v | OE_Frame_Name.v | OE_Frame_Name.v
```

5.1.1 Estados do CAN BASE

Os estados do CAN base seguem em frente, lendo o DLC. Ao fim do DLC a flag de stuff (F_STF) é desativada e a flag de CRC ativada.

```
| BR_Frame_Maker.v | OE_Frame_Maker.v | OE_Frame_Ma
```

Após isso é lido o DATA Field.

No CAN Base FD passamos por um Dummy State (onde o r0 está sendo transmitido, porém não é útil para nosso projeto). O BRS é lido e o ESI é ignorado, pois também não é útil para nosso projeto.

```
| BR_Frame_Maker.v | OE_Frame_Maker.v | DE_Frame_Maker.v | DE_Frame_Ma
```

O DLC do FD é lido. Ao fim do DLC a flag de stuff (F_STF) é desativada e a flag de CRC ativada. Após isso é lido o DATA Field.

5.1.2 Estados do CAN Extended:

Os estados do CAN Extended passam pelo RTR, onde o valor correto é sobrescrito no registrador RTR (que até então continha o valor do SRR).

No estado EDL, apenas guardamos o valor de RX no registrador EDL. E importante lembrar que não existe EDL no CAN Extended Format (apenas no FD), mas usamos o nome EDL na variável por conveniência!

No estado r0, usamos os valores de RTR e EDL pegos anteriormente e definimos se o frame é CAN Extended FD, CAN Extended Remote ou CAN Extended DATA. O EDL diferencia entre CAN e CAN FD. O RTR diferencia entre o Data e Remote.

O CAN Extended comum segue pelos estados de DLC e DATA Field. Ao fim do DLC a flag de stuff (F_STF) é desativada e a flag de CRC ativada.

No CAN Extended FD, lemos o BRS, ignoramos o ESI e em seguida lemos o DLC e Data Field. Ao fim do DLC a flag de stuff (F_STF) é desativada e a flag de CRC ativada.


5.1.3 Estados Finais:

Após estes estados, todos os frames convergem para os estados seguintes, que encerram os frames. São eles:

No "sts_I", temos o CRC.

No "sts_II" temos o CRC Delimiter, onde o BRS volta pra '0', independente do valor lido anteriormente, pois neste momento os frames CAN e

CAN FD devem voltar ao mesmo datarate. No "sts_III" temos o ACK e no "sts_IV" o ACK Delimiter. Por fim temos o estado "sts_V", o EOF.



5.1.4 As Flags:

As flags F_CRC, F_EOF, F_ACK_D, F_CRC_D apenas avisam aos outros blocos do nosso projeto que o próximo estado é o estado que aquela flag representa, ou seja, estado de CRC, End of Frame, ACK Delimiter e CRC Delimiter, respectivamente. Estas flags são de extrema importância no nosso decodificador CAN.

5.1.5 Tratando Intermission, Error e Overload:

Após o EOF, a máquina se dirige ao estado de INTERMISSION, onde uma série de comparações é feita. Primeiro, devemos verificar o valor do RX para sabermos se realmente estamos no Intermission, pois caso este valor seja igual a '0', estamos na verdade em um Overload. Se o RX for igual a '0' em qualquer dos dois bits de Intermission, mudamos para o estado de Overload e

ativamos uma flag (F_OVRLD) que avisa ao OE Frame Maker que este deve começar a ler um bit de Overload. Se não temos bits '0', seguimos novamente (após o segundo bit) para o BUS Idle, reiniciando a FSM.

No estado de Overload, esperamos por um aviso do bloco OE Frame Maker por meio de uma flag (F_ITMSS), de que devemos voltar a execução normal, ou seja, que já estamos no primeiro bit de Intermission. Por já estarmos no Intermission, temos que verificar se o RX é igual a '0', retornando para o atual estado de Overload e ativando novamente a flag (F_OVRLD), caso esta situação seja verdade. Se não temos bits '0', seguimos para o estado de Intermission com valor de contador já setado em 1.

```
BR_Frame_Maker.v*
   | 🔲 📅 | 🏗 💷 | 🖪 🗗 🐿 | 🕡 🖫 | 🤣 | 2677 🗏
//----Tratando INTERMISSION, ERROR e OVERLOAD-----//
             //Nesse caso, já estamos no primeiro
//bit de Overload
                   (RX == 1'b1 && cont == 9'd1)begin //Vou para o BUS IDLE
                   estado_atual <= sts1;
cont <= 9'd0;
             sts_OVL:begin
                                   //OVERLOAD AND ERROR
                                               //Primeiro bit do INTERMISSON
                      (RX == 1'b0)begin //Nesse caso, já estamos no primeiro
estado_atual <= sts_OVL;//bit de Overload
                       cont <= 9'd0;
F_OVRLD <= 1'b0;
                   end
else begin
   estado_atual <= sts_INT;
   cont <= 9'd1;</pre>
                                                 //INTERMISSION
```

A qualquer momento, a entrada ERROR do bloco pode ser ativada, nos encaminhando diretamente para o estado de Overload e ativando a flag de overload. Isso acontece após um aviso do bloco de erro, que tem ERROR como saída. Um frame de erro começa a ser lido no bloco OE Frame Maker.

5.2 Overload and Error Frame Maker

O Overload Frame Maker é o bloco responsável por ler e formar os frames de erro e overload. Começamos por um estado "sts1", que chamamos de "Waiting for overload or error". Este estado aguarda que a flag de overload (F_OVRLD) recebida do BR Frame Maker seja ativada, indicando que um frame de erro ou overload deve começar a ser lido. Sendo este caso, ocorre uma mudança de estado para o "sts2".

No estado "sts2" (figura abaixo), o "Overload error flag third bit", consumimos os bits de flag do frame e seguimos em diante para o estado "sts3". É possível notar que o estado começa no terceiro bit de flag, pois o primeiro bit foi consumido ainda no BR Frame Maker, e o segundo bit foi consumido no estado "Waiting for overload or error".

No estado "sts3" temos o superposition. O superposition é composto de apenas bits 0; caso um bit 1 surja, estamos então no estado de Delimiter. O estado atual muda então para o estado "sts5".

O estado "sts5" é o estado de delimiter. Como o primeiro bit de delimiter é lido ainda no estado de superposition, começamos a ler nesse estado o segundo bit de delimiter. O delimiter é composto de 8 bits 1. Caso um bit 0 seja lido, é preciso resetar o delimiter.

O estado "sts4" é um estado tampão, pois ao ser resetado, é preciso que o delimiter comece do primeiro bit (o estado delimiter lê a partir do segundo bit de delimiter). Este estado é chamado então de Delimiter first bit.

Ao fim da execução, a flag de intermission (F_ITMSS) é setada, avisando ao BR Frame Maker que deve voltar a execução normal.

```
OE_Frame_Maker.v
        | 🔲 📅 | 🏗 🕮 | 🖪 🗗 🛍 | 🕡 🖫 | 🙋 | 267
                                2: begin //OVERLOAD_ERROR_Flag THIRD Bit
$display("Estou no Bit de Flag %d", cont+3);
icont >= 9'd3)begin
cont <= 9'd0;
estado_atual <= sts3;
                                     begin    //Superposition
RX == 1'b0)begin
$display("Estou no Superposition %d", cont+1);
                                end
if(cont >= 9'd5 && RX == 1'b0)begin
cont <= 9'd0;
estado_atual <= sts4;
                                  TG

F(RX == 1'b1)begin

$display("Estou no Delimiter 1");

cont <= 9'd0:
                                     cont <= 9'd0;
estado_atual <= sts5;
                               4: begin //Delimiter Firs
$display("Estou no Delimiter
if(RX == 1'b1)begin
cont <= 9'd0;
estado_atual <= sts5;
                                                        //Delimiter First Bit
                                5: begin //Delimiter

$display("Estou no Delimiter %d", cont+2);

if(RX == 1'bo)begin

$display("You resetar o Delimiter");

cont <= 9'd0:
                                     cont <= 9'd0;
estado_atual <= sts4;</pre>
                                if(RX == 1'bl && cont >= 9'd6)begin
                                     cont <= 9'd0;
estado_atual <= sts1;
F_ITMSS <= 1'b0;
                   endcase
```

5.3 Type Frame

Este bloco define o tipo de frame que esta sendo lido pelo decoder: dados e remoto. A identificação se da por dois campos no frame no nosso decoder.

Caso o bit 13 - no formato base - ou o bit 33 - no formato estendido - seja dominante, o bloco *Type of Frame* retornará um bit dominante que representa um frame de dados; caso contrario retornará um bit recessivo que representa um frame remoto.

Adicionamos também que se caso o bit 15 - no formato base - ou o bit 34 - no formato estendido - estaremos decodificando um frame no formato CAN FD, ou seja, só existem frames de dados. Sendo assim a saida do bloco *Type of Frame* será dominante.

5.4 Stuff

É o bloco responsável por alterar o SP recebido do bit timing, verificando a repetição de bits e ignorando o posedge e negedge do antigo sinal de SP no novo sinal de SP (no momento em que o bit de stuff acontece - primeiro bit diferente após uma repetição de 5 bits iguais).

```
| Stuff_Blockv | Stuff_Block |
```

Isto é feito de forma simples. No estado "sts0" o bloco espera até que a flag de stuff (F_STF) seja ativada. Caso esteja, este já é o primeiro bit que precisamos verificar, mas não há um outro para que seja possível fazer uma comparação. O bit é então guardado em uma variável chamada "previous_bit".

```
| Stuff_Blockv | Staff_Blockv | Staf
```

No estado "sts1" ocorre uma série de comparações.

```
No estado "sts1" ocorre uma série de comparações. Simplificando:
Verifica o estado da FLAG de stuff
Se Flag estiver ativada
Compara o bit anterior com o atual
Se os bits forem iguais
Se contador chegou a 3
Muda para estado "sts2"
Caso contrário
Incrementa Contador
Caso Contrário
Zera Contador e se mantém no estado
Caso contrário
Zera contador e muda para estado "sts0"
Ao final, o "previous bit" é atualizado com o valor de RX.
```

No estado "sts2" apenas mudamos para o "sts0", reiniciando o bloco. Combinacionalmente, nos estados "sts0" e "sts1", fazemos com que o novo SP repita os posedges e negedges do antigo SP (SP_old). No estado "sts2" fazemos o novo SP ignorar o valor do SP_old.

5.5 ERROR Block

Este bloco é responsavel por detectar os erros passivos que foram determinados na especificação. Com exceção do do erro de CRC que por questões de prazos e projeto decidiu-se por não ser implementado. Este bloco consegue detectar Erros de Bit Stuffing, EOF e erros de forma no CRC e ACK Delimiter. Cada um desses erros vai ser detalhadamente explicado nas suas respectivas sessões.

A saída dos blocos de erro se liga diretamente ao uma porta AND, e isto se deve ao fato do protocolo CAN considerar 0 lógico como aplicação de DDP entre o CAN High e CAN Low e o valor lógico 1 como a falta de DDP.

Cada um destes blocos recebe uma flag respectiva ao tipo de erro que tem que ser monitorado. Por exemplo, durante os campos em que pode ocorrer stuff a flag F_STF que permite a detecção de stuff estará com um valor dominante.




Figura 8: Error Block

5.5.1 Bit Stuffing Error Block

Como já explicado anteriormente um stuff ocorre quando cinco bits de mesma magnitude - sendo eles dominantes ou recessivos - ocupam o barramento de forma intermitente. Quando este comportamente é percebido, devido a característica NRZ - Non Return to Zero do protocolo CAN um edge é forçado para que ocorra a sincronização, neste caso Re-Synchronization. Este comportamento é seguido pelo frame entre o SOF - Start of Frame até o CRC Sequence. Caso em algum momento um sexto bit seja detectado nesta região, o bloco BitStuffError deixa como saida um bit dominante que irá informar ao Frame Maker a ocorrência do erro.

5.5.2 EOF Error Block

EOF - End of Frame é caracterizado por uma sequência de sete bits recessivos. Este campo indicará que chegamos ao final do frame e assim não ocorrendo nenhum erro até o ultimo bit, toda a operação de transmissão no

barramento foi bem sucedida. É dito até o ultimo bit pois o último bit de cada frame é tratado como *don't care*, isto é, caso ocorra um bit dominante no último bit de cada frame um erro de EOF não será detectado.

Um Erro de EOF é detectado quando sua flag, EOF_Flag, está ativada e um bit dominante é detectado neste campo. Caso ocorra, um bit dominante será liberado na saida deste bloco para que o Frame Maker note o erro e o Frame Maker passe a tratar o erro.

5.5.3 Form Error Block

Form Error Block é a unidade do bloco de erro que detecta erros de forma. Apesar do EOF também ser considerado um erro de forma, por decisão de projeto considerando uma melhor separação modular de códigos, os erros de forma no ACK Delimiter e no CRC Delimiter ficaram separados do erro de forma do EOF. No caso para erros de forma no ACK e CRC Delimiter, o erro é detectado quando a flag esta ativada e um bit dominante é notado, pois ACKs e CRCs Delimiters devem ser obrigatoriamente recessivos.

6 Test Bench e Waveforms


```
1     module Main_Block_TB;
2     reg reset, RX, SP_old;
4     wire Type_Frame, IDE, EDL, BRS;
5     wire F_STF, F_EOF, F_CRC, F_IDF, F_ACK_D, F_CRC_D;
6     wire [10:0] IDF;
7     wire [17:0] IDF_ex;
8     wire [3:0] DLC;
9     wire [6:0] EOF;
10     wire ERROR, SP;
11     main_Block block (reset, RX, SP_old, Type_Frame, IDE, EDL, BRS, F_STF, F_EOF, F_CRC, F_I
13     initial
15     SP_old = 0;
16     always
18     #3 SP_old = ~SP_old;
19
```

No testbench, temos o SP atualizando seu valor após um intervalo regular (#3). O primeiro frame é um frame Base do tipo Data. Os comentários no código abaixo mostram os momentos em que surgem bits de stuff.

```
initial begin
                                                 /SOF CAN Base Data
/Identifier Begins
                          reset
                          reset
              RX
                          reset
                          reset
                                                0; # 6;
//Identifier Ends
                          reset
                          reset
                          reset
                                                /DATA Begins
                          reset
                          reset
                          reset
                                                 /Data Ends
/CRC Begins
```


No começo do frame, podemos observar no waveform a ativação da flag de stuff (primeiro círculo). Logo após, notamos o começo da leitura do identificador. Seguindo em diante, visto que o identificador é composto por 10 bits '0' e 1 bit '1', temos um bit de stuff.

No quadrado marcado no waveform, é possível notar que o sample point ignora um período do sample point antigo exatamente no momento que um bit 1 aparece no RX, um bit de stuff. Também é possível perceber isto porque o identifier não lê este bit 1.



Em seguida, pela imagem abaixo, é possível perceber o fim da leitura do identifier (00000000001 = 1 em decimal). Em seguida o type_frame é atualizado para 0 (segundo círculo). 0 indica Data, 1 indica Remote. Em um ciclo o IDE é atualizado para 0 a partir do RX, o que indica um frame


com cabeçalho base. No ciclo seguinte, o EDL é atualizado para 0, indicando que se trata de CAN, e não CAN FD. No terceiro círculo notamos o início da <u>leitura do DLC no estado de DLC.</u>




Na imagem abaixo podemos notar um segundo bit de stuff sendo ignorado no meio do DLC, e em seguida, no círculo, o final da leitura do DLC e o começo da leitura dos dados.




Seguindo no testbench, temos o fim dos dados e o começo do CRC, até o fim do frame, o intermission, bus idle e o começo de um segundo frame.




Na imagem abaixo podemos ver a flag de stuff sendo desativada após o campo de dados e a flag de CRC sendo ativada, indicando que o próximo estado é de CRC (círculo). No retângulo vemos uma sucessão de bits 1, como foi definido o nosso CRC.



Na imagem abaixo temos a flag de CRC delimiter sendo ativada, indicando que o próximo estado é o CRC delimiter (primeiro círculo). Em seguida temos a flag de ACK delimiter sendo ativada, indicando que o próximo estado é o ACK delimiter (segundo círculo). Após isso temos a flag de EOF sendo ativada, indicando que o próximo estado é o End of Frame (Terceiro círculo). Por fim, temos um retângulo indicando a leitura do EOF.



Na imagem abaixo vemos o fim do frame e o começo do intermission. No círculo temos o fim da leitura do EOF. No retângulo temos o intermission e o Bus Idle.



7 RTLs

Abaixo serão mostrados os RTLs que puderam ser gerados pelo Quartus 17.0. É possível notar que os RTLs gerados pelo Quartus se aproximaram bastante da nossa projeção durante a fase de prototipação que pudemos gerar o diagrama de bloco da sessão 2.




Figura 9: Main Block




Figura 10: Error Block

8 Referências

- 1. NXP CAN Bit Timing Requirements
- 2. CAN 2.0 Specification
- 3. CAN with Flexible Data-Rate Specification
- 4. Wikipédia: CAN BUS https://en.wikipedia.org/wiki/CAN_bus
- 5. Understanding and Using the Controller Area Network DI NATALE, MARCO