

班 级 2203015

学 号 22009201042

西安电子科技大学



本科毕业设计论文



题 目 面向非独立同分布数据的联邦学习算法研究与实现

学 院 计算机科学与技术学院

专 业 计算机科学与技术

学生姓名 郑文彬

导师姓名 刘佳

摘 要

预布线时序预测直接影响物理设计早期的优化判断。若在详细布线和完整静态时序分析之前无法获得可靠的时序估计，布局调整、缓冲器插入和设计空间搜索往往需要依赖多轮试错，进而增加设计迭代成本。现有电路图时序预测研究已经证明，图神经网络能够利用网表拓扑、单元传播关系和互连特征学习网延迟（Net Delay）与单元延迟（Cell Delay）等时序量；但这类方法通常默认训练数据能够被集中收集，难以适应跨团队、跨项目或跨机构数据隔离的电子设计自动化（EDA）场景。与此同时，不同电路在规模、连接密度和层次结构上具有明显差异，使联邦训练面临比普通样本非独立同分布更复杂的结构异质性。

针对上述问题，本文提出 Chip-FL，一种面向非独立同分布电路数据的复杂度感知联邦预布线时序预测框架。该框架将电路图预测器部署到多个客户端，使各参与方在不共享原始网表、布局特征和时序标签的条件下完成协同训练；在此基础上，本文进一步利用电路规模与 Rent 复杂度参数构建样本级漂移约束，使客户端本地更新能够根据电路复杂度自适应调节其偏离全局模型的程度。与仅依据样本量平均的 FedAvg 或采用统一近端系数的 FedProx 不同，Chip-FL 将 EDA 数据的结构先验引入联邦优化过程，从而缓解简单电路主导聚合方向、复杂电路信息贡献不足等问题。

实验在多个公开基准电路上进行，并采用标签倾斜（Label Skew, LS）与标签倾斜与数量倾斜结合（Label Skew + Quantity Skew, LS+QS）两类划分模拟不同强度的非独立同分布场景。结果显示，Chip-FL 在网延迟与单元延迟两个边级预测任务上均优于 Local、FedAvg 和 FedProx 等基线：在 LS 划分下，两项任务的 R^2 分别达到 0.9624 和 0.7663；在更具挑战性的 LS+QS 划分下，仍分别保持 0.9575 和 0.7443。消融实验进一步表明，电路规模信息和复杂度信息均能改善联邦训练稳定性，二者结合时收益最为明显。上述结果说明，将电路结构先验融入联邦图学习有助于缓解 EDA 数据隔离与结构非独立同分布带来的训练偏差，为隐私约束下的跨客户端时序预测提供了一种可行方案。

关键词：预布线时序预测 联邦学习 非独立同分布 图神经网络 结构异质性

ABSTRACT

Pre-routing timing prediction is an important analysis task in the early stage of physical design, and its prediction quality directly affects key optimization decisions such as placement refinement, buffer insertion, and design space exploration. Before detailed routing and full static timing analysis are performed, unreliable timing estimation often forces the design flow to rely on multiple trial-and-error iterations to identify potential timing risks, thereby increasing the overall design cost. Recent circuit graph learning methods have shown that graph neural networks can effectively learn critical timing quantities, including Net Delay and Cell Delay, from netlist topology, cell propagation relationships, and interconnect features. However, in practical electronic design automation (EDA) scenarios, circuit data are usually distributed across different design teams, projects, or institutions, where raw netlists, layout features, and timing labels are difficult to collect in a centralized manner. Moreover, different circuits exhibit significant variations in design scale, connection density, logic structure, hierarchy, and timing distribution, making EDA data naturally non-independent and identically distributed. Such heterogeneity is not limited to differences in sample quantity or label distribution, but further manifests as structural non-IID characteristics caused by circuit complexity variations, posing greater challenges to cross-client collaborative modeling.

To address these challenges, this dissertation proposes Chip-FL, a complexity-aware federated pre-routing timing prediction framework for non-IID circuit data. The framework deploys circuit graph timing prediction models across multiple clients, enabling collaborative training without sharing raw design data and thus adapting to the data isolation constraints in EDA scenarios. To mitigate local update drift caused by structural differences among clients, Chip-FL introduces circuit scale and Rent complexity parameters to construct a sample-level drift constraint mechanism. This mechanism allows each client to adaptively regulate the deviation of its local update from the global model according to circuit complexity. Compared with federated optimization strategies that rely only on sample-size-based parameter averaging, Chip-FL incorporates circuit structural priors into the federated training process. This design helps reduce the excessive dominance of

simple circuits over the global aggregation direction and enhances the effective contribution of complex circuit samples, thereby improving the stability and generalization ability of federated timing prediction under non-IID conditions.

Experiments are conducted on multiple public benchmark circuits, where Label Skew (LS) and Label Skew plus Quantity Skew (LS+QS) are adopted to simulate non-IID scenarios with different levels of difficulty. The results show that Chip-FL consistently outperforms Local, FedAvg, and FedProx baselines on both edge-level Net Delay and Cell Delay prediction tasks. Under the LS setting, Chip-FL achieves R^2 scores of 0.9624 and 0.7663 on the two tasks, respectively. Under the more challenging LS+QS setting, it still maintains R^2 scores of 0.9575 and 0.7443, respectively. Further ablation studies demonstrate that both circuit scale information and complexity information contribute to improving federated training stability, and their combination brings the most significant performance gain. These results indicate that incorporating circuit structural priors into federated graph learning can effectively alleviate the training bias caused by data isolation and structural heterogeneity in EDA, providing a feasible solution for privacy-preserving cross-client pre-routing timing prediction.

Keywords: Pre-routing Timing Prediction Federated Learning Non-IID
Graph Neural Network Structural Heterogeneity

目 录

第一章 绪论	1
1.1 研究背景与意义	1
1.2 国内外研究现状	2
1.3 本文的研究内容	5
1.4 论文的组织架构	6
第二章 联邦学习与图神经网络基础	9
2.1 联邦学习基本框架	9
2.1.1 联邦平均算法	9
2.1.2 联邦近端优化算法	11
2.2 图神经网络模型基础	13
2.2.1 图神经网络相关模型概述	14
2.2.2 电路图为何能够采用图神经网络建模	15
2.3 面向预布线时序预测的图学习建模机理	16
2.3.1 时序预测任务与异构电路图表示	17
2.3.2 长路径时序预测的关键建模模块	18
2.4 本章小结	20
第三章 面向预布线时序预测的复杂度感知联邦学习	21
3.1 问题建模与总体思路	21
3.1.1 联邦预布线时序预测任务定义	21
3.1.2 复杂度感知联邦框架总体流程	22
3.2 客户端侧电路图时序预测器的联邦化建模	23
3.2.1 图数据组织与本地训练接口	23
3.2.2 多任务时序预测目标	24
3.3 面向电路异质性的复杂度感知漂移约束	24
3.3.1 复杂度元数据构建	24
3.3.2 复杂度权重计算	25
3.3.3 局部目标函数设计	26
3.3.4 与 FedAvg 和 FedProx 的关系分析	27

3.4	服务器端聚合机制与训练算法	28
3.4.1	复杂度统计与边界广播	28
3.4.2	全局模型聚合与参数下发	28
3.4.3	训练流程总结	29
3.5	本章小结	31
第四章	实验结果与分析	33
4.1	实验设置	33
4.2	消融实验分析	35
4.3	不同联邦框架对比	36
4.4	预测-真实分布分析	37
4.5	本章小结	38
第五章	结论与展望	41
5.1	全文总结	41
5.2	未来工作展望	43
致谢		47
参考文献		49

第一章 绪论

1.1 研究背景与意义

随着集成电路制造工艺不断向先进节点演进，芯片设计规模、结构复杂度以及性能约束持续提升，传统电子设计自动化方法在运行效率与优化精度方面面临越来越大的挑战。尤其在物理设计阶段，时序性能是影响芯片功耗、性能和面积（Power、Property、Area, PPA）综合权衡的重要因素。预布线阶段若不能及时、准确地评估电路时序，就需要在布局与布线之间反复迭代，导致设计周期显著增加。因此，如何在不经过完整布线与静态时序分析的前提下，对网络延迟（Net Delay）、单元延迟（Cell Delay）等关键时序指标进行快速预测，已经成为当前 EDA 智能化研究中的重要问题。相关研究表明，基于图学习的方法能够较好地保留电路网表中的拓扑依赖关系，为预布线时序预测提供了新的技术路径 [10]。

近年来，机器学习（Machine Learning, ML）图神经网络在电子设计自动化（Electronic Design Automation, EDA）任务中的应用不断深化。已有关于物理设计智能化的研究指出，学习式模型能够通过预测下游流程结果、降低反复迭代开销和辅助设计空间探索来提升芯片设计效率 [35]；在布局、可布线性预测和公开数据基准构建等方向，DREAMPlace、RouteNet 与 CircuitNet 等工作也进一步表明，机器学习正在成为 EDA 流程优化的重要技术支撑 [36]。相较于依赖人工特征工程的传统机器学习方法，GNN 能够直接对单元、引脚以及网络之间的连接关系进行建模，更适合处理电路这种天然图结构数据。已有工作提出以时序传播过程为启发构建图神经网络模型，在预布线阶段直接预测到达时间（Arrival Time, AT）与松弛（Slack），证明了端到端时序学习的可行性 [10]。随后，已有预布线图时序预测研究进一步针对长时序路径中的信号衰减与误差累积问题，提出“全局电路预训练—局部时延学习”的两阶段建模思路，通过全局图嵌入、残差式局部延迟建模以及注意力机制增强模型对长程依赖的表达能力，并在多个真实电路上取得了明显优于既有方法的预测性能 [11]。这说明，在集中式数据可用的前提下，图学习模型已经能够较为有效地服务于电路时序预测任务。

然而，电子设计自动化领域与计算机视觉、自然语言处理等数据密集型领域不同，EDA 场景下机器学习模型的进一步发展仍然受到一个突出问题制约，高质

量电路设计数据通常涉及企业知识产权、商业机密和工艺安全，难以进行跨机构集中共享。这种“数据孤岛”现象直接制约了机器学习模型在 EDA 领域的进一步发展。联邦学习通过“数据不出本地、仅交换模型参数或梯度信息”的方式，为多参与方协同训练提供了可行机制 [18]。早期研究已经从通信压缩、本地多步更新和服务器端聚合等角度讨论了联邦训练的工程可行性 [18]，而后续综述进一步将统计异构、系统异构和隐私安全归纳为该领域的核心挑战 [3]。联邦学习的核心思想是在服务器协调下，让多个客户端利用各自本地数据完成模型更新，再通过聚合形成全局模型，从而在保护隐私的同时实现知识共享。已有综述指出，非独立同分布数据是联邦学习中最关键、也是最活跃的研究问题之一，不同客户端间样本分布、规模和特征空间差异会引发局部训练目标不一致、模型更新方向偏移以及全局收敛性能下降等问题 [19]。围绕这一问题，已有方法分别从共享小规模公共数据、近端约束、控制变量校正、归一化更新和自适应服务器优化等角度缓解客户端漂移与目标不一致 [22]。

对于 EDA 电路数据而言，这种非独立同分布 (Non-IID) 的特征尤为显著。不同电路在规模、模块数量、连接密度以及层次结构上差异较大，导致其特征空间分布远比一般机器学习数据更加集中且更具结构性。已有研究表明，电路设计通常具有明显的层次化特征 [14-15]：较大规模电路往往包含更多子模块与更丰富的连接关系，其特征空间不仅更广，而且与小规模电路之间存在不均衡重叠。若直接采用 FedAvg 等通用联邦聚合方法，容易使聚合结果偏向重叠特征分布较多的客户端，从而造成全局模型对复杂电路泛化能力不足。

本文将联邦学习中的 Non-IID 优化问题与 EDA 电路数据的结构异质性结合起来，探索将领域先验知识融入联邦学习目标或聚合机制的方法，有助于丰富面向专业工程数据的联邦优化研究。与传统针对图像、文本等通用数据设计的联邦算法相比，本文更加关注电路规模与复杂度对模型聚合方向的影响，这对于拓展联邦学习在垂直领域中的理论适用性具有一定价值。

1.2 国内外研究现状

国内外现有研究大体经历了从传统时序估计到图学习建模，再到隐私保护下的联邦协同优化的演进过程。整体来看，预布线时序预测已经从依赖人工特征和辅助工具的局部估计，逐步发展为基于图神经网络的端到端学习。

在时序预测方向，较早的工作主要仍沿用传统机器学习范式 [11]，即先从布

局结果中抽取若干人工特征，对 Net Delay、Slew 等局部时序量进行回归，再通过 PETR (Program Evaluation and Review Technique, 计划评审技术) 遍历或额外时序分析步骤恢复到达时间和 slack 等全局指标。这类方法在一定程度上提高了早期阶段的评估效率，但其核心缺陷也比较明显：一方面，模型高度依赖特征工程，难以充分表达复杂的拓扑传播关系；另一方面，局部量预测误差会在后续传播过程中不断累积，从而影响全局时序指标的精度。后续也有工作引入 XGBoost、Transformer、残差网络或图注意力机制来改进路径级时序估计 [13]，但这些方法本质上仍未摆脱“先编码、再预测”的思路，对原始电路拓扑结构的利用并不充分。

随着图神经网络在 EDA 任务中的广泛应用，研究者开始尝试直接从电路网表图出发建模时序传播过程。由于电路天然具有节点一边的图结构，GNN 在保留拓扑依赖、聚合邻域信息方面相较传统模型更具优势。Guo 等提出的 timing engine inspired GNN 是这一方向的重要代表 [10]。该工作指出，先前方法主要关注 net delay 和 slew 等局部量，缺乏对全局 timing metrics 的直接建模能力；为此，其借鉴时序引擎中的路径延迟计算过程，构造能够直接预测 timing endpoint 上 arrival time 和 slack 的端到端图学习框架，并通过引入 net delay 与 cell delay 的辅助任务提升训练效果。该研究的重要意义在于，它表明预布线时序预测可以不再依赖额外 STA 调用，而是通过图学习直接逼近全局时序结果。

不过，GNN 在电路时序任务中的进一步深入很快暴露出新的瓶颈。电路中的关键时序路径往往很长，信号从主输入传播到时序终点时，依赖关系可能跨越数百个逻辑层级。传统浅层 GNN 的感受野有限，而简单堆叠深层网络又容易带来过平滑问题，因此很难兼顾长程依赖建模与稳定训练。已有研究已经明确指出，适用于 EDA 的深层 GNN 架构“重要、困难且尚未被充分研究” [11]；尤其在时序预测场景下，若不能显式处理长路径上的信息衰减和误差累积问题，模型性能很容易随着拓扑层级加深而明显下降。

针对这一问题，已有预布线图时序预测工作进一步推动了该方向的研究 [11]。该工作明确把问题聚焦到 Pin-level Slack、Slew 和 Edge-level Net Delay、Cell Delay 的联合预测上，并指出大规模工业电路中的长时序路径会导致显著的信号衰减与误差累积。为此，作者提出了“全局电路预训练 + 局部时延学习 + 注意力单元建模”的两阶段框架：先通过自监督图自编码器学习全局图嵌入，再通过残差式局部延迟学习和拓扑顺序感知的消息传递显式建模长路径传播，同时配合保序图划

分降低大规模电路上的训练显存消耗。

在此基础上,后续研究又继续沿着“更细粒度图表示”和“多任务协同优化”方向推进。Lin 等在 2025 年提出了基于 Timing Arc 和 Virtual Pin 的新型电路延迟图表示 [12],不再仅仅围绕传统 Pin-Net 关系进行建模,而是尝试从 Timing Arc 这一更贴近时序传播本质的对象出发,同时联合预测 Net Delay 和 Arrival Time,并通过增强型动态权重平均策略协调多任务训练。该工作表明,在已有 GNN 框架之上,图表示方式、延迟特征处理以及多任务权重分配仍然是持续提升预布线时序预测性能的重要突破口。

联邦学习相关研究主要回答“在数据无法集中共享时,怎样仍然能够训练出可用模型”。Kairouz 等人的综述指出,联邦学习的基本思想是在服务器协调下让多个客户端基于本地数据独立训练,再对模型更新进行聚合,从而在保留数据本地化的同时完成联合建模 [3]。该综述同时强调,非 IID 数据是联邦学习中最核心的问题之一 [3]:不同客户端数据在数量、分布和采样机制上的差异,会使局部最优方向偏离全局最优,进而造成训练不稳定和聚合性能下降。围绕这一困难,SCAFFOLD 利用控制变量缓解 client-drift[20],FedNova 从局部步数不一致引发的目标不一致出发重写归一化聚合 [21],FedOpt 则在服务器端引入自适应优化器以提升异构场景下的训练稳定性 [22]。对于工程场景而言,这一问题通常不是附加噪声,而是由数据本身的产生机制决定的。

当联邦学习与图结构数据结合后,问题又进一步复杂化。相关综述、基准系统和位置论文普遍指出,图联邦学习不仅要面对节点特征分布差异 [9],还要处理图拓扑结构本身的异质性,不同客户端拥有的图可能在节点度、子图模式、连接密度甚至语义关系上都存在明显差别;现有 FedGNN 研究虽然已经开始关注图分类、动态图和多任务图学习等问题,但真实跨域图数据集不足、异构 GNN 支持有限、拓扑非 IID 的刻画不足,仍是这一方向的共性难题。对本文而言,这一点非常关键,因为电路数据本身就是强结构化图数据,其非 IID 并不只是“样本分布不同”,更是“拓扑层次和复杂度不同”。

综合上述研究可以看到,现有工作已经分别在两个方向上取得较大进展:一方面,预布线时序预测已经从传统特征工程方法发展到能够处理长路径依赖的专用 GNN 模型;另一方面,联邦学习在 EDA 场景中的应用也开始从通用聚合算法迁移到显式建模电路异质性的阶段。然而,这两条技术路线目前尚未真正完成深

度耦合。已有高性能时序预测模型大多建立在集中式数据可访问的前提下，较少考虑企业间电路数据无法共享的现实约束且对于更依赖长程拓扑传播的预布线时序预测任务仍缺乏系统研究。

1.3 本文的研究内容

本文首先对此研究课题的背景和意义做了相关阐述，再对基于图神经网络的时序预测和联邦学习的研究现状进行了介绍，之后对图神经网络和联邦学习的相关基础内容和知识进行全面地阐述，包括 FedAvg、FedProx 等联邦算法 [1-2] 和图神经网络应用在电路数据中的详细过程。

在此基础上，本文围绕“面向非独立同分布数据的联邦学习算法研究与实现”这一主题，结合图神经网络时序预测模型与联邦优化方法，重点研究在隐私保护约束下如何提升非 IID 电路数据上的全局建模能力。本文以受已有预布线图时序预测研究启发的电路图预测器为基础，以联邦学习为协同训练框架，探索适用于 EDA 场景的异质性感知联邦优化方法。

本研究主要工作是构建面向 EDA 电路时序预测任务的联邦学习基本框架。针对传统集中式训练依赖原始电路数据统一收集的问题，本文将受已有预布线图时序预测工作启发的电路图预测器部署到联邦训练环境中，使各个客户端仅利用本地持有的电路网表、布局特征及相关时序标签完成模型训练，而服务器端只负责模型参数的接收、聚合与下发，从而保证原始电路数据不离开本地。该过程在保留该类预测器对全局图嵌入、局部时延残差学习以及长路径拓扑传播建模能力的同时，将预布线时序预测任务由集中式学习扩展到分布式隐私保护场景，为后续联邦优化方法设计奠定基础。

针对联邦训练过程中由客户端异质性引起的性能退化问题，在此基础上设计面向 EDA 数据特征的改进策略。与图像、文本等通用数据相比，电路数据的非 IID 特征不仅表现为样本数量不平衡，更重要的是表现为电路规模、模块复杂度上的显著差异。不同客户端所包含的电路设计可能处于完全不同的复杂度区间，其局部训练目标和参数更新方向往往并不一致，从而容易导致传统 FedAvg 或 FedProx 等方法 [1-2] 在聚合时出现局部更新漂移和全局模型偏置。针对这一问题，本文结合 EDA 电路的领域特征，对客户端数据差异及其对联邦优化的影响进行分析，并重点关注如何在训练目标或聚合机制中显式融入反映电路结构差异的信息。

在模型任务层面，本文将研究重点放在预布线时序预测问题上。之所以选择

这一任务，一方面是因为时序预测在物理设计流程中具有关键地位，能够直接服务于布局优化和早期时序收敛；另一方面是因为该任务更依赖长路径传播与全局图结构信息，因此更能检验联邦图学习模型在强异质场景下的有效性。已有研究已经表明，专用预布线图时序预测模型在长时序路径建模方面具有显著优势 [11]，而 Timing Engine Inspired GNN 以及后续多任务时序预测工作也说明，图学习方法能够在不调用额外 STA (Static Timing Analysis) 工具的前提下实现较高精度的时序估计 [10]。本文在此基础上将问题进一步推进到联邦场景，重点考察在数据分散、分布不一致条件下如何保持时序预测精度和训练稳定性。

1.4 论文的组织架构

本文的研究内容分为五章。本文围绕面向非独立同分布电路数据的联邦预布线时序预测问题展开研究，整体内容按照“研究背景与问题提出—基础理论与相关模型—方法设计—实验验证—总结展望”的逻辑进行组织。全文共分为五章，各章节安排如下。

第一章为绪论。首先介绍预布线时序预测在电子设计自动化流程中的研究背景与应用价值，分析早期时序评估对于布局优化、设计空间探索和缩短设计周期的重要意义。随后，从图神经网络时序预测、联邦学习以及 EDA 场景下的数据隔离问题出发，梳理相关研究现状，并指出现有集中式图学习时序预测方法在跨客户端数据隔离和非独立同分布条件下面临的局限。在此基础上，进一步明确本文的研究目标、主要研究内容和论文整体结构。

第二章为联邦学习与图神经网络基础。本章将原有联邦学习基础与图神经网络基础进行整合，先介绍联邦学习的基本优化目标、训练流程以及 FedAvg、FedProx 两类代表性算法，分析其在非独立同分布场景下的优势与不足；随后介绍 GCN、GraphSAGE 和 GAT 等典型图神经网络模型，并结合电路网表的拓扑结构、时序传播方向和节点/边属性，说明电路图能够采用图神经网络建模的原因。最后，本章从已有预布线图时序预测研究中归纳全局电路预训练、残差式局部延迟学习、拓扑层级传播、多头联合注意力以及保持拓扑依赖的图划分等关键思想，为后续构建联邦场景下的电路图时序预测框架提供模型基础。

第三章为面向预布线时序预测的复杂度感知联邦学习。本章是本文的核心方法章节。首先对联邦预布线时序预测任务进行形式化定义，说明多客户端电路数据隔离条件下的训练目标与问题挑战。随后提出本文的 Chip-FL 框架，将电路图时

序预测器部署到联邦训练环境中，并面向电路规模、连接复杂度和层次结构差异设计复杂度感知的联邦优化机制。进一步地，本章介绍复杂度元数据构建、复杂度权重计算、本地目标函数设计以及服务器端聚合流程，并分析本文方法与 FedAvg、FedProx 的关系，说明所提出方法如何缓解非独立同分布电路数据带来的客户端漂移和聚合偏置问题。

第四章为实验结果与分析。本章围绕 Net Delay 和 Cell Delay 两类边级时序预测任务，对本文方法进行系统验证。首先介绍实验设置、数据划分方式和评价指标，并构建 LS 与 LS+QS 两类非独立同分布划分以模拟不同强度的客户端异质性。随后通过消融实验验证电路规模信息和复杂度信息对模型性能的贡献，并将 Chip-FL 与 Local、FedAvg、FedProx 等方法进行对比。最后结合预测-真实散点图和残差分布图，从整体拟合能力、局部误差分布和模型稳定性等角度进一步分析实验结果，验证本文方法在异质电路数据场景下的有效性。

第五章为结论与展望。本章首先对全文研究内容进行总结，概括本文在联邦预布线时序预测任务建模、复杂度感知联邦优化方法设计以及实验验证方面的主要工作与结论。随后分析当前研究仍存在的不足，并从更大规模电路数据验证、多时序指标联合预测、个性化联邦学习、隐私保护增强、通信效率优化以及 EDA 设计闭环智能优化等方面展望未来可能的研究方向。



第二章 联邦学习与图神经网络基础

本章围绕本文后续方法所需的两类基础模型展开：一类是面向多客户端协同训练的联邦优化框架，另一类是面向电路网表结构建模的图神经网络模型。二者分别回答“数据不能集中共享时如何协同训练”和“电路时序关系如何被表示与学习”两个问题。将二者放在同一章中，有助于从统一视角理解本文方法：客户端侧需要依赖图学习模型刻画电路拓扑与局部延迟传播，而服务器侧则需要通过联邦优化机制协调不同客户端之间的非 IID 更新。

2.1 联邦学习基本框架

联邦学习 (Federated Learning, FL) 是一种分布式机器学习范式 [1, 3, 18]，其核心思想是在各参与客户端保留原始数据不出本地的前提下，通过参数交换或梯度聚合的方式完成全局模型训练。与传统集中式学习不同，联邦学习不再将所有终端数据汇集到中心服务器，而是由服务器负责协调训练流程，各客户端基于本地数据独立更新模型参数，随后仅上传模型更新结果，由服务器聚合得到新的全局模型。该训练机制能够在一定程度上降低数据集中存储带来的隐私泄露风险，同时适用于移动终端、边缘设备及跨机构协同建模等场景。

设联邦系统中共有 K 个客户端，第 k 个客户端持有本地数据集 D_k ，样本数量为 n_k ，全体样本总数为 $n = \sum_{k=1}^K n_k$ 。联邦学习的全局优化目标通常可以表示为：

$$\min_w f(w) = \sum_{k=1}^K \frac{n_k}{n} F_k(w) \quad (2-1)$$

其中， w 表示全局模型参数， $F_k(w)$ 表示客户端 k 上的局部目标函数，一般写为：

$$F_k(w) = \frac{1}{n_k} \sum_{i \in D_k} \ell(w; x_i, y_i) \quad (2-2)$$

其中， $\ell(\cdot)$ 为单样本损失函数， (x_i, y_i) 表示本地数据样本及其标签。由式 (2-1) 和式 (2-2) 可知，联邦学习本质上仍是经验风险最小化问题，只不过优化过程受限于数据分布式存储、通信代价以及客户端异构性等现实条件，因此其训练机制与传统分布式优化存在显著差异。

2.1.1 联邦平均算法

在现有联邦优化方法中，联邦平均算法 (Federated Averaging, FedAvg) 是最具代表性的基础算法之一，也是联邦学习研究中最早被系统提出并广泛应用的方

法之一。该方法由 McMahan 等人提出 [1]，其核心思想是在“数据本地保留、参数全局协同”的框架下，通过客户端执行多步本地训练、服务器进行加权聚合的方式完成全局模型优化。与传统集中式机器学习需要将所有训练数据汇集到中心节点不同，FedAvg 不直接访问各客户端的原始数据，而是由服务器在每一轮通信开始时将当前全局模型下发至选定客户端，各客户端基于自身本地数据独立进行若干轮梯度更新，随后仅上传更新后的模型参数或参数增量，由服务器按照客户端样本规模进行加权平均，生成新的全局模型并进入下一轮迭代。该机制使得模型训练能够在不暴露原始数据内容的前提下实现多方协同，因此在隐私保护、分布式建模以及边缘智能等场景中具有重要应用价值。

相较于每轮仅进行一次本地梯度计算后即与中心节点同步的分布式随机梯度下降方法，FedAvg 的显著特点在于允许客户端在一次通信周期内执行多步本地优化。也就是说，客户端不再频繁地在每一步梯度更新后与服务器交互，而是先在本地连续完成若干轮训练，再将阶段性结果上传至服务器进行聚合。这种“增加本地计算、减少全局通信”的策略有效降低了通信轮次，从而显著缓解了联邦学习场景下网络带宽受限、通信代价高昂的问题。尤其是在移动终端数量庞大、网络连接不稳定或设备分布广泛的实际环境中，通信效率往往是制约联邦学习部署的重要因素，而 FedAvg 正是在这一背景下展现出较强的实用价值。因此，FedAvg 不仅奠定了联邦学习的基本优化框架，也成为后续大量改进方法的重要出发点和对比基线，被广泛视为联邦学习领域的奠基性工作。




图 2.1 FedAvg 的基本训练流程示意图

在第 t 轮通信中，服务器首先维护全局模型参数 w_t ，并从所有客户端中选择

一个参与集合 S_t 。随后，服务器将当前全局模型下发至各参与客户端。对于任一客户端 $k \in S_t$ ，其以 w_t 作为本地训练初始点，在本地数据集上执行 E 轮随机梯度下降更新。若记第 e 步的本地模型参数为 $w_k^{t,e}$ ，则其更新过程可表示为：

$$w_k^{t,e+1} = w_k^{t,e} - \eta \nabla F_k(w_k^{t,e}; \xi_k^{t,e}) \quad (2-3)$$

其中， η 为学习率， $\xi_k^{t,e}$ 表示客户端 k 在第 e 步所采样的小批量数据。经过 E 步局部训练后，客户端得到本地更新结果 w_k^{t+1} ，并将其上传至服务器。服务器再根据各客户端样本量对本地模型进行加权聚合，得到下一轮全局模型：

$$w_{t+1} = \sum_{k \in S_t} \frac{n_k}{\sum_{j \in S_t} n_j} w_k^{t+1} \quad (2-4)$$

从优化机制上看，FedAvg 的关键在于将一部分优化过程从服务器侧转移到客户端本地完成 [1]，使得单轮通信中所包含的信息量更大，进而降低整体通信开销。尤其是在终端数量众多、网络带宽受限的场景下，该策略具有较好的工程实用性。此外，FedAvg 的算法结构较为简洁，易于与现有深度学习模型结合，因此在联邦图像分类、自然语言处理、推荐系统等任务中被广泛作为基准方法使用。

然而，FedAvg 也存在较为明显的局限性。其一，FedAvg 默认不同客户端在局部训练后得到的模型更新具有较强一致性，而这一假设在真实联邦环境中往往难以满足。由于客户端之间通常存在数据非独立同分布（Non-IID）现象，即不同客户端的样本类别分布、特征分布乃至样本规模差异显著，局部模型在多次更新后容易偏离全局最优方向，进而产生所谓的“客户端漂移”问题 [19-20]。其二，在系统异构场景下，不同客户端的计算能力、存储资源以及在线时长存在差别，固定的本地训练轮数设定可能导致部分设备无法有效参与训练，从而进一步加剧模型聚合的不稳定性。因此，尽管 FedAvg 奠定了联邦学习的基本框架，但在面对统计异构和系统异构并存的复杂环境时，其收敛稳定性和泛化能力仍有待提升。

2.1.2 联邦近端优化算法

针对 FedAvg 在异构联邦环境下容易出现训练不稳定、局部更新偏移过大等问题，联邦近端优化算法 [2]（Federated Proximal, FedProx）在 FedAvg 的基础上引入近端正则项，对客户端本地优化目标进行约束，从而提升算法在非独立同分布数据和不平衡计算条件下的鲁棒性。FedProx 的核心思想在于：客户端在进行局部训练时，不仅要最小化本地经验风险，还应避免本地模型参数偏离当前全局模型

过远。通过这种方式，可以在保留本地训练灵活性的同时，对局部更新方向施加一定限制。




图 2.2 FedProx 近端约束机制示意图

具体而言，在第 t 轮通信中，服务器同样向各参与客户端广播当前全局模型 w_t 。与 FedAvg 不同的是，客户端 k 不再直接最小化局部目标函数 $F_k(w)$ ，而是求解如下带近端项的局部子问题：

$$\min_w h_k(w; w_t) = F_k(w) + \frac{\mu}{2} \|w - w_t\|^2 \quad (2-5)$$

其中， $\mu \geq 0$ 为近端系数，用于控制局部模型对全局模型的偏离程度。当 $\mu = 0$ 时，式 (2-5) 退化为原始的 FedAvg 局部目标，因此 FedProx 可视为 FedAvg 的一种推广形式。若采用随机梯度下降来近似求解该局部子问题，则客户端的单步更新可写为：

$$w_k^{t,e+1} = w_k^{t,e} - \eta (\nabla F_k(w_k^{t,e}; \xi_k^{t,e}) + \mu (w_k^{t,e} - w_t)) \quad (2-6)$$

可以看出，相较于 FedAvg，FedProx 在局部梯度项之外额外加入了一个与全局模型距离相关的惩罚项。该项在优化过程中起到“拉回”作用，使本地模型在适应局部数据特征的同时，不至于因多步训练而过度偏离全局参数中心。客户端完成局部更新后，服务器仍采用加权平均策略进行参数聚合，其形式与式 (2-4) 保持一致。

从方法特性上看，FedProx 主要具有以下几个方面的优势。首先，在统计异构条件下，近端项可以有效缓解由局部数据分布差异引起的更新方向发散问题，使各客户端上传的模型参数具有更高的一致性。其次，在系统异构场景下，FedProx

允许客户端以“近似求解”的方式完成本地子问题，而不强制要求所有客户端执行完全一致的本地计算量，这使得其对设备算力差异和训练中断现象具有更好的容忍能力。再次，从优化角度来看，FedProx 通过对局部目标函数增加正则约束，在一定程度上改善了联邦训练过程中的目标不一致性问题，从而提高了整体收敛稳定性。

不过，FedProx 并非没有代价。该方法需要额外引入近端系数 μ 作为超参数，其取值会直接影响局部训练自由度与全局约束强度之间的平衡。当 μ 取值过小时，近端项对局部更新的约束作用不足，算法行为将接近 FedAvg，难以充分缓解异构性带来的不稳定问题；当 μ 取值过大时，客户端模型被过度限制在全局模型附近，本地数据特征难以得到充分学习，可能导致模型收敛速度下降甚至影响最终性能。除 FedProx 外，后续研究还从不同角度处理异构联邦优化问题：例如 MOCHA 将联邦学习解释为多任务学习问题 [23]，SCAFFOLD 使用控制变量校正本地更新漂移 [20]，FedNova 对不一致本地步数进行归一化处理 [21]，Ditto 则强调在全局模型之外保留个性化模型以提升公平性与鲁棒性 [24]。这些工作说明，非 IID 条件下的联邦学习并不是简单的参数平均问题，而需要根据任务结构、客户端差异和优化目标进行针对性建模。

上述内容说明，FedAvg 与 FedProx 分别代表了联邦学习中“参数加权平均”和“近端约束校正”的两类基本思路。对于本文研究的 EDA 场景而言，仅有联邦优化框架仍不足以完成时序预测任务，还需要在客户端侧构建能够表达电路拓扑、边级延迟和长路径传播关系的图学习模型。因此，下面进一步介绍图神经网络及其在电路时序建模中的适用性。

2.2 图神经网络模型基础

图神经网络（Graph Neural Network, GNN）是面向非欧式结构数据的重要学习框架 [5, 28-29]，其核心目标是在保持图拓扑关系的同时，对节点、边以及子图进行表示学习。与传统依赖人工构造图统计特征的方法不同，图表示学习方法强调通过可训练的编码器，将图结构信息与节点属性共同映射到低维连续空间，从而服务于节点分类、链路预测、图分类和回归等下游任务。Hamilton 等人的综述指出 [5]，近年来图学习方法已经从浅层嵌入逐步发展到基于邻域聚合与消息传递的深层模型，其共同思想在于：以节点为中心递归聚合邻域信息，使节点表示能够同时编码局部连接模式与属性分布。消息传递神经网络（Message Passing Neural

Network, MPNN) 进一步将多类 GNN 统一为消息生成、消息聚合和状态更新三个阶段 [30], 为理解电路时序传播中的“前驱状态传递—局部延迟累积—端点状态更新”提供了更一般的建模视角。

2.2.1 图神经网络相关模型概述

从模型演化脉络来看, 早期具有代表性的现代 GNN 模型主要包括 GCN、GraphSAGE 与 GAT。后续关于 GNN 表达能力的研究进一步指出, 邻域聚合函数的区分能力会直接影响模型对图结构差异的刻画能力, GIN 等模型因此从 Weisfeiler–Lehman 图同构测试角度分析并强化了图表示能力 [31]。GCN 从谱图卷积出发 [6], 通过对归一化邻接矩阵进行一阶近似, 得到简洁而高效的层传播规则

$$H^{(l+1)} = \sigma(\tilde{D}^{-\frac{1}{2}} \tilde{A} \tilde{D}^{-\frac{1}{2}} H^{(l)} W^{(l)}) \quad (2-7)$$

其中, $\tilde{A} = A + I$, $\tilde{D}$ 为对应的度矩阵。该模型本质上通过归一化邻域聚合实现节点特征平滑, 因此在半监督节点分类等任务上取得了广泛影响。

进一步地, GraphSAGE 将图学习从传导式设置推广到归纳式设置 [7], 其基本思想不是为每个节点直接学习独立嵌入, 而是学习一个“采样—聚合”函数。对于节点 v , 模型先对其邻域进行采样, 再通过可训练聚合器形成邻域表示, 最后与节点自身表示拼接并映射到新的隐空间:

$$h_{\mathcal{N}(v)}^k = \text{AGGREGATE}_k(\{h_u^{k-1}, u \in \mathcal{N}(v)\}), \quad (2-8)$$

$$h_v^k = \sigma(W^k \cdot \text{CONCAT}(h_v^{k-1}, h_{\mathcal{N}(v)}^k)) \quad (2-9)$$

这一设计使模型能够在图规模变化、节点动态出现甚至跨图泛化的场景中保持较好的适应性。

GAT 则进一步引入注意力机制 [8], 使节点在聚合邻居信息时不再对不同邻居一视同仁, 而是通过可学习的注意力系数 α_{ij} 自适应分配权重:

$$\alpha_{ij} = \frac{\exp(\text{LeakyReLU}(a^\top [Wh_i || Wh_j]))}{\sum_{k \in \mathcal{N}(i)} \exp(\text{LeakyReLU}(a^\top [Wh_i || Wh_k]))}, \quad (2-10)$$

$$h'_i = \sigma\left(\sum_{j \in \mathcal{N}(i)} \alpha_{ij} Wh_j\right). \quad (2-11)$$

多头注意力机制进一步提升了训练稳定性与表示能力。相较于 GCN, GAT 的优势在于能够对同一邻域内的重要节点赋予不同权重, 因而在异质连接模式明显、邻域贡献差异较大的任务中具有更强的适应性。

总体而言，GNN 的基本思想可以概括为“以图结构为约束的消息传递与特征聚合”。这类方法在社交网络、生物分子网络、知识图谱等领域表现突出，但它们通常隐含一个前提，即若干层局部邻域聚合足以支撑目标预测。对于长路径依赖显著、拓扑方向性强且边语义复杂的电路时序图而言，这一前提并不总是成立。尤其当图神经网络层数不断加深时，模型还会面临感受野扩大带来的过平滑问题，导致节点嵌入趋同、区分能力下降 [32]。

2.2.2 电路图为何能够采用图神经网络建模

将电路问题建模为图学习问题，首先来源于电路网表本身具有天然的图结构。对数字集成电路而言，标准单元、引脚、主输入/主输出以及网络连接共同构成了一个具有明确连接关系的拓扑系统。若从更贴近时序分析的角度建模，则可将引脚或端口视为节点，将单元内部 pin-to-pin 连接、网络驱动到负载的传播关系视为边，从而形成一个带有边类型与方向信息的异构图。TimingGCN 以及后续预布线图时序预测研究均采用了这一思想 [10-11]：将电路表示为以引脚为节点、以 cell edge 和 net edge 为主要关系的图结构，进而在图上传播与预测时序量。更广义地，Circuit-GNN 等工作也证明了将电路拓扑编码为图结构能够服务于电路仿真、参数优化和设计空间搜索等任务 [33]，说明图学习与电路结构建模之间具有较强的共性基础。

更重要的是，静态时序分析 (Static Timing Analysis, STA) 的计算过程与 GNN 的消息传递机制在形式上高度一致。时序信号从主输入出发，沿着单元和网络连接逐级传播到时序端点；到达某一引脚的到达时间、转换时间以及裕量，本质上都依赖于其前驱节点状态以及边上的局部延迟累积。因此，若将“前驱到当前节点的时序传播”理解为消息，将“对多个前驱消息的归约”理解为聚合，那么时序分析就可以视为一种受拓扑约束的有向消息传递过程。换言之，电路时序图并非一般无向图，而是具有明显方向性、层次性和物理语义的有向无环图 (Directed Acyclic Graph, DAG)，这使得图神经网络不仅能够“表示连接关系”，还能够“模拟信号传播机理”。

此外，电路图上的节点与边都携带丰富属性。节点侧可包含引脚方向、是否为主输入/输出、坐标位置、电容负载、slew 等物理与电气信息；边侧则可包含网络长度、 x/y 距离、单元查找表 (Lookup Table, LUT) 索引与数值矩阵等结构化先验。GraphSAGE 式的邻域聚合强调同时利用图结构与节点属性 [7]，而 GAT 式

加权聚合强调不同邻居贡献的非均匀性 [8], 这些思想与电路场景中的“不同驱动关系、不同逻辑单元、不同物理负载导致时序贡献不同”的事实是相契合的。正因如此, GNN 为从 placement 结果直接学习预布线时序指标提供了统一而自然的建模框架。




图 2.3 电路图与图神经网络建模的契合点示意图

不过, 需要指出的是, 电路图任务与通用图学习任务并不完全等价。对于线长预测、局部拥塞估计等问题, 局部几何与局部连接信息往往已足够; 而对 arrival time、slack 等全局时序量而言, 长时序路径上的多跳依赖、误差累积与全局上下文缺失则成为主要瓶颈。

2.3 面向预布线时序预测的图学习建模机理

前述内容说明, 电路网表天然适合被表示为具有方向性和边类型的图结构, 但预布线时序预测并不能直接等同于一般节点分类或图分类任务。其难点在于, 时序信号需要沿着主输入、组合逻辑、单元边和网络边逐级传播, 局部预测误差会在长路径上累积。同时, 单元延迟与互连延迟又受到负载、电容、slew、物理位置和库表查找等因素共同影响。受已有预布线图时序预测研究 [11] 以及时序引擎启发式 GNN 工作 [10] 的启发, 本文在客户端侧采用一类面向电路图的时序预测器

作为本地基础模型，并在此基础上重点研究其在联邦场景下的协同训练问题。需要说明的是，本节主要梳理底层图时序预测器的建模依据和模块机理，本文的主要创新集中在后续章节提出的复杂度感知联邦优化机制，而不是重新设计单客户端内部的时序预测网络。

2.3.1 时序预测任务与异构电路图表示

预布线时序预测面向的是标准单元布局完成、详细布线尚未执行时的中间设计状态。给定该阶段可获得的网表连接、布局坐标、引脚属性以及相关物理特征，客户端侧预测器的目标是在不调用完整 routing 与 STA 的条件下，直接估计布线后各引脚或边上的关键时序量，例如到达时间 (Arrival Time, AT)、slew、网络延迟 (Net Delay) 和单元延迟 (Cell Delay)，并进一步为 slack 计算提供输入。已有研究指出，RAT 通常可由约束文件或外部时序信息给出 [11]，因此模型建模重点在于对 AT 及局部延迟量的准确预测。




图 2.4 客户端图时序预测器总体架构示意图

在图表示上，本文采用受已有预布线图时序预测模型启发的异构有向图建模方式。主输入、主输出以及普通引脚统一作为节点；边则区分为表示单元内部传播的 cell edge、表示网络驱动到负载关系的 net edge，以及用于补充反向统计信息

的 reverse net edge (即 net_inv)。这种表示方式一方面保留了电路真实的信号流方向, 另一方面也使不同类型的传播关系能够采用差异化消息传递规则, 从而更贴近 STA 中“单元传播 + 网络传播”交替累积的计算过程。

2.3.2 长路径时序预测的关键建模模块

围绕长路径依赖、全局上下文缺失和单元非线性延迟建模等问题, 已有预布线图时序预测研究形成了若干具有代表性的模块设计 [11]。本文在客户端侧采用这些设计作为本地预测器的基础, 使后续联邦优化能够建立在较稳定的单客户端时序建模能力之上。总体来看, 这类模型主要包含全局电路预训练、残差式局部延迟学习、拓扑层级编码与分层传播、面向单元建模的多头联合注意力, 以及保持拓扑依赖的图划分等模块。




图 2.5 图时序预测器关键建模模块示意图

第一类模块是全局电路预训练 (Global Circuit Pre-training)。常规消息传递 GNN 主要依赖局部感受野, 难以在超长时序路径上维持有效全局信息。因此, 已有研究引入图自编码器对整个电路图执行自监督重构学习, 使模型在监督时序回归之前先获得一定的全局电路上下文。设图为 g , 节点特征为 X , 编码器为 E_θ , 解

码器为 D_ϕ ，则预训练目标可写为

$$L_{AE} = \|X - D_\phi(E_\theta(g, X))\|_2^2 + \lambda L_{KL}. \quad (2-12)$$

其中，第一项约束潜在表示保持对原图结构与特征的重构能力，第二项通过轻量 Kullback–Leibler 正则约束潜在空间分布。经过预训练后，模型保留编码器以生成节点嵌入与全局图嵌入，并将其拼接到原始节点特征中，作为下游时序预测阶段的输入。该设计的作用不是直接替代 STA，而是在学习局部时序量之前为模型提供跨层级、跨模块的全局背景信息。

第二类模块是残差式局部延迟学习 (Residual Local Learning, RLL)。对于时序传播而言，困难并不只是扩大 GNN 感受野，更在于如何显式学习相邻引脚之间的局部增量延迟。受时序引擎中“前驱到达时间 + 局部边延迟”计算形式的启发，已有工作将边上的消息构造成“前驱状态 + 局部增量”的形式：

$$m_e^{(t+1)} = x_u^{(t)} + \phi(x_u^{(t)}, x_v^{(t)}, f_e^{(t)}), \quad e = (u, v), \quad (2-13)$$

$$x_v^{(t+1)} = x_v^{(t)} + \rho(\{m_e^{(t+1)}\}). \quad (2-14)$$

其中， $\phi(\cdot)$ 负责学习从前驱 u 到当前节点 v 的局部传播增量， $\rho(\cdot)$ 负责对多条入边消息进行归约。与普通 GNN 直接更新节点隐状态不同，该机制将“本地增量延迟”显式嵌入更新方程，使学习目标更加贴近时序引擎中

$$AT_i = \max_{j \in \text{pred}(i)} (AT_j + d_{ji}) \quad (2-15)$$

的物理含义，因此具有较强的可解释性。

第三类模块是拓扑层级编码与分层传播。电路时序图中的节点并非无序集合，而是服从从主输入到时序端点的拓扑传播次序 [11]。因此，模型通常先对 DAG 执行 topological sort，将同一排序层级的节点划分到同一 level，并利用类似 Transformer/NeRF 的多频正余弦编码 [16-17] 将 level index 映射到高维向量，从而显式保留“节点位于时序路径何处”的位置信息。随后，模型按照 level 从小到大进行异步更新，确保当前层节点在计算 AT 时，其所有前驱层状态已经可用。这一策略与 TimingGCN 中“受时序引擎启发的逐层传播”思想 [10] 一脉相承，并进一步将拓扑层级信息与局部延迟建模结合起来。

第四类模块是面向单元建模的多头联合注意力 (Multi-head Joint Attention, MJA)。在真实 STA 中，单元延迟与输出 slew 并非由单一线性映射得到，而是由 Liberty 库

中的二维查找表 (LUT) 通过“输入 slew-负载电容”索引后, 再进行双线性插值得到 [11]。已有图时序预测研究将这一过程重新解释为“query-index-interpolation”机制: 把输入 slew 与驱动负载视为 query, 把 LUT 的行列索引视为 key, 把表格数值视为 value, 并通过联合注意力进行拟合。这样做的实质, 是把原本由 EDA 工具完成的表查询与插值过程转化为可学习注意力模块, 从而使模型对单元内部非线性延迟机理具有更强刻画能力。该设计并不是简单把 Transformer 套到电路图上, 而是把电路库表的物理先验嵌入注意力结构之中。

第五类模块是保持拓扑依赖的图划分 (Order Preserving Graph Partition)。由于工业级电路往往包含大量引脚与连接关系, 直接将整图送入 GNN 会造成较高显存开销 [11]。为此, 模型可先按拓扑层进行排序, 再按连续 level 划分子图; 同时为了避免边界节点丢失 k -hop 邻域, 在每个子图前后额外补齐若干 padding levels。需要强调的是, 这些 padding 节点仅参与前向传播以补足感受野, 不参与损失计算与反向传播。这样既降低了显存占用, 又尽量保持了与整图推理一致的拓扑依赖关系。

在监督目标上, 客户端侧预测器采用主任务与辅助任务联合优化。主任务通常包括 AT 与 slew 的预测, 辅助任务包括 net delay 和 cell delay 的预测, 总损失可写为

$$L_{GNN} = L_{AS} + \lambda_{CD}L_{CD} + \lambda_{ND}L_{ND}. \quad (2-16)$$

这种训练方式与 TimingGCN 中“通过边级延迟辅助提升全局时序学习”的思想相呼应 [10], 同时通过全局预训练、残差局部延迟学习和单元注意力建模缓解长路径传播中的误差衰减问题。

2.4 本章小结

本章将联邦学习基本框架与图神经网络模型进行了整合。首先, 本文介绍了 FedAvg 与 FedProx 两类联邦优化方法, 说明了本地多步训练、服务器聚合以及近端约束在非独立同分布场景中的作用与局限。随后, 本文从 GCN、GraphSAGE 和 GAT 等典型模型出发, 梳理了图神经网络通过消息传递与邻域聚合建模非欧式结构数据的基本机制, 并结合静态时序分析的传播过程论证了电路网表适合被建模为异构有向图。最后, 本文从已有预布线图时序预测研究中归纳了全局电路预训练、残差式局部延迟学习、拓扑层级传播、多头联合注意力以及保序图划分等关键设计, 为后续开展面向电路时序预测的复杂度感知联邦优化奠定基础。

第三章 面向预布线时序预测的复杂度感知联邦学习

本章在第二章联邦学习基础算法 [1-2] 与电路图时序预测建模机理 [11] 的基础上, 围绕本文的核心创新方法展开论述。针对 EDA 电路数据在不同客户端之间普遍存在显著结构异质性的问题, 本文提出一种面向预布线时序预测任务的复杂度感知联邦学习方法。该方法以受已有预布线图时序预测研究启发的客户端图预测器作为本地预测模型, 以联邦训练框架作为跨主体协同优化机制, 并在服务器—客户端联合训练过程中显式引入反映电路规模与层次连接复杂度的先验信息, 从而缓解传统 FedAvg 与 FedProx [1-2] 在强 Non-IID 电路场景下容易出现的局部模型漂移与全局模型偏置问题。与通用联邦优化方法中通过控制变量、归一化更新或服务器自适应优化缓解异构性的思路 [20-22] 不同, 本文更强调把电路规模和互连复杂度这类领域先验直接嵌入本地目标函数。

与将各客户端视为“统计地位完全等价”的传统联邦优化范式不同, 本文认为: 在电路时序预测任务中, 不同客户端之间的差异并不只是样本数量不均衡, 更关键的是电路本身在规模、网表拓扑、模块层次以及互连复杂度上存在本质差别。若忽略这种领域特有的结构异质性, 仅采用统一的本地训练与简单的全局平均策略, 则聚合得到的全局模型往往更容易偏向特征分布相对集中、训练更稳定的简单电路, 进而削弱其对复杂设计场景的适应能力。基于这一认识, 本文将电路复杂度信息嵌入局部目标函数, 构建复杂度感知的自适应漂移约束项, 使不同复杂度电路样本在本地训练阶段受到差异化的全局约束强度, 在保留复杂电路有效结构信息的同时抑制简单电路造成的方向性偏移。

3.1 问题建模与总体思路

3.1.1 联邦预布线时序预测任务定义

设联邦训练系统由 K 个客户端组成, 第 k 个客户端持有其私有电路数据集 $\mathcal{D}_k = \{G_i, T_i\}$ 。其中, G_i 表示由网表连接、引脚属性、布局位置信息及相关工艺特征共同构成的电路图, T_i 表示与该电路相关的时序监督信号。结合第二章中对电路图时序预测建模方式的分析, 本文关注的预测目标包括网络延迟 (Net Delay) 以及单元延迟 (Cell Delay) 这两个关键时序量。

与通用图像分类或普通回归任务不同, 预布线时序预测本质上是一个具有明

显物理约束的多任务图回归问题。其难点主要体现在两个方面。首先，时序传播具有显著的长路径依赖特性，局部预测误差会在多级逻辑传递过程中累积并放大，因此模型不仅需要刻画局部结构，还需要学习较长路径上的全局依赖关系。其次，不同客户端上的电路设计在规模大小、层次深度、连接密度以及功能模块组成上存在明显差异，使得各客户端局部目标的最优方向并不一致，从而导致联邦训练中的客户端漂移更加严重。

因此，本文将联邦优化目标定义为：在不共享原始电路数据的前提下，学习一个能够在多种复杂度电路上保持稳定预测性能的全局时序模型。其形式可写为

$$\min_{\theta} \sum_{k=1}^K \frac{|\mathcal{D}_k|}{\sum_{j=1}^K |\mathcal{D}_j|} F_k(\theta), \quad (3-1)$$

其中， θ 表示全局模型参数， $F_k(\theta)$ 表示第 k 个客户端在其本地电路数据上的经验风险。对本文而言，关键问题并不在于重构底层图时序预测器的基本消息传递机制，而在于如何在联邦优化层面对不同复杂度电路引起的参数漂移进行约束，使全局模型既能够吸收简单电路中的共享统计规律，又不会因简单电路占优而失去对复杂设计样本的表达能力。

3.1.2 复杂度感知联邦框架总体流程

本文提出的方法整体上遵循“服务器初始化—客户端本地更新—服务器聚合—全局广播”的经典联邦训练范式，但与传统流程不同的是，本文在训练前与训练中都引入了复杂度感知机制。其总体流程框架如图3.1所示。




图 3.1 复杂度感知联邦训练流程示意图

第一，服务器初始化全局编码器与主预测模型，并将参数同步至参与训练的各个客户端。每个客户端均以电路图时序预测器作为本地基础模型，在其私有电路图数据上独立执行时序预测训练。

第二，客户端在训练开始前统计本地电路样本的复杂度元数据，包括电路规模 $size$ 与 Rent 参数 p [14-15]。其中， $size$ 用于表征电路图的规模水平， p 用于反映电路在层次结构和互连关系上的复杂程度。服务器收集所有客户端上传的复杂度统计结果，并据此计算全局范围内的最大边界与最小边界。

第三，服务器将全局复杂度边界广播回各客户端。客户端利用这些边界信息对本地样本的复杂度进行归一化计算，进一步得到与样本复杂度相关的局部漂移约束权重。需要强调的是，这些复杂度权重并不直接参与服务器端的模型聚合，而是主要作用于客户端本地目标函数，用于调节不同电路样本的局部偏移惩罚强度。

第四，在每一轮联邦训练中，客户端以当前全局模型为参考执行多步本地更新，并在基础任务损失之外加入复杂度感知的漂移约束项；随后服务器接收各客户端更新后的模型参数并完成全局聚合，得到新的全局模型后再广播至下一轮训练。

本文方法的核心思想在于联邦优化层面引入与电路复杂度相匹配的自适应正则机制，以减弱异构电路客户端对全局模型带来的方向性偏移。

3.2 客户端侧电路图时序预测器的联邦化建模

3.2.1 图数据组织与本地训练接口

在客户端侧，本文沿用第二章所述电路图时序预测器的总体建模方式，将每个电路样本表示为图结构数据，并保留原模型中的图编码器与主预测网络双阶段结构。需要指出的是，大规模工业电路在预处理阶段通常会被划分为若干子图，以降低训练时的显存开销并提升计算效率。若在联邦数据划分时直接对这些子图进行随机分配，则极易导致同一父电路的不同子图被分配到不同客户端，从而破坏客户端数据分布的真实性，也会在一定程度上引入信息泄漏风险。

基于这一考虑，本文在联邦数据组织时不采用简单随机划分，而是按照“同一父电路的全部子图归属于同一客户端”的原则进行分配。这样做具有两方面意义。第一，该划分方式能够更真实地模拟跨企业、跨设计团队或跨部门协同的实际应用场景。在真实工业环境中，一个参与方通常拥有若干完整电路设计或其派生数据，而不会随机持有多个设计的零散子图样本。因此，按照父电路粒度进行客

户端划分,更符合联邦学习在 EDA 场景中的实际部署逻辑。第二,这种组织方式能够保证联邦训练中的客户端差异主要来源于电路本身的规模与结构复杂度差异,而不是来自人为切分策略所引入的额外噪声。换言之,客户端之间的异质性更具有“任务真实语义”,从而使后续复杂度感知机制具备更充分的合理性。

因此,在本文的设置中,客户端侧样本不仅携带图结构特征,还天然对应“所属父电路”这一更高层级的来源信息。这一设定为后续复杂度提取与联邦异质性建模提供了统一的数据组织基础。

3.2.2 多任务时序预测目标

由于客户端侧图时序预测器的输出同时覆盖多个时序量,本文在客户端侧采用多任务联合训练方式。本地任务损失定义为

$$\mathcal{L}_{task}^{(k)} = \omega_{nd} \mathcal{L}_{nd}^{(k)} + \omega_{cd} \mathcal{L}_{cd}^{(k)}, \quad (3-2)$$

其中, ω_{nd} 与 ω_{cd} 分别表示网络延迟与单元延迟对应的任务权重。对 Net Delay, 本文采用均方误差损失进行监督; 对 Cell Delay, 则可根据具体训练稳定性需求采用均方误差或 Huber 损失, 以增强模型对局部异常样本的鲁棒性。

采用多任务联合建模而非单一时序量预测具有明确动机。Net Delay 与 Cell Delay 之间并非彼此独立, 而是在电路真实时序传播过程中存在内在耦合关系。将多个任务放在统一框架下联合优化, 有助于模型在共享表示空间中同时学习局部延迟特征与全局时序演化规律, 从而提升整体预测稳定性与泛化能力。

在实现层面, 本地训练依据图中有效节点或有效边的监督标签计算损失, 整体接口设计与已有预布线图时序预测任务设置保持一致。这样做的目的并不是重新设计底层预测器, 而是确保本文方法创新集中体现在联邦优化机制而非单个客户端内部的时序建模结构本身。换言之, 底层图时序预测器负责回答“如何在单个电路图上完成时序预测”, 而本文提出的复杂度感知联邦机制则重点解决“在数据不可共享且客户端强异构的条件下, 如何稳定地完成跨客户端联合训练”。

3.3 面向电路异质性的复杂度感知漂移约束

3.3.1 复杂度元数据构建

为了使联邦优化过程能够显式感知不同电路样本之间的结构差异, 本文为每个电路构建复杂度元数据

$$CM_c = \{S_c, p_c\}, \quad (3-3)$$

其中, S_c 表示电路规模, p_c 表示与 Rent 规则相关的复杂度参数。二者分别从“规模水平”与“层次互连复杂度”两个角度刻画电路的异质性特征。

(1) 电路规模 S_c

本文以电路图节点数量表征电路规模。其直观含义在于: 规模更大的电路通常包含更多标准单元、更长的逻辑传播链路以及更复杂的时序依赖关系, 因此往往对应更宽的特征空间覆盖范围。对于预布线时序预测任务而言, 电路规模不仅决定了图计算的难度, 也在一定程度上反映了客户端局部分布相对于全局分布的复杂程度。

(2) Rent 参数 p_c

Rent 规则常用于描述电路模块规模与外部端口数量之间的幂律关系 [14-15], 是分析电路层次组织与互连复杂度的重要指标。在本文中, Rent 参数被视为刻画“电路结构复杂度”的核心量。具体而言, 若能够获取样本对应的拓扑层次信息, 则优先采用基于拓扑前缀划分的拟合方式估计

$$\log T = p \log B + b, \quad (3-4)$$

其中, B 表示分块规模, T 表示对应的切割终端数量, 拟合得到的斜率即作为 p_c 的估计值。若当前样本缺少可直接利用的层次划分信息, 则采用近似形式

$$p_c \approx \frac{\log(E_c + 1)}{\log(N_c + 1)}, \quad (3-5)$$

其中, E_c 与 N_c 分别表示电路图的边数与节点数。尽管该近似并不完全等同于严格意义下的 Rent 参数提取方式, 但其能够保留“连接关系越复杂, p 值越大”的基本趋势, 因此仍能为联邦训练中的复杂度建模提供有效先验。

综合而言, $size$ 更侧重描述电路的“量级”, 而 Rent 参数 p 更侧重描述电路的“结构复杂性”。二者具有互补性: 仅用规模不能充分区分“同规模但不同连接复杂度”的电路, 而仅用 p 也不能完整体现图整体计算规模。因此, 本文将二者共同作为复杂度感知机制的基础元数据。

3.3.2 复杂度权重计算

设服务器在收集所有客户端电路样本的复杂度元数据后, 得到全局范围上的最大边界与最小边界

$$CM_{\max} = \{S_{\max}, p_{\max}\}, \quad CM_{\min} = \{S_{\min}, p_{\min}\}. \quad (3-6)$$

随后, 对任意电路样本 c , 客户端采用反向最小—最大归一化方式计算两个复杂度系数

$$\alpha_S^{(c)} = \frac{S_{\max} - S_{\min}}{S_c - S_{\min} + \varepsilon}, \quad (3-7)$$

$$\alpha_P^{(c)} = \frac{P_{\max} - P_{\min}}{P_c - P_{\min} + \varepsilon}, \quad (3-8)$$

其中, ε 为防止分母为零而引入的极小常数。

这里采用“反向归一化”而非通常的正向归一化, 具有明确的方法动机: 当某一电路样本在规模或复杂度上更接近全局最小值时, 其对应的 α 更大; 当其更接近全局最大值时, 对应的 α 更小。换言之, 规模较小、结构相对简单的电路在本地训练中会受到更强的全局约束, 而规模更大或连接更复杂的电路则会被保留更大的本地更新自由度。

这一设计并非简单的经验性加权, 而是基于电路数据分布特点作出的针对性调整。简单电路通常共享更多重复性模式, 其本地最优方向更容易集中在全局特征的公共区域。若不加约束, 这类客户端的稳定更新会在联邦聚合中形成“多数偏置”, 从而压制复杂电路所携带的结构性新增信息。相反, 复杂电路包含更多长路径依赖、非平凡拓扑模式与多层级时序交互特征, 若对其施加与简单电路相同强度的近端约束, 则会削弱其对全局模型的有效补充作用。因此, 本文通过反向归一化策略, 在优化层面人为提升简单样本的收缩强度, 降低复杂样本的收缩强度, 以达到平衡全局共性与局部个性的目的。

在具体实现中, 为避免极端样本导致归一化权重过大, 本文还可在训练阶段对 α_S 与 α_P 设置上界裁剪, 从而提升训练数值稳定性并防止局部正则项失衡。

3.3.3 局部目标函数设计

在得到复杂度系数后, 本文将其进一步组合为样本级漂移正则权重

$$\lambda_c = \gamma_S \alpha_S^{(c)} + \gamma_P \alpha_P^{(c)}, \quad (3-9)$$

其中, γ_S 与 γ_P 分别表示规模项与 Rent 参数项的权重系数, 用于控制不同复杂度因素在联邦优化中的影响程度。

设第 t 轮全局模型参数为 θ_t , 客户端本地模型参数为 θ_k , 则本文提出的复杂度感知局部目标函数可写为

$$\mathcal{L}_{local}^{(k,c)} = \mathcal{L}_{task}^{(k,c)} + \lambda_c \cdot \Omega(\theta_k, \theta_t), \quad (3-10)$$

其中

$$\Omega(\theta_k, \theta_t) = \frac{\|\theta_k - \theta_t\|_2^2}{|\theta|}. \quad (3-11)$$

这里， $|\theta|$ 表示参数总数，用于对漂移项进行归一化，避免模型规模变化导致正则项数值不稳定；若不启用归一化，则有 $\Omega(\theta_k, \theta_t) = \|\theta_k - \theta_t\|_2^2$ 。

这一设计的关键在于：局部训练不再对所有样本施加统一强度的“靠近全局模型”约束，而是根据电路复杂度动态决定偏离惩罚的大小。对于简单电路，由于其特征空间覆盖较窄、结构模式更容易与其他样本重叠，因此更需要通过较强的漂移约束来限制其本地更新过度主导全局聚合方向。对于复杂电路，其所包含的结构模式更丰富、任务难度更高，若使用过强的统一约束，则会抑制这些复杂样本对全局模型的贡献。因此，本文通过复杂度感知的局部目标函数，在“保持全局一致性”与“保留局部结构信息”之间建立更合理的折中。进一步地， λ_c 并不直接参与服务器端参数加权，而是先作用于客户端本地优化轨迹，再通过各客户端上传模型参数的差异，在联邦聚合过程中间接影响全局模型的更新方向。

从优化角度看，这种设计实际上将领域知识引入了联邦学习的近端正则项之中，使近端约束不再只是一个与数据无关的固定超参数，而成为一个与电路样本复杂度直接相关的自适应量。这也是本文方法区别于通用联邦优化算法的本质所在。

3.3.4 与 FedAvg 和 FedProx 的关系分析

为了更清晰地说明本文方法的定位，有必要将其与 FedAvg 和 FedProx 进行对比分析。

FedAvg 的局部目标仅包含任务损失 [1] $\mathcal{L}_{task}$ ，其本质假设是：不同客户端的局部更新在统计意义上可以直接平均。当客户端数据分布差异较小、任务结构相对一致时，这一假设是合理的。然而在本文所关注的电路预布线时序预测任务中，客户端之间往往存在明显的规模差异与拓扑复杂度差异，简单地对局部模型进行平均，容易导致全局模型过度偏向训练更稳定或样本更多的一类客户端。

FedProx 在局部目标中加入统一近端项 [2]

$$\mathcal{L}_{prox}^{(k)} = \mathcal{L}_{task}^{(k)} + \frac{\mu}{2} \|\theta_k - \theta_t\|_2^2, \quad (3-12)$$

通过固定系数 μ 对所有客户端施加相同强度的全局约束，从而缓解局部模型漂移问题。与 FedAvg 相比，FedProx 的确更适合处理一定程度的异构数据分布，但其

核心局限在于：它默认所有客户端的异质性程度近似一致，因此统一使用同一个 μ 即可完成漂移控制。

这一前提在 EDA 电路场景下并不充分成立。不同客户端上的电路在规模与互连层次上差异极大，客户端之间并非只是“分布稍有偏差”，而是可能对应完全不同复杂度层级的设计空间。若对这些客户端施加完全相同的近端约束，则要么会对复杂电路约束过强，削弱其信息贡献；要么会对简单电路约束不足，导致其更新过度影响全局方向。

本文方法可以看作对 FedProx 思想在 EDA 场景中的进一步细化与领域化扩展。其核心不是保留统一近端系数，而是将其替换为与电路复杂度相关的自适应系数 λ_c 。因此，本文并非简单继承已有正则化联邦框架，而是针对电路数据“复杂度驱动的结构异质性”这一问题特征，对局部漂移约束进行了有针对性的重构。

3.4 服务器端聚合机制与训练算法

3.4.1 复杂度统计与边界广播

服务器端在整个方法中承担两项核心职责：一是维护全局模型参数并执行联邦聚合；二是收集复杂度元数据并完成全局边界统计。具体而言，在训练初始化阶段，各客户端首先独立计算本地电路样本的 *size* 与 p ，并仅上传这些低维复杂度统计量，而不上传任何原始电路图、引脚特征或真实标签数据。服务器据此统计全局范围内的 $S_{\max}$ 、 $S_{\min}$ 、 $p_{\max}$ 与 $p_{\min}$ ，再将这些结果广播回客户端。

这一机制具有两方面优势。首先，它在不增加原始数据泄露风险的前提下，为全局训练提供了必要的复杂度先验。其次，服务器并不直接用这些复杂度元数据去加权模型参数，而是将其作为一种“边界信息”反馈给客户端，使客户端能够在本地优化阶段根据自身样本复杂度动态调节漂移约束强度。换言之，复杂度信息主要作用于“本地目标修正”，而不是“服务器聚合重写”。这种设计使服务器端仍然保持相对通用的联邦聚合流程，同时将本文最具领域针对性的创新保留在客户端目标函数中，从而提高方法对不同底层时序模型的兼容性。

3.4.2 全局模型聚合与参数下发

在每一轮训练开始时，服务器将当前全局模型 θ_t 下发给被选中的客户端，各客户端基于本文构造的复杂度感知局部目标函数执行多步本地更新，并返回更新

后的模型参数。服务器随后采用 FedAvg 风格的聚合方式 [1] 形成新一轮全局模型

$$\theta_{t+1} = \sum_{k \in \mathcal{S}_t} \frac{n_k}{\sum_{j \in \mathcal{S}_t} n_j} \theta_k^{(t,E)}, \quad (3-13)$$

其中, $\mathcal{S}_t$ 表示第 t 轮参与训练的客户端集合, n_k 表示客户端 k 的本地样本数, $\theta_k^{(t,E)}$ 表示客户端完成 E 轮本地训练后的模型参数。

需要指出的是, 本文的核心创新并不体现在聚合公式本身, 而体现在客户端上传参数之前, 其局部更新已经被复杂度感知的漂移约束所重新塑形。也就是说, 服务器端执行的依然是相对标准的联邦聚合, 但由于各客户端的本地目标函数不同, 上传回服务器的参数更新方向已不再等同于普通 FedAvg 或统一 FedProx 下的局部更新结果。因此, 本文方法从表面上看保留了经典联邦聚合的简洁性, 但在实质上通过“目标函数层面的差异化调节”改变了全局模型的演化轨迹。

此外, 在具体实验中, 聚合阶段也可以根据设置采用样本加权平均或等权平均两种模式。前者更符合经典 FedAvg 的定义, 后者则更有助于在异构实验中观察不同客户端结构复杂度对全局模型的实际影响。无论采用哪一种聚合策略, 本文方法的核心贡献始终在于局部更新阶段对客户端漂移的复杂度感知约束, 而非对服务器端加权平均公式的重新设计。

3.4.3 训练流程总结

算法 4-1 给出了本文提出的复杂度感知联邦训练流程, 其核心思想是在联邦学习框架下显式建模不同客户端样本在电路规模与路径结构上的复杂度差异, 并将该差异融入局部优化过程, 从而提升全局时序预测模型在异构数据分布场景下的训练稳定性与泛化能力。整体流程可划分为初始化阶段、联邦训练阶段以及应用阶段三个部分。

在初始化阶段, 服务器首先初始化全局编码器与主预测模型, 得到初始模型参数 θ_0 , 并将其广播至各个客户端。随后, 每个客户端依据父电路粒度组织本地样本, 以尽可能保持样本结构信息与上下文语义的一致性。在此基础上, 客户端统计本地数据的复杂度元信息, 记为

$$CM_c = [S_c, p_c], \quad (3-14)$$

其中, S_c 表示电路样本在规模维度上的复杂度特征, p_c 表示样本在路径层面的复杂度特征。各客户端将本地复杂度统计量上传至服务器后, 服务器对所有客户端



返回的信息进行汇总，计算得到全局复杂度边界 $CM_{\max}$ 与 $CM_{\min}$ ，并将该边界信息广播回各客户端，为后续复杂度感知训练提供统一参照。

算法 3-1: 复杂度感知联邦训练流程

- 1 **输入:** 客户端集合 $\{\mathcal{D}_1, \dots, \mathcal{D}_K\}$ ，全局轮数 T ，本地轮数 E ，复杂度权重 γ_S, γ_P
 - 2 **输出:** 全局时序预测模型 θ_T
 - 3 **阶段 1: 初始化**
 - 4 服务器初始化全局编码器与主预测模型，得到初始参数 θ_0
 - 5 服务器将初始参数广播至各客户端
 - 6 **for** 每个客户端 $k \in \mathcal{K}$
 - 7 按父电路粒度组织本地样本
 - 8 计算复杂度元数据 $CM_c = \{S_c, p_c\}$
 - 9 上传本地复杂度统计量至服务器
 - 10 **end**
 - 11 服务器汇总复杂度元数据，计算 $CM_{\max}$ 与 $CM_{\min}$
 - 12 服务器将全局复杂度边界广播至各客户端
 - 13 **阶段 2: 联邦训练**
 - 14 **for** 全局训练轮数 $t = 1, 2, \dots, T$
 - 15 服务器下发当前全局模型 θ_t
 - 16 **for** 每个被选中客户端 $k \in \mathcal{S}_t$
 - 17 计算复杂度系数 $\alpha_S^{(c)}$ 、 $\alpha_P^{(c)}$
 - 18 **for** 本地训练轮数 $e = 1, 2, \dots, E$
 - 19 以 $\mathcal{L}_{local}^{(k,c)} = \mathcal{L}_{task}^{(k,c)} + \lambda_c \Omega(\theta_k, \theta_t)$ 为目标更新模型
 - 20 **end**
 - 21 上传更新后的模型参数 $\theta_k^{(t,E)}$
 - 22 **end**
 - 23 服务器聚合得到新一轮全局模型 θ_{t+1}
 - 24 **end**
 - 25 **阶段 3: 应用**
 - 26 **Result** $\leftarrow$ 最终全局模型 θ_T
-

在联邦训练阶段，整个过程按照全局通信轮数 T 迭代执行。在第 t 轮训练开始时，服务器将当前全局模型参数 θ_t 下发给被选中的客户端集合 $\mathcal{S}_t$ 。对于每一个参与本轮训练的客户端，首先结合本地样本复杂度信息与全局复杂度边界，计算复杂度感知系数 $\alpha_S^{(c)}$ 与 $\alpha_P^{(c)}$ 。其中，前者用于刻画样本在规模维度上的相对复杂



程度，后者用于刻画样本在路径维度上的相对复杂程度。基于上述复杂度感知信息，客户端执行 E 轮本地训练，其局部优化目标可表示为

$$\mathcal{L}_{\text{local}}^{(k,c)} = \mathcal{L}_{\text{task}}^{(k,c)} + \lambda_c \Omega(\theta_k, \theta_t),$$

其中， $\mathcal{L}_{\text{task}}^{(k,c)}$ 表示客户端 k 在样本 c 上的任务损失，用于衡量模型对时序预测目标的拟合程度； $\Omega(\theta_k, \theta_t)$ 表示局部模型与当前全局模型之间的约束项，用于抑制由数据异质性引起的局部模型漂移； λ_c 为与样本复杂度相关的调节系数，用于控制约束项在不同复杂度样本上的作用强度。完成本地训练后，各客户端将更新后的模型参数上传至服务器，服务器再对所有参与客户端返回的模型参数进行聚合，得到新一轮全局模型 θ_{t+1} 。上述过程重复进行，直至完成全部 T 轮联邦训练。

在应用阶段，经过多轮服务器与客户端之间的协同优化后，最终可得到全局时序预测模型 θ_T 。该模型在训练过程中融合了来自多个客户端的异构电路知识，同时通过复杂度感知机制对不同复杂度样本施加差异化约束，因此能够更好地适应多源异构场景下的时序预测任务。

总体而言，该算法在传统联邦学习“服务器下发全局模型、客户端执行本地更新、服务器进行参数聚合”的基本范式基础上，引入了复杂度统计、全局复杂度边界建模以及复杂度感知局部优化三个关键环节，使模型训练过程能够针对不同客户端、不同样本的结构复杂性进行自适应调整，从而有效提升全局模型在复杂异构电路数据上的预测性能与收敛稳定性。从算法结构上看，本文方法是标准联邦训练流程中额外引入了两项机制：一是训练前的复杂度统计与全局边界广播；二是训练中的复杂度感知漂移正则项。相较于直接重构底层网络或大幅改变服务器端训练范式，这种设计改动更集中、实现更清晰，同时又具备足够强的领域针对性。因此，该方法在保持工程可实现性的同时，也体现出较好的模块化与可扩展性。

3.5 本章小结

本章围绕强异质电路数据场景下的联邦预布线时序预测问题，提出了一种复杂度感知的联邦优化方法。该方法以电路图时序预测器作为客户端侧的本地预测模型，在保留其图表示学习、拓扑依赖建模与多任务时序预测能力的基础上，将电路规模 $size$ 与 Rent 参数 p [14-15] 引入联邦训练过程，从而构建出面向 EDA 电路数据特征的自适应漂移约束机制。

与直接对客户端模型更新进行加权平均的 FedAvg 不同, 本文方法并不假设不同客户端的局部更新具有相同的统计含义和聚合价值; 与采用固定近端项约束的 FedProx 相比, 本文方法进一步根据客户端所持有电路的结构复杂度动态调整局部更新的约束强度。换言之, 本文并非简单地抑制所有客户端的本地偏移, 而是依据电路数据本身的结构差异对偏移进行区分化处理: 对于规模较小、结构模式相对重复的电路, 其局部更新更容易带来统计偏置, 因此需要更强的约束; 而对于结构复杂度较高、包含更多关键时序路径和拓扑模式的电路, 则应在一定程度上保留其对全局模型的贡献, 以避免有价值的结构信息在聚合过程中被过度平滑。

从整体方法设计来看, 本文提出的复杂度感知机制并不依赖某一类特定的图神经网络传播算子, 也不要求改变客户端时序预测模型的内部结构。该机制主要作用于联邦优化层, 通过复杂度信息对本地目标函数和全局聚合过程进行调节。因此, 它既可以服务于本文采用的电路图时序预测器, 也具有一定的模型无关性和可扩展性, 为后续将更多 EDA 专用图学习模型引入隐私保护协同训练场景提供了可复用的设计思路。

综上, 本章从任务建模、复杂度度量、本地训练约束和服务端聚合机制等方面, 对面向预布线时序预测的复杂度感知联邦学习方法进行了系统阐述。下一章将在此基础上, 围绕 Net Delay 与 Cell Delay 两类边级时序预测任务展开实验验证, 并通过与 Local、FedAvg、FedProx 等基线方法的对比, 进一步分析本文方法在非独立同分布电路数据场景下的预测精度、训练稳定性和泛化能力。

第四章 实验结果与分析

本章围绕所提出的复杂度感知联邦时序预测框架 Chip-FL 展开实验验证。实验目的主要包括三个方面：第一，验证所提出框架中不同结构感知模块对预布线时序预测性能的贡献；第二，将本文方法与经典联邦学习框架 FedAvg、FedProx 进行对比，分析其在 EDA 非独立同分布数据场景下的有效性；第三，通过预测-真实散点图进一步分析模型性能提升的来源，而不仅仅依赖单一数值指标进行判断。

与通用图像或文本数据不同，EDA 电路数据的非独立同分布特征不仅体现为样本数量差异，还体现为电路规模、连接密度、模块层次结构以及局部时序路径复杂度的差异。因此，本文采用两种不同强度的数据划分方式进行评估：标签偏斜 (Label Skew, LS) 划分 [4, 19] 指不同客户端拿到的标签/样本类型分布不一样。例如有的客户端主要是某几类样本，另一些客户端主要是另外几类划分用于模拟以电路结构规模差异为主的客户端异质性；标签偏斜 + 数量偏斜 (Label Skew + Quantity Skew, LS+QS) 划分 [4] 在此基础上进一步叠加更强的分布偏移，更符合现实世界中的非 IID 场景，用于检验模型在更复杂非 IID 场景下的鲁棒性。实验中使用 R^2 作为主要评价指标，其定义为：

$$R^2 = 1 - \frac{\sum_i (y_i - \hat{y}_i)^2}{\sum_i (y_i - \bar{y})^2}, \quad (4-1)$$

其中 y_i 表示真实时序标签， $\hat{y}_i$ 表示模型预测值， $\bar{y}$ 表示真实标签均值。选择 R^2 作为主要评价指标的原因在于，该指标能够从整体方差解释能力的角度衡量模型对真实时序分布的拟合程度，既适用于比较不同联邦方法在同一任务上的整体回归性能，也便于观察在异质划分增强时模型稳定性的变化。对于本文关注的 Net Delay 与 Cell Delay 任务而言， R^2 越接近 1，说明模型对真实时序分布的解释能力越强。

4.1 实验设置

本文实验所采用的数据集由 21 个来自 OpenCores 的公开电路设计构成，其具体基准信息如表 4.1 所示。这些电路在端口数量、单元规模、网络连接关系以及整体设计复杂度等方面存在较大差异，能够较好地覆盖不同规模和不同结构特征的电路场景，因此适合作为验证联邦学习方法在 EDA 数据异质环境下性能表现的实验基准。基于上述电路设计，本文构建了用于联邦训练与测试的分布式数据集，并在此基础上对所提出的 Chip-FL 模型进行系统评估。所有联邦分布式训练实验均

表 4.1 基准电路信息

Design	6 Track			7.5 Track	
	# Ports	# Cells	# Nets	# Cells	# Nets
aes_cipher_top	391	9,205	9,464	9,376	9,635
des3	298	59,431	59,665	58,192	58,426
eth_top	211	33,021	33,277	33,658	33,914
fpu	110	16,519	18,982	18,928	21,193
jpeg_encoder	47	60,843	70,718	60,811	70,685
keccak	585	26,645	26,716	26,107	26,178
ldpc_decoder_802_3an	4,100	42,509	44,560	44,452	46,503
mc_top	267	4,070	4,208	4,073	4,211
nova	174	134,355	136,569	136,941	139,203
mpeg2_top	230	384,168	391,765	387,770	395,421
pci_bridge32	369	11,173	11,382	11,012	11,221
point_scalar_mult	932	39,422	39,963	40,460	41,002
sasc_top	28	383	399	382	398
spi_top	116	1,695	1,744	1,890	1,945
tate_pairing	1,943	167,119	167,897	169,570	170,348
tv80s	46	4,432	4,451	4,452	4,485
usbf_top	249	7,683	8,050	8,058	8,425
usb_phy	33	358	376	341	359
vga_enh_top	198	52,585	52,687	59,177	59,287
wb_conmax_top	2,546	17,744	18,874	18,249	19,379
wb_size_bridge	183	334	425	314	405

在配备 NVIDIA 4090D GPU 的计算环境中完成，以保证训练过程具有稳定的计算资源支持。

对比方法包括：(1) Local：各客户端仅使用本地数据独立训练，不进行跨客户端协同 (2) FedAvg：经典联邦平均算法，通过客户端本地训练与服务器端加权平均实现全局模型更新 (3) FedProx：在 FedAvg 基础上引入近端正则项，以缓解客户端本地更新偏移 (4) Chip-FL (w/o size)：去除电路规模感知信息后的模型变体 (5) Chip-FL (w/o complexity)：去除复杂度感知信息后的模型变体 (6) Chip-FL：本文提出的完整模型。其中，Local 方法用于衡量完全不进行联邦协同的下界性能；FedAvg 与 FedProx 用于代表通用联邦优化框架。两个消融变体用于分别验证

电路规模信息与复杂度信息在聚合过程中的作用。实验结果中的 Net Delay 与 Cell Delay 分别对应网络延迟和单元延迟，两者都属于预布线时序预测中的核心局部时序量。

4.2 消融实验分析

为了验证本文方法中各模块的有效性，首先在 LS 与 LS+QS 两种划分下进行消融实验。图 4.1 给出了不同方法在两种划分方式下的整体性能对比，表 4.2 与表 4.3 分别给出了对应的定量结果。




图 4.1 LS 与 LS+QS 划分下不同方法在 Net Delay 与 Cell Delay 预测任务上的 R^2 对比

表 4.2 LS 划分下的消融实验结果 (R^2)

方法	Net Delay $R^2 \uparrow$	Cell Delay $R^2 \uparrow$
LocalAvg	0.8541	0.3873
Chip-FL (w/o size)	0.9239	0.6034
Chip-FL (w/o complexity)	0.8839	0.5091
Chip-FL	0.9624	0.7663

由表 4.2 可以看出，在 LS 划分下，完整 Chip-FL 在 Net Delay 与 Cell Delay 上分别取得 0.9624 和 0.7663 的 R^2 。相比 LocalAvg，Net Delay 提升 0.1083，Cell Delay 提升 0.3790，说明跨客户端联邦协同能够显著改善仅依赖本地数据训练时的泛化不足问题。进一步观察两个消融变体可以发现，去除电路规模大小 size 信息后，Net Delay 和 Cell Delay 分别下降至 0.9239 和 0.6034；去除电路复杂度 p 信息

后，两项指标进一步下降至 0.8839 和 0.5091。该结果表明，电路规模与复杂度信息均能够为联邦聚合提供有效的结构先验，其中复杂度信息对 Net Delay 的影响更加明显，而完整模型在 Cell Delay 上的提升幅度更大，说明单元延迟预测更依赖对局部结构异质性的显式建模。

表 4.3 LS+QS 划分下的消融实验结果 ($R^2 \uparrow$)

方法	Net Delay $R^2 \uparrow$	Cell Delay $R^2 \uparrow$
LocalAvg	0.7950	0.4283
Chip-FL (w/o size)	0.9522	0.4652
Chip-FL (w/o complexity)	0.9377	0.5120
Chip-FL	0.9575	0.7443

在更具挑战性的 LS+QS 划分下，完整 Chip-FL 仍然取得 0.9575 的 Net Delay R^2 和 0.7443 的 Cell Delay R^2 ，如表 4.3 所示。相比 LocalAvg，完整模型在 Net Delay 和 Cell Delay 上分别提升 0.1625 和 0.3160，说明当客户端间分布差异增强时，单纯依赖本地训练会进一步受到数据覆盖不足的限制，而本文方法能够通过结构感知聚合缓解这一问题。值得注意的是，Chip-FL (w/o size) 在 Net Delay 上已经达到 0.9522，与完整模型较为接近，但其 Cell Delay 仅为 0.4652，明显低于完整模型。这说明 Net Delay 预测更容易从全局协同中获益，而 Cell Delay 对客户端内部局部结构、单元类型组合及复杂度差异更敏感，因此需要同时引入规模与复杂度先验才能获得稳定提升。

综合两组消融实验可以得到两个结论。首先，完整模型在 LS 与 LS+QS 两种划分下均取得最优性能，说明所提出模块并非只对某一特定划分有效，而是在不同非 IID 强度下均具有一致收益。其次，Cell Delay 的性能变化幅度显著大于 Net Delay，表明 Cell Delay 是更能体现客户端结构异质性影响的任务，也更能检验复杂度感知聚合策略的有效性。

4.3 不同联邦框架对比

为了进一步验证本文方法相对于通用联邦学习算法的优势，本节将 Chip-FL 与 FedAvg、FedProx 进行对比。表 4.4 给出了 LS 与 LS+QS 两种划分下的结果。

在 LS 划分下，Chip-FL 相比 FedAvg 在 Net Delay 和 Cell Delay 上分别提升

表 4.4 LS 与 LS+QS 划分下不同联邦框架对比结果 (R^2)

方法	LS		LS+QS	
	Net Delay R^2 ↑	Cell Delay R^2 ↑	Net Delay R^2 ↑	Cell Delay R^2 ↑
FedAvg	0.9276	0.5596	0.8981	0.4903
FedProx	0.8839	0.5128	0.8901	0.5526
Chip-FL	0.9624	0.7663	0.9575	0.7443

0.0348 和 0.2067；相比 FedProx 分别提升 0.0785 和 0.2535。该结果说明，在电路数据异质性相对较弱时，通用联邦平均方法已经能够获得较好的 Net Delay 性能，但在 Cell Delay 上仍然存在明显不足。这是因为 FedAvg 主要根据样本规模进行聚合，无法显式区分不同客户端在电路结构复杂度上的差异，容易使全局模型偏向样本量较大或分布更集中的客户端。

在 LS+QS 划分下，FedAvg 的 Net Delay R^2 从 0.9276 下降至 0.8981，Cell Delay R^2 从 0.5596 下降至 0.4903，说明更强的非 IID 划分会明显削弱通用联邦聚合方法的稳定性。相比之下，Chip-FL 在 LS+QS 下仍然保持 0.9575 和 0.7443 的性能，相比 FedAvg 分别提升 0.0594 和 0.2540。该现象表明，本文方法的优势在更强异质场景下更加明显。FedProx 虽然通过近端项约束本地模型偏移，在 LS+QS 的 Cell Delay 上优于 FedAvg，但其整体性能仍低于 Chip-FL，说明仅通过参数距离约束缓解客户端漂移是不充分的；对于 EDA 电路图数据，更关键的是将电路规模、复杂度等领域先验显式注入聚合过程。

4.4 预测-真实分布分析

为了更直观地观察模型预测结果与真实标签之间的关系，本文进一步在 LS+QS 划分下绘制 FedAvg 与 Chip-FL 的预测-真实散点图，如图 4.2 所示。其中，Net Delay 在 log-domain 下展示，Cell Delay 在 raw-domain 下展示，红色虚线表示理想预测边界 $y = x$ 。

从 Net Delay 结果来看，FedAvg 的 R^2 为 0.8981，而 Chip-FL 提升至 0.9575。FedAvg 的散点虽然整体沿对角线分布，但在较大延迟区间存在更明显的离散现象，说明其对高延迟样本的拟合稳定性不足。相比之下，Chip-FL 的散点分布更加贴近 $y = x$ ，尤其在中高延迟区域具有更紧凑的分布形态，表明复杂度感知聚合能够增




图 4.2 LS+QS 划分下 FedAvg 与 Chip-FL 的预测-真实散点图对比

强模型对长路径时序传播关系的刻画能力。

从 Cell Delay 结果来看, FedAvg 的 R^2 仅为 0.4903, 散点在真实值较大的区域出现明显偏离, 反映出通用联邦聚合方法难以准确建模不同单元结构下的局部延迟变化。Chip-FL 将 Cell Delay 的 R^2 提升至 0.7443, 散点整体更加接近对角线, 尤其在中低延迟区间形成更清晰的线性趋势。这一结果与表 4.4 的定量结论一致, 即本文方法不仅提升了整体数值指标, 也改善了预测分布与真实分布之间的一致性。

4.5 本章小结

本章从消融实验、联邦框架对比、预测-真实散点分布以及残差分布四个角度对 Chip-FL 进行了系统评估。实验结果表明, 在 LS 与 LS+QS 两种非 IID 划分下, 本文方法均取得最优的 Net Delay 和 Cell Delay 预测性能。消融实验进一步证明, 电路规模信息与复杂度信息均能为联邦聚合提供有效先验, 且二者结合时能够获得最稳定的性能提升。

与 FedAvg 和 FedProx 相比, Chip-FL 在更强异质性的 LS+QS 划分下优势更加明显, 尤其在 Cell Delay 任务上提升显著。这说明 EDA 场景中的联邦学习不能仅依赖通用的样本量加权或参数近端约束, 而需要结合电路结构特征设计面向领

域的聚合策略。预测-真实散点图表明，Chip-FL 能够使预测分布更贴近真实分布。总体而言，实验结果验证了本文提出的复杂度感知联邦图学习框架在预布线时序预测任务中的有效性与鲁棒性。



第五章 结论与展望

5.1 全文总结

随着集成电路设计规模的持续增长，物理设计阶段对快速、准确且可泛化的时序预测方法提出了更高要求。传统静态时序分析虽然能够提供精确的时序评估结果，但其依赖布线后寄生参数提取与完整 STA 流程，难以直接服务于布局阶段的大规模快速反馈。近年来，图神经网络为电路时序建模提供了新的解决路径：通过将电路网表、引脚连接关系、单元传播关系以及物理布局特征统一表示为图结构，模型能够在预布线阶段直接学习 Net Delay、Cell Delay、Arrival Time 等时序相关指标，从而为早期设计优化提供近似但高效的时序估计能力。

然而，现有预布线时序预测研究大多建立在集中式训练假设之上，即所有电路数据可以被收集到统一服务器中进行模型训练。在真实 EDA 场景中，不同企业、设计团队或项目之间的数据往往受到知识产权保护、商业安全和数据隔离等因素限制，难以直接共享原始电路数据。因此，将联邦学习引入 ML-EDA 任务具有重要现实意义。联邦学习能够在不暴露原始数据的前提下，通过参数交互或模型聚合实现多方协同训练，为解决 EDA 数据稀缺和隐私保护问题提供了可行路径。

本文围绕“面向非独立同分布数据的联邦预布线时序预测”这一核心问题展开研究。与图像、文本等通用机器学习任务中的非 IID 数据不同，EDA 场景中的非 IID 不仅表现为样本数量不均衡，还更显著地体现为电路规模、连接密度、逻辑层次、局部时序路径复杂度以及单元类型分布等结构差异。这类差异会导致不同客户端的本地优化方向不一致，使传统 FedAvg、FedProx 等通用联邦优化方法在聚合过程中容易出现客户端漂移和全局模型偏置。针对这一问题，本文在预布线时序预测任务中引入电路规模与复杂度先验，提出了复杂度感知的联邦图学习框架 Chip-FL，以提升模型在异质电路数据环境下的鲁棒性和泛化能力。

从问题本质来看，预布线时序预测并不是一个简单的数值回归问题，而是一个受电路拓扑、信号传播顺序和局部物理结构共同约束的图结构建模问题。电路中的引脚、单元、网络以及时序路径天然构成了非欧氏空间中的关系系统，Net Delay 与 Cell Delay 的变化也并非由单个特征独立决定，而是与多级邻接关系、驱动负载关系和路径级传播依赖密切相关。基于这一认识，本文以已有预布线图时序预测模型为基础，将预布线阶段的延迟预测任务表述为图上的边级预测问题，并借助

图神经网络的消息传递机制学习局部连接模式与长程拓扑依赖。在此基础上, 本文进一步将该任务置于联邦学习框架下, 使多个客户端能够在不共享原始电路数据的条件下进行协同训练, 从而为隐私保护场景下的 EDA 时序预测提供了一种结构化建模方案。

与通用机器学习任务中的非独立同分布问题相比, EDA 场景下的客户端异质性具有更强的结构属性。不同客户端所持有的电路数据不仅在样本数量上存在差异, 还可能在电路规模、连接密度、模块层次、拓扑深度和局部路径复杂度等方面表现出显著分布偏移。传统 FedAvg 主要依据本地样本规模进行参数平均, FedProx 则通过近端项限制本地更新偏离全局模型, 但这类方法并未显式刻画电路结构差异对模型更新方向的影响。因此, 当客户端之间的电路结构差异较大时, 单纯依赖样本量加权或参数空间约束容易造成聚合偏置。针对这一问题, 本文提出 Chip-FL, 将电路规模感知信息与复杂度感知信息显式融入客户端局部目标函数, 通过改变各客户端的局部优化轨迹, 进而在联邦聚合过程中间接影响全局模型的更新方向, 从而提升模型在强非 IID 场景下的稳定性。

为了验证上述设计的有效性, 本文构建了 LS 与 LS+QS 两类数据划分方式。前者主要用于模拟由电路设计类型或结构规模差异带来的客户端分布偏移, 后者进一步引入样本数量不均衡, 以形成更接近真实工程环境的强异质设置。在这两种划分下, 本文分别从联邦框架对比、模块消融、预测-真实分布以及残差分布等角度对 Chip-FL 进行了系统评估。实验结果表明, Chip-FL 在不同异质性强度下均取得了最优表现: 在 LS 划分下, Net Delay 与 Cell Delay 的 R^2 分别达到 0.9624 和 0.7663; 在更具挑战性的 LS+QS 划分下, 两项指标仍保持在 0.9575 和 0.7443, 明显优于 FedAvg 与 FedProx。该结果说明, Chip-FL 的性能提升并非依赖某一特定数据划分, 而是来源于其对电路结构异质性的有效建模。

进一步的消融结果揭示了规模信息与复杂度信息在联邦聚合中的作用。去除 size 信息或 complexity 信息后, 模型性能均出现下降, 其中 Cell Delay 任务受到的影响更加明显。这一现象表明, Cell Delay 相较于 Net Delay 更依赖细粒度的单元结构、局部拓扑模式和客户端内部复杂度分布, 因此也更容易受到非 IID 数据分布的干扰。除数值指标外, 预测-真实散点图显示 Chip-FL 的预测结果整体更接近理想对角线, 说明其能够更好地保持预测分布与真实分布的一致性; 残差分布则进一步表明, Chip-FL 在 Cell Delay 上降低了典型样本误差, 并在 Net Delay 上改

善了整体拟合结构。由此可见，面向 EDA 结构先验设计的联邦聚合机制不仅提升了最终指标，也改善了模型预测行为本身的稳定性。

综上，本文验证了图神经网络与联邦学习结合用于预布线时序预测的可行性，并进一步表明，面向 EDA 任务的联邦建模不能简单套用通用优化框架。对于电路数据而言，影响联邦训练效果的关键因素不仅包括样本数量和标签分布，还包括由电路规模、拓扑复杂度和局部路径结构引起的深层次结构差异。因此，将领域先验显式融入联邦聚合过程，是提升 ML-EDA 模型跨客户端泛化能力的重要方向。本文提出的 Chip-FL 为隐私保护条件下的跨客户端时序预测提供了一种结构感知的解决思路，也为后续面向 EDA 场景的联邦图学习研究提供了方法参考和实验依据。

5.2 未来工作展望

本文针对非独立同分布条件下的联邦预布线时序预测问题，提出并验证了复杂度感知联邦图学习方法的有效性。实验结果表明，在不集中汇聚原始电路数据的前提下，Chip-FL 能够在 Net Delay 与 Cell Delay 预测任务上获得较为稳定的性能提升，说明联邦学习为跨设计主体的 EDA 模型训练提供了新的技术路径。然而，从研究原型走向真实工业流程，仍需要面对更复杂的数据分布、更严格的安全约束以及更高的系统效率要求。因此，本文工作并非该问题的终点，而是为后续研究提供了一个可以继续扩展的起点。

一个需要优先推进的方向，是在更接近工业场景的数据环境中检验方法的泛化能力。本文实验已经考虑了 LS 与 LS+QS 两类非 IID 划分方式，但这种划分仍然是对真实设计差异的一种有限模拟。在实际芯片设计中，客户端之间的差异并不只来自样本数量或复杂度分布，还可能来源于工艺节点、标准单元库、综合策略、时钟约束、宏单元布局以及物理实现流程等多个因素的共同作用。这些因素会改变电路图的结构形态、局部物理特征和时序路径分布，从而使联邦训练面临更强的跨域偏移。后续研究可以引入不同规模、不同类型和不同工艺条件下的电路样本，进一步评估 Chip-FL 在跨项目、跨设计风格和跨工艺迁移场景中的稳定性。与此同时，ML-EDA 领域目前仍缺乏面向联邦学习范式的统一 benchmark，不同工作在数据来源、划分协议和评价指标上的差异较大，导致方法之间难以进行严格对比。因此，构建覆盖时序预测、拥塞估计、线长预测和寄生参数建模等任务的联邦 EDA 基准体系，将有助于提升该研究方向的可复现性和可比较性。

除数据规模和实验协议之外，任务形式本身也值得进一步拓展。本文选择 Net Delay 与 Cell Delay 作为主要预测目标，是因为二者直接参与预布线阶段的时序估计，并且能够较好反映边级延迟建模能力。但完整的静态时序分析并不只由单一或少数延迟指标构成，Arrival Time、Required Arrival Time、Slack、Slew 以及关键路径裕量等指标之间存在明确的传播关系和约束关系。如果模型对这些指标进行彼此独立的预测，虽然可能在单项误差上取得较好结果，却不一定能够保证整体时序关系的一致性。未来可以将 Chip-FL 扩展为多任务联邦图学习框架，在共享图表示的基础上同时建模多种时序指标，并通过路径传播约束、物理一致性正则化或层次化预测结构，使不同任务之间形成相互补充。这样的建模方式不仅能够提升模型对复杂时序行为的刻画能力，也更符合真实 EDA 流程中多指标联合分析的需求。

在联邦学习框架内部，如何处理客户端之间的长期分布差异同样是一个重要问题。本文主要关注全局模型在非 IID 数据上的鲁棒训练，即希望通过复杂度感知机制获得一个对多数客户端都有效的共享模型。然而，在真实 EDA 场景中，不同设计团队或不同项目往往具有相对稳定的设计偏好和实现流程。例如，某些客户端可能长期使用特定的综合约束、标准单元库或模块划分方式，其数据分布并不会在短时间内趋同于全局平均分布。在这种情况下，过度追求单一全局模型可能会削弱模型对本地设计规律的适配能力。后续研究可以进一步引入个性化联邦学习思想 [23-24]，在全局共享参数之外保留客户端特定的适配模块、校准层或局部参数分支；也可以依据电路结构相似度、复杂度分布或时序特征对客户端进行分组，使聚合过程从“全局统一”转向“结构相关”。这种个性化建模方式有望在保持跨客户端知识共享的同时，提高模型在异质客户端上的公平性和稳定性。

安全性与隐私保护是联邦 EDA 进一步走向实际应用时无法回避的关键问题。虽然联邦学习避免了原始电路数据的集中共享，但模型更新、梯度信息和中间表示仍可能携带与训练样本相关的统计特征。对于一般机器学习任务而言，这类风险已经受到广泛关注；而在 EDA 场景中，风险可能更加敏感，因为电路拓扑、模块连接关系、关键路径分布和时序特征往往都与芯片知识产权直接相关。因此，后续工作需要在现有联邦训练框架之上进一步引入安全聚合、差分隐私、同态加密或可信执行环境等机制 [25-26]，以降低模型交互过程中的信息泄露风险。已有研究表明，梯度或模型更新本身可能泄露训练样本信息 [27]，这也说明 EDA 场景下

的联邦训练仍需在模型精度之外系统考虑更新信息安全。与此同时，隐私增强并非没有代价，额外的噪声注入、加密计算和通信协议都会影响模型精度与系统效率。因此，如何在隐私强度、预测性能和训练开销之间取得平衡，将是联邦 EDA 系统设计中的核心问题之一。尤其对于图神经网络而言，图结构本身携带丰富语义，如何在暴露拓扑细节的情况下完成有效的跨客户端图表示学习，仍需要更深入的理论分析和方法设计。

从工程部署角度看，联邦 EDA 方法还需要进一步提升训练效率和通信效率。预布线时序预测模型通常依赖图神经网络对电路拓扑和物理特征进行联合建模，而工业级电路往往包含大规模节点、边以及复杂的层次结构。若每一轮联邦训练都需要频繁传输完整模型参数，或者在客户端上反复处理大规模全图，将会带来较高的计算和通信负担。未来可以从两个层面进行优化：一方面，采用参数高效训练策略，例如低秩适配、稀疏更新、梯度量化或模块化聚合，仅交换对全局性能影响较大的关键参数，这与联邦学习早期关于通信压缩和结构化更新的研究方向是一致的 [18]；另一方面，结合电路图的层次化结构和时序路径特征，设计面向关键子图、局部路径或增量变化区域的训练机制，从而减少不必要的计算开销。此外，真实工业环境中不同客户端的算力、数据规模和在线状态并不一致，异步联邦训练和弹性聚合机制也值得进一步探索，以避免少数慢客户端限制整体训练效率。

更长远来看，预布线时序预测不应仅停留在对设计状态的被动评估上。若联邦图学习模型能够稳定捕获不同设计场景下的时序瓶颈模式，它就有可能进一步参与 EDA 优化决策过程。例如，模型可以为布局调整、单元移动、缓冲器插入、门级优化或关键路径修复提供早期反馈，使设计流程在详细布线和完整静态时序分析之前获得更具指导性的优化信号。在这一方向上，Chip-FL 可以与强化学习、贝叶斯优化、可微分布局优化或搜索式设计空间探索方法结合，形成跨客户端协同学习的 EDA 优化闭环。已有可微分布局与学习式物理设计工作已经展示了将优化过程与深度学习框架结合的潜力 [35-36]，而联邦范式可进一步使这种经验在多设计主体之间以隐私保护方式迁移。与传统集中式智能优化方法相比，联邦范式的优势在于能够在不暴露具体设计数据的情况下共享抽象的优化经验，从而更适合多团队、多项目或多机构协作场景。

总体而言，本文验证了复杂度感知联邦图学习在预布线时序预测任务中的潜力，但联邦学习与 EDA 的深度结合仍有较大的研究空间。后续工作需要从更真实

的数据分布、更丰富的时序任务、更灵活的个性化建模、更严格的隐私保护以及更高效的工程实现等方面持续推进。随着数据基准、模型方法和系统框架的逐步完善，联邦图学习有望从单一预测模型扩展为支撑跨项目协同建模和智能物理设计优化的重要技术基础。

致谢

本以为这部分是论文中最容易写的部分，但我此刻坐在电脑前思绪万千却无从下笔。

首先感谢母校西安电子科技大学，这是我本科四年故事发生的地方，至今仍然记得我第一天进入校园时一脸懵逼但却充满好奇的心情，再到如今成熟的样子。从那天开始一个少年开启了他人生中最宝贵的四年时光。

其次感谢我的指导老师刘佳老师和徐扬老师以及同课题组的邢师兄，指导我完成了我整个毕业设计的内容和毕业论文的修改。

感谢我的室友们。你们不仅是我的室友更是我的朋友，有你们在我不至于感到孤单。我们一起吃过的夜宵，一起熬过的夜，一起经历过的考试，一起度过的假期，这些都是我人生中最珍贵的回忆。希望我的陪伴对你们而言是同样有价值的。

感谢我的父母，虽然我的家庭不属于富裕，但他们一直尽他们所能给予我最好的东西。自从上了大学后回家的次数越来越少，和父母聊天的时候也越来越少，但他们对我的关心和支持从未减少过，天气变冷时父母微信一句的儿子多穿点衣服小心着凉，总是把儿子你生活费够不够挂在嘴边。他们尽力最大的努力供我大学四年，托举之恩当以前途回报。

该怎么形容这四年的生活呢？是 70 分的高等数学，是没早早规划毕业后的方向，是纠缠不清的人情是非、是纷杂险恶的世事无常，这一桩桩一件件化成了名为现实的铁锤，将那个少年的风发意气砸的粉碎。我曾经以为只要努力，世界上就没有我做不到的事情，后来发现，我做不到的竟有这许多，再后来啊，也卷不动了，也不是很想再努力了，怎么样都行。但话虽这么说，回看这四年来，还是做了一些事情的，有惊无险的保上了研究生，数学建模竞赛也拿了个奖，想旅游的地方也去玩了，也收获了一份真挚的感情，多少也能给四年前的自己一个交代。

行文至此，我的本科生涯也要结束了。但我的人生之路还很长，即使我只是一个普通人，即使有很许多我做不到的事情，即使知道会是失败的，但我还是想争取一下，再试一试。所以最后我要感谢那个从未真正放弃过的自己，说一声辛苦了。

谨以此文献给我那即将逝去的青春，献给我那曾经的自己。

参考文献

- [1] McMahan H B, Moore E, Ramage D, et al. Communication-efficient learning of deep networks from decentralized data [C]//Proceedings of the 20th International Conference on Artificial Intelligence and Statistics (AISTATS). 2017: 1273–1282.
- [2] Li T, Sahu A K, Zaheer M, et al. Federated optimization in heterogeneous networks [C]//Proceedings of Machine Learning and Systems (MLSys). 2020, 2: 429–450.
- [3] Kairouz P, McMahan H B, Avenet B, et al. Advances and open problems in federated learning [J]. Foundations and Trends in Machine Learning, 2021, 14(1–2): 1–210. 
- [4] Li Q, Diao Y, Chen Q, et al. Federated learning on non-IID data silos: An experimental study [C]//Proceedings of the IEEE 38th International Conference on Data Engineering (ICDE). 2022: 965–978.
- [5] Hamilton W L, Ying R, Leskovec J. Representation learning on graphs: Methods and applications [J]. IEEE Data Engineering Bulletin, 2017, 40(3): 52–74.
- [6] Kipf T N, Welling M. Semi-supervised classification with graph convolutional networks [C]//International Conference on Learning Representations (ICLR). 2017.
- [7] Hamilton W L, Ying R, Leskovec J. Inductive representation learning on large graphs [C]//Advances in Neural Information Processing Systems (NeurIPS). 2017: 1024–1034.
- [8] Velickovic P, Cucurull G, Casanova A, et al. Graph attention networks [C]//International Conference on Learning Representations (ICLR). 2018.
- [9] Liu R, Xing P, Deng Z, et al. Federated graph neural networks: Overview, techniques and challenges [EB/OL]. arXiv preprint arXiv:2202.07256, 2022.
- [10] Guo Z, Liu M, Gu J, et al. A timing engine inspired graph neural network model for pre-routing slack prediction [C]//Proceedings of the 59th ACM/IEEE Design Automation Conference (DAC). 2022: 1207–1212.
- [11] Zhong R, Ye J, Tang Z, et al. PreRoutGNN for timing prediction with order preserving partition: Global circuit pre-training, local delay learning and attentional cell modeling [C]//Proceedings of the AAAI Conference on Artificial Intelligence. 2024.
- [12] Lin Z, Zhang H, Gao P, et al. GNN-based timing prediction in prerouting stage with multitask learning strategy [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2025, 44(8): 3154–3164.
- [13] Ye Y, Chen T, Gao Y, et al. Graph-learning-driven path-based timing analysis results predictor from graph-based timing analysis [C]//Proceedings of the 28th Asia and South Pacific Design Automation Conference (ASPDAC). 2023: 443–448.

- [14] Kim J, Kim D, Park S, et al. FedEDA: Federated learning framework for privacy-preserving machine learning in EDA [C]//Proceedings of the 62nd ACM/IEEE Design Automation Conference (DAC). 2025.
- [15] Landman B S, Russo R L. On a pin versus block relationship for partitions of logic graphs [J]. IEEE Transactions on Computers, 1971, C-20(12): 1469–1479. 
- [16] Vaswani A, Shazeer N, Parmar N, et al. Attention is all you need [C]//Advances in Neural Information Processing Systems (NeurIPS). 2017: 5998–6008.
- [17] Mildenhall B, Srinivasan P P, Tancik M, et al. NeRF: Representing scenes as neural radiance fields for view synthesis [C]//European Conference on Computer Vision (ECCV). 2020: 405–421.
- [18] Konečný J, McMahan H B, Yu F X, et al. Federated learning: Strategies for improving communication efficiency [EB/OL]. arXiv preprint arXiv:1610.05492, 2016.
- [19] Zhao Y, Li M, Lai L, et al. Federated learning with non-IID data [EB/OL]. arXiv preprint arXiv:1806.00582, 2018.
- [20] Karimireddy S P, Kale S, Mohri M, et al. SCAFFOLD: Stochastic controlled averaging for federated learning [C]//Proceedings of the 37th International Conference on Machine Learning (ICML). PMLR, 2020, 119: 5132–5143.
- [21] Wang J, Liu Q, Liang H, et al. Tackling the objective inconsistency problem in heterogeneous federated optimization [C]//Advances in Neural Information Processing Systems (NeurIPS). 2020, 33.
- [22] Reddi S J, Charles Z, Zaheer M, et al. Adaptive federated optimization [C]//International Conference on Learning Representations (ICLR). 2021.
- [23] Smith V, Chiang C K, Sanjabi M, et al. Federated multi-task learning [C]//Advances in Neural Information Processing Systems (NeurIPS). 2017, 30.
- [24] Li T, Hu S, Beirami A, et al. Ditto: Fair and robust federated learning through personalization [C]//Proceedings of the 38th International Conference on Machine Learning (ICML). PMLR, 2021, 139: 6357–6368.
- [25] Bonawitz K, Ivanov V, Kreuter B, et al. Practical secure aggregation for privacy-preserving machine learning [C]//Proceedings of the 2017 ACM SIGSAC Conference on Computer and Communications Security (CCS). 2017: 1175–1191.
- [26] Dwork C, McSherry F, Nissim K, et al. Calibrating noise to sensitivity in private data analysis [C]//Theory of Cryptography Conference (TCC). 2006: 265–284.
- [27] Zhu L, Liu Z, Han S. Deep leakage from gradients [C]//Advances in Neural Information Processing Systems (NeurIPS). 2019, 32.

-
- [28] Scarselli F, Gori M, Tsoi A C, et al. The graph neural network model [J]. *IEEE Transactions on Neural Networks*, 2009, 20(1): 61–80.
- [29] Wu Z, Pan S, Chen F, et al. A comprehensive survey on graph neural networks [J]. *IEEE Transactions on Neural Networks and Learning Systems*, 2021, 32(1): 4–24.
- [30] Gilmer J, Schoenholz S S, Riley P F, et al. Neural message passing for quantum chemistry [C]//*Proceedings of the 34th International Conference on Machine Learning (ICML)*. PMLR, 2017, 70: 1263–1272.
- [31] Xu K, Hu W, Leskovec J, et al. How powerful are graph neural networks? [C]//*International Conference on Learning Representations (ICLR)*. 2019.
- [32] Li Q, Han Z, Wu X-M. Deeper insights into graph convolutional networks for semi-supervised learning [C]//*Proceedings of the 32nd AAAI Conference on Artificial Intelligence (AAAI)*. 2018: 3538–3545.
- [33] Zhang G, He H, Katabi D. Circuit-GNN: Graph neural networks for distributed circuit design [C]//*Proceedings of the 36th International Conference on Machine Learning (ICML)*. PMLR, 2019, 97: 7364–7373.
- [34] He C, Balasubramanian K, Ceyani E, et al. FedGraphNN: A federated learning system and benchmark for graph neural networks [EB/OL]. arXiv preprint arXiv:2104.07145, 2021.
- [35] Kahng A B. Machine learning applications in physical design: Recent results and directions [C]//*Proceedings of the 2018 International Symposium on Physical Design (ISPD)*. 2018: 68–73.
- [36] Lin Y, Dhar S, Li W, et al. DREAMPlace: Deep learning toolkit-enabled GPU acceleration for modern VLSI placement [C]//*Proceedings of the 56th Annual Design Automation Conference (DAC)*. 2019: 1–6.
- [37] Xie Z, Huang Y-H, Fang G-Q, et al. RouteNet: Routability prediction for mixed-size designs using convolutional neural network [C]//*Proceedings of the IEEE/ACM International Conference on Computer-Aided Design (ICCAD)*. 2018: 1–8.
- [38] Chai Z, Zhao Y, Lin Y, et al. CircuitNet: An open-source dataset for machine learning applications in electronic design automation (EDA) [J]. *Science China Information Sciences*, 2022, 65: 227401.