Estación de Monitoreo Ambiental con Ventilación Automática Basada en ESP32: Reporte de Avance 2

Diseño a Detalle, PCB y Firmware Preliminar

Jacobo Ropero y Santiago Rueda

***Resumen*—Este documento presenta el segundo reporte de avance del proyecto de curso, correspondiente a la Fase 2 del ciclo de diseño electrónico. Se describe el diseño a detalle del prototipo preliminar de la estación de monitoreo ambiental: el esquemático completo en KiCad organizado en tres hojas jerárquicas, el diseño de una PCB de cuatro capas de $80\,\mathrm{mm} \times 60\,\mathrm{mm}$ construida alrededor del módulo ESP32-WROOM-32E, los archivos de fabricación y ensamble (Gerber, taladrado, lista de materiales y archivo de posiciones) junto con la cotización de fabricación con ensamble PCBA, y una versión preliminar del firmware que implementa los requisitos funcionales definidos en la primera entrega. Antes de pasar al diseño a detalle se revisó el reporte de la Fase 1 y se registran las correcciones introducidas en las matrices de selección, en los requisitos de potencia y en el diagrama de bloques.**

***Términos clave*—ESP32-WROOM-32E, KiCad, PCB de cuatro capas, PCBA, TP4056, AP2112K, L9110S, firmware, MQTT, diseño electrónico.**

I. Introducción

En la primera entrega se formalizó el problema mediante un Documento de Requerimientos de Producto (PRD) bajo la norma ISO/IEC/IEEE 29148:2018 [1], se definió la arquitectura de la estación y se seleccionaron, mediante matrices de ponderación, el regulador de $3.3\,\mathrm{V}$ y la etapa de accionamiento del motorreductor [2]. El sistema mide temperatura y humedad dentro de un gabinete cerrado, acciona una rejilla de ventilación cuando se superan umbrales configurables, detecta la apertura no autorizada del gabinete y se alimenta de una celda Li-Ion recargable.

El objetivo de esta segunda entrega es llevar esa arquitectura a un prototipo fabricable [3]. Para ello se desarrolló: 1) la revisión de la Fase 1 y el control de cambios de los requisitos; 2) el esquemático completo del sistema en KiCad; 3) el diseño de la PCB de cuatro capas con verificación de reglas de diseño (DRC); 4) los archivos de fabricación y la cotización con ensamble PCBA; y 5) el firmware preliminar para el microcontrolador, con pruebas de la lógica de control.

Una decisión de esta fase es reemplazar la tarjeta ESP32 DevKit por el módulo ESP32-WROOM-32E soldado directamente sobre la PCB. Con esto el cargador, la protección de la celda, el regulador y la interfaz de programación USB quedan integrados en una sola tarjeta y bajo el control del equipo de diseño, en lugar de depender del regulador AMS1117 y del circuito de la tarjeta de desarrollo.

Diseño Electrónico CAD, Ingeniería Electrónica, Universidad Autónoma de Manizales, Colombia. Docente: Iván Alberto Arias.

II. Revisión de la Fase 1 y Control de Cambios

2.1. Correcciones identificadas

Al retomar el reporte de la Fase 1 se encontraron los errores listados en la Tabla I. Ninguno cambia la selección de componentes, pero sí modifican dos requisitos de potencia y la forma de verificar el subsistema de alimentación.

2.2. Requisitos modificados y nuevos

Siguiendo la sintaxis del PRD de la Fase 1, los requisitos afectados quedan así:

- **[REQ-PER-003]**: Con una celda Li-Ion 18650 de $3000\,\mathrm{mAh}$, el sistema SHALL operar de forma autónoma un mínimo de $24\,\mathrm{h}$ en modo de monitoreo continuo sin recarga.
- **[REQ-PER-004]**: El regulador de $3.3\,\mathrm{V}$ SHALL mantener la tensión de salida dentro de ± 3 % para tensiones de batería entre $3.55\,\mathrm{V}$ y $4.2\,\mathrm{V}$ y corrientes de carga de hasta $400\,\mathrm{mA}$.
- **[REQ-PER-005]** (nuevo): Cuando la tensión de la batería sea menor a $3.40\,\mathrm{V}$ y no haya alimentación USB, el sistema SHALL detener el motor y entrar en modo *deep sleep*.
- **[REQ-FUN-007]** (nuevo): Ante una pulsación del botón de mantenimiento o un comando remoto, el sistema SHALL alternar el modo mantenimiento, y SHALL desactivarlo automáticamente transcurridos $15\,\mathrm{min}$.
- **[REQ-FUN-008]** (nuevo): Ante tres lecturas fallidas consecutivas del sensor ambiental, el sistema SHALL abrir la rejilla e indicar la falla con el LED rojo intermitente.

REQ-FUN-008 deja la rejilla abierta porque, sin información del sensor, la condición más segura para el contenido del gabinete es ventilar.

2.3. Componentes definidos para el prototipo

La Tabla II resume los componentes principales. Las referencias LCSC corresponden al catálogo del servicio de ensamble utilizado en la cotización (Sección VI).

El AHT20 se eligió por operar a $3.3\,\mathrm{V}$ sobre I2C, con una exactitud típica de $\pm 0.3\,^{\circ}\mathrm{C}$ y $\pm 2\,\%\mathrm{RH}$ [14]. Se monta fuera de la PCB, sobre un cable, para que el calor del regulador y del módulo Wi-Fi no afecte la medición.

Tabla I
CONTROL DE CAMBIOS RESPECTO AL REPORTE DE AVANCE 1

#	Elemento de la Fase 1	Corrección en la Fase 2
1	Matriz del regulador (Tabla II)	Los puntajes ponderados estaban mal calculados. Con los mismos pesos y calificaciones: AMS1117 = 3.35 (no 2.85), AP2112K = 3.80 (no 3.85), buck síncrono = 3.45 (no 3.65). El AMS1117 sigue descartado por no cumplir REQ-PER-004 y el AP2112K-3.3 sigue siendo la alternativa seleccionada.
2	Matriz de la etapa del motor	NPN = 2.95 y MOSFET de bajo lado = 2.85 (ambos se reportaron como 2.55); puente H = 4.55 (no 4.35). La selección del L9110S no cambia.
3	Simulación del regulador	El sustituto LT1761-3.3 es un LDO de 100 mA, por lo que un pulso de carga de 400 mA lo lleva fuera de su especificación y el resultado no representa al AP2112K (600 mA). Además, la interpretación del análisis AC se refería al sistema de gestión de la batería, que no hace parte del circuito simulado. La verificación de REQ-PER-004 se reemplaza por el análisis de caída de tensión de la Sección 4.5 y por mediciones en la puesta en marcha (Fase 3).
4	REQ-PER-004 (rango 3.4–4.2 V)	Con el dropout del AP2112K, la caída en la resistencia interna de la celda y en los MOSFET de protección y de la ruta de potencia, a 3.4 V y 400 mA la salida baja a unos 3.13 V, por debajo del límite de -3 % (3.20 V). El límite inferior se ajusta a 3.55 V.
5	REQ-PER-003 (capacidad pendiente)	Con 150 mA promedio durante 24 h se requieren al menos 3.6 Ah útiles, más de lo que entrega una celda 18650. Se fija la celda (18650 de 3000 mAh) y se reduce el consumo promedio con el modo *modem-sleep* del ESP32 (Sección 4.10).
6	Diagrama de bloques (Fig. 1)	El subsistema de actuación aparecía entregando el riel lógico de 3.3 V a la ESP32; la relación correcta es la inversa (la ESP32 envía las señales de control GPIO/PWM al L9110S). La flecha de la interfaz de usuario (buzzer y LEDs) entraba a la ESP32, cuando son salidas. El diagrama corregido es la Fig. 1.
7	REQ-FUN-004 (modo mantenimiento)	El requisito usaba un "modo mantenimiento" sin definir cómo se activa. Se agrega REQ-FUN-007.
8	Sensores sin referencia	Se fijan el sensor AHT20 (I2C), el módulo infrarrojo FC-51 y una celda 18650 1S. El cargador TP4056 y su protección pasan de módulo comercial a circuito integrado en la PCB.

Tabla II
COMPONENTES PRINCIPALES DEL PROTOTIPO

Función	Componente	LCSC
Procesamiento	ESP32-WROOM-32E-N4	C701341
USB-UART	CH340C	C84681
Cargador Li-Ion	TP4056 (ESOP-8)	C16581
Protección celda	DW01A + FS8205A	C351410, C16052
Regulador 3.3 V	AP2112K-3.3	C51118
Puente H	L9110S (SOP-8)	C85174
ESD USB	USBLC6-2SC6	C7519
Conector USB	HRO TYPE-C-31-M-12	C165948
Ruta de potencia	AO3401A + SS14	C15127, C2480
Sensor ambiental	Módulo AHT20 (externo, J4)	–
Entrada sin contacto	Módulo FC-51 (externo, J5)	–
Batería	18650 1S, 3000 mAh (J2)	–

Tabla III
ASIGNACIÓN DE PINES DEL ESP32-WROOM-32E

GPIO (pin)	Red	Función
21 / 22 (33, 36)	SDA / SCL	Bus I2C del AHT20
26 (11)	IR_OUT	Salida del FC-51 (activa en bajo)
25 (10)	IR_EN	Alimentación conmutada del FC-51
23 (37)	BTN_MANT	Botón de mantenimiento (SW3)
27 (12)	REED	Sensor magnético
32 / 33 (8, 9)	LIM_OPEN/CLOSE	Finales de carrera (opcionales)
18 / 19 (30, 31)	MOT_IA / IB	Entradas PWM del L9110S
13 (16)	BUZZER	Base de Q5
16 / 17 / 4 (27, 28, 26)	LED_G/A/R	LEDs verde, ámbar, rojo
34 (6)	VBAT_SENSE	ADC1_CH6, divisor 1/2
39 (5)	VBUS_SENSE	ADC1_CH3, detección de USB
1 / 3 (35, 34)	TXD0 / RXD0	Programación por CH340C
0 (25) / EN (3)	IO0 / EN	Arranque y reset (SW1, SW2, Q2, Q3)

III. ARQUITECTURA DE HARDWARE

La Fig. 1 muestra el diagrama de bloques corregido, que conserva la descomposición funcional de la Fase 1 [27]. La tarjeta maneja cuatro rieles: VBUS (5 V del USB-C), BAT+ (celda, 3.0–4.2 V), VSYS (alimentación del sistema, tomada de VBUS o de la batería) y 3.3 V (lógica). El motor y el buzzer se alimentan desde VSYS, y solo la ESP32 y los sensores quedan sobre el riel regulado, en cumplimiento de REQ-PER-002.

3.1. Asignación de pines

La Tabla III muestra la asignación de pines del ESP32-WROOM-32E. Se evitaron los pines de arranque (*strapping*) GPIO0, 2, 5, 12 y 15, con excepción de GPIO0, que se usa solo para el botón BOOT. Las mediciones analógicas se asignaron al ADC1 porque el ADC2 no está disponible mientras el radio Wi-Fi está activo [4]. Los GPIO34–39 son solo de entrada y no tienen resistencias internas de pull-up, por lo que se usaron únicamente para los divisores de tensión.

IV. DISEÑO ESQUEMÁTICO

El esquemático se capturó en KiCad [17] con una hoja raíz y tres hojas jerárquicas: Alimentación (Fig. 13), MCU (Fig. 14) y Periféricos (Fig. 15). Las conexiones entre hojas se hacen con etiquetas globales del mismo nombre de red. Para el TP4056, el DW01A, el FS8205A y el L9110S, que no están en las librerías estándar, se creó la librería propia




Figura 1. Diagrama de bloques corregido. Flechas rojas: potencia; flechas azules: señales. Las flechas indican el sentido del flujo de información o de energía.

`estacion.kicad_sym`. El ESP32-WROOM-32E usa la huella del WROOM-32D de KiCad, que tiene el mismo tamaño ($18\,\text{mm} \times 25.5\,\text{mm}$), la misma distribución de pines y el mismo pad térmico [5]. El diseño final tiene 99 símbolos y 55 redes. La Fig. 2 muestra el proyecto abierto en el editor de esquemas, y la revisión de reglas eléctricas (ERC) de KiCad reporta 0 errores y 0 advertencias (Fig. 3).

A continuación se describen los criterios de diseño de cada bloque.

4.1. *Entrada USB-C*

El conector USB-C de 16 pines tiene resistencias de $5.1\,\text{k}\Omega$ en CC1 y CC2 (R1, R2), que identifican la tarjeta como dispositivo ante la fuente y habilitan los $5\,\text{V}$ [15]. Las líneas D+ y D− de ambas caras del conector se unen para que el cable funcione en cualquier orientación, y pasan por el USBLC6-2SC6 (U1) para protección contra descargas electrostáticas [13]. Un fusible reseteable de $1.1\,\text{A}$ (F1) limita la corriente tomada del puerto.

4.2. *Cargador TP4056*

La corriente de carga del TP4056 se fija con la resistencia en el pin PROG [7]:

$$I_{\text{BAT}} = \frac{V_{\text{PROG}}}{R_{\text{PROG}}} \times 1200 = \frac{1\,\text{V}}{2\,\text{k}\Omega} \times 1200 = 600\,\text{mA}. \quad (1)$$

Con la celda de $3000\,\text{mAh}$ esto equivale a $0.2\,\text{C}$, con un tiempo de carga cercano a $5.5\,\text{h}$. Se eligió este valor y no $1\,\text{A}$ porque un puerto USB de computador entrega $500\,\text{mA}$ y el sistema consume al mismo tiempo. El pin TEMP se conecta a tierra para deshabilitar la entrada de termistor, ya que la celda 18650 no tiene uno. Los LEDs D1 (cargando) y D2 (carga completa) se alimentan desde VBUS con $1\,\text{k}\Omega$, unos $3\,\text{mA}$.

4.3. *Protección de la celda*

El DW01A (U3) junto con el doble MOSFET FS8205A (U4) desconecta el terminal negativo de la celda ante sobrecarga ($4.3\,\text{V}$), sobredescarga ($2.4\,\text{V}$), sobrecorriente y cortocircuito [8], [9]. R6 ($100\,\Omega$) y C3 ($100\,\text{nF}$) filtran la alimentación del DW01A, y R7 ($1\,\text{k}\Omega$) conecta la entrada CS. La red BAT− queda separada de GND a través de los MOSFET.

4.4. *Ruta de potencia*

Para que la carga de la celda no se vea afectada por el consumo del sistema, VSYS se toma de VBUS cuando hay USB y de la batería cuando no lo hay:

- Con USB conectado, el Schottky D3 (SS14) entrega $V_{\text{SYS}} \approx 5.0 - 0.45 = 4.55\,\text{V}$. La compuerta de Q1 (AO3401A, canal P) está en VBUS, por lo que $V_{GS} = +0.45\,\text{V}$ y el transistor permanece apagado. Su diodo interno queda polarizado en inverso porque $V_{\text{SYS}} > V_{\text{BAT}}$.
- Sin USB, R8 ($100\,\text{k}\Omega$) lleva la compuerta a $0\,\text{V}$, $V_{GS} = -V_{\text{BAT}}$ y Q1 conduce. Con $R_{DS(on)} \approx 50\,\text{m}\Omega$ la caída es de $20\,\text{mV}$ a $400\,\text{mA}$.

4.5. *Regulador AP2112K-3.3 y verificación de REQ-PER-004*

La tensión mínima de batería que mantiene la regulación se obtiene sumando las caídas entre la celda y la salida para la ráfaga de transmisión Wi-Fi de $400\,\text{mA}$:

$$V_{\text{BAT,min}} = V_{\text{OUT,min}} + I\,(R_{\text{int}} + R_{\text{FS8205}} + R_{\text{Q1}}) + V_{\text{DO}}(I). \quad (2)$$

Con $V_{\text{OUT,min}} = 3.3 \times 0.97 = 3.20\,\text{V}$, $R_{\text{int}} = 150\,\text{m}\Omega$, $R_{\text{FS8205}} \approx 50\,\text{m}\Omega$ (dos transistores en serie), $R_{\text{Q1}} \approx 50\,\text{m}\Omega$ y un dropout del AP2112K de $250\,\text{mV}$ típicos a $600\,\text{mA}$ [10], que escalado a $400\,\text{mA}$ da unos $167\,\text{mV}$:

$$V_{\text{BAT,min}} = 3.20 + 0.4(0.25) + 0.167 \approx 3.47\,\text{V}. \quad (3)$$



(a) (b) (c) (d)

Figura 2. Vista del editor de esquemas de KiCad. (a) Hoja raíz con las tres hojas jerárquicas. (b) Alimentación. (c) MCU. (d) Periféricos. Las hojas completas se presentan al final del documento.




Figura 3. Resultado del ERC en el editor de esquemas: 0 errores y 0 advertencias.

Se fija $3.55\,\mathrm{V}$ como límite inferior de REQ-PER-004 para dejar margen ante la dispersión del dropout con la temperatura. Entre $3.40\,\mathrm{V}$ y $3.55\,\mathrm{V}$ el firmware reporta batería baja, y por debajo de $3.40\,\mathrm{V}$ se aplica REQ-PER-005.

En el peor caso térmico con USB conectado ($V_{\mathrm{SYS}} = 4.55\,\mathrm{V}$) y un consumo promedio de $50\,\mathrm{mA}$, el regulador disipa $(4.55 - 3.3) \times 0.05 \approx 63\,\mathrm{mW}$, aceptable para el encapsulado SOT-23-5. Las ráfagas de $400\,\mathrm{mA}$ duran pocos milisegundos y no elevan la temperatura promedio de forma apreciable. La salida pasa por el puente de $0\,\Omega$ JP1 (0805), que se deja sin soldar en el primer encendido para medir el regulador en vacío (REQ-DFB-001).

4.6. Medición de batería y de USB

Dos divisores de $100\,\mathrm{k\Omega}/100\,\mathrm{k\Omega}$ llevan BAT+ y VBUS a GPIO34 y GPIO39. Con $4.2\,\mathrm{V}$ en la celda el ADC recibe $2.1\,\mathrm{V}$, dentro del rango con atenuación de $11\,\mathrm{dB}$, y el divisor consume $4.2/200\,\mathrm{k\Omega} = 21\,\mu\mathrm{A}$. La presencia de USB se detecta por ADC y no por lectura digital, porque los $2.5\,\mathrm{V}$ del divisor quedan en el límite del umbral alto de la entrada.

4.7. Módulo ESP32 y programación

El módulo tiene desacople de $10\,\mu\mathrm{F}$ y $100\,\mathrm{nF}$ junto al pin de alimentación. El pin EN tiene la red RC recomendada por Espressif ($10\,\mathrm{k\Omega}$ y $1\,\mu\mathrm{F}$, $\tau = 10\,\mathrm{ms}$) para garantizar que el reset se libere después de que la alimentación se estabiliza [6]. El CH340C (U7) se alimenta a $3.3\,\mathrm{V}$ con V3 unido a VCC, de modo que sus niveles lógicos son compatibles con la ESP32 [12]. Los transistores Q2 y Q3 forman el circuito de reset automático con las señales DTR y RTS, lo que permite cargar el firmware sin presionar los botones BOOT y RESET.

4.8. Actuación

El L9110S se alimenta desde VSYS (REQ-PER-002) con desacople de $100\,\mathrm{nF}$ y $47\,\mu\mathrm{F}$ para absorber el arranque del motor [11]. Las resistencias R17 y R18 ($100\,\mathrm{k\Omega}$) mantienen las entradas en bajo mientras la ESP32 arranca, cuando sus GPIO están en alta impedancia, y evitan que el motor se mueva durante el reset. C14 ($100\,\mathrm{nF}$) en los terminales del motor reduce el ruido de las escobillas. El buzzer activo se alimenta

Tabla IV
CONSUMO PROMEDIO ESTIMADO EN BATERÍA

Carga	Corriente (mA)
ESP32 (modem-sleep, 80 MHz, Wi-Fi asociado)	35.0
CH340C (cota asumida, por medir)	10.0
LED de estado (uno encendido)	1.2
FC-51 (ciclo útil del 3 %)	0.6
LDO, divisores, pull-ups, AHT20	0.2
Total	**47.0**

de VSYS a través del transistor Q5 con diodo de rueda libre D7. La corriente de base es de $(3.3 - 0.7)/1\,\mathrm{k\Omega} = 2.6\,\mathrm{mA}$, suficiente para saturar el transistor con los $30\,\mathrm{mA}$ típicos del buzzer.

4.9. Sensores e interfaz de usuario

- **AHT20 (J4):** resistencias de pull-up de $4.7\,\mathrm{k\Omega}$. Para $100\,\mathrm{pF}$ de capacitancia de bus, el tiempo de subida es $t_r = 0.8473RC \approx 0.4\,\mu\mathrm{s}$, por debajo del máximo de $1\,\mu\mathrm{s}$ del modo estándar [16].
- **FC-51 (J5):** el módulo consume unos $18\,\mathrm{mA}$, principalmente en su LED infrarrojo, que se enciende de forma continua. Para reducir ese consumo, Q4 (AO3401A) lo alimenta solo $3\,\mathrm{ms}$ cada $100\,\mathrm{ms}$. La entrada IR_OUT no tiene pull-up hacia $3.3\,\mathrm{V}$: con el módulo apagado, esa resistencia alimentaría el módulo a través de su propia resistencia de salida. R22 ($1\,\mathrm{k\Omega}$) limita la corriente en ese pin.
- **Reed (J6) y finales de carrera (J7):** pull-up de $100\,\mathrm{k\Omega}$ con $100\,\mathrm{nF}$ ($\tau = 10\,\mathrm{ms}$) para filtrar rebotes. Con $100\,\mathrm{k\Omega}$, el reed cerrado consume $33\,\mu\mathrm{A}$. Los finales de carrera son opcionales; si no se instalan, el firmware limita el recorrido de la rejilla por tiempo.
- **LEDs:** resistencias de $1\,\mathrm{k\Omega}$, unos $1.2\,\mathrm{mA}$ por LED, suficiente para indicación en interiores.

4.10. Presupuesto de potencia y autonomía

La Tabla IV estima el consumo promedio en batería. El dato del ESP32 corresponde a *modem-sleep* a $80\,\mathrm{MHz}$ con conexión Wi-Fi activa [4]. Para el CH340C no se encontró en su hoja de datos un valor para el estado sin conexión USB, por lo que se asumió una cota de $10\,\mathrm{mA}$ que se debe medir en la Fase 3.

Con un $80\ \%$ de la capacidad aprovechable antes del límite de $3.55\,\mathrm{V}$, la celda entrega $2.4\,\mathrm{Ah}$ y la autonomía estimada es

$$t = \frac{2400\,\mathrm{mAh}}{47\,\mathrm{mA}} \approx 51\,\mathrm{h}, \tag{4}$$

el doble de lo exigido por REQ-PER-003. El consumo promedio cumple también REQ-PER-001 (menor a $150\,\mathrm{mA}$). Ambos valores son estimaciones y se deben confirmar con mediciones en la Fase 3.

V. DISEÑO DE LA PCB

5.1. Apilamiento y reglas de diseño

Se mantiene la PCB de cuatro capas definida en la Fase 1 (Tabla V). Todos los componentes van en la capa superior, y la capa interna 1, inmediatamente debajo, es un plano de tierra continuo que da a las señales un camino de retorno directo [28]. La capa interna 2 es un plano de $3.3\,\mathrm{V}$. Las redes de potencia de mayor corriente (VBUS, VSYS, BAT±, salidas del motor) se rutearon como pistas de $0.5\,\mathrm{mm}$ en las capas externas.

Tabla V
APILAMIENTO Y REGLAS DE DISEÑO

Parámetro	Valor
Capa 1 (F.Cu)	Señal, componentes y vertido de GND
Capa 2 (In1.Cu)	Plano de GND
Capa 3 (In2.Cu)	Plano de $3.3\,\mathrm{V}$
Capa 4 (B.Cu)	Señal y vertido de GND
Material / espesor	FR4, $1.6\,\mathrm{mm}$, cobre $1\,\mathrm{oz}$
Dimensiones	$80\,\mathrm{mm} \times 60\,\mathrm{mm}$, 4 orificios M3
Pista / separación (señal)	$0.2\,\mathrm{mm}$ / $0.2\,\mathrm{mm}$
Pista (clase Potencia)	$0.5\,\mathrm{mm}$
Pista mínima usada	$0.127\,\mathrm{mm}$ (5 mil, solo D+ en el USB-C)
Vía estándar	$0.6\,\mathrm{mm}$ / $0.3\,\mathrm{mm}$
Vía mínima	$0.45\,\mathrm{mm}$ / $0.2\,\mathrm{mm}$ (USB-C)

La pista mínima de $0.127\,\mathrm{mm}$ es inferior a los 6 mils planteados en la Fase 1. Se usa solo en el par D+ detrás del conector USB-C, donde los pines tienen paso de $0.5\,\mathrm{mm}$, y está dentro de la capacidad del fabricante para cuatro capas ($0.09\,\mathrm{mm}$). Las vías de $0.45\,\mathrm{mm}$ con perforación de $0.2\,\mathrm{mm}$ evitan el recargo que el fabricante aplica a perforaciones de $0.2\,\mathrm{mm}$ con diámetro menor a $0.45\,\mathrm{mm}$ [19].

5.2. Ubicación de componentes

La ubicación (Fig. 9) siguió estos criterios:

- El módulo ESP32 se ubicó en el borde superior con la antena al ras del borde. Bajo la antena y a sus lados hay una zona sin cobre en todas las capas, como recomienda Espressif [6]. Además, se prohibieron pistas en la capa superior bajo el cuerpo del módulo.
- El conector USB-C quedó en el borde izquierdo, con el USBLC6, el fusible y el CH340C cerca de él.
- El cargador, la protección y la ruta de potencia ocupan la zona inferior izquierda, cerca del conector de batería J2.
- Los conectores de periféricos (J2–J7) quedaron alineados en el borde inferior, y los botones RESET y BOOT junto con los LEDs, a la derecha del módulo.

5.3. Ruteo

Cada pad SMD de GND y de $3.3\,\mathrm{V}$ se conectó a su plano interno con una vía propia junto al pad (73 vías de *fan-out*; el pad térmico y el pin de tierra del TP4056 se conectan al vertido de GND de la capa superior), de modo que esas redes no ocupan espacio en las capas de señal. El par de datos USB y la unión de los pines VBUS del conector se rutearon a mano por la densidad de esa zona. El resto se ruteó con Freerouting [18], con pistas de $0.5\,\mathrm{mm}$ para la clase Potencia. Al final se agregaron vertidos de GND en las capas externas y vías de cosido en las zonas libres.

5.4. Verificación

El DRC de KiCad, con las reglas de la Tabla V, reporta 0 violaciones y 0 conexiones pendientes. Las advertencias de serigrafía (textos superpuestos o sobre pads) se configuraron como no críticas, porque no afectan el cobre y el fabricante recorta la serigrafía sobre las aperturas de máscara. La Fig. 10 muestra las capas internas y la inferior.

5.5. Vistas del editor de placas y modelo 3D

La Fig. 4 muestra la tarjeta en el editor de placas de KiCad con los planos de cobre rellenos. La barra de estado indica 324 pads, 147 vías, 617 segmentos de pista, 55 redes y 0 conexiones sin rutear. La Fig. 5 muestra el mismo diseño con los planos dibujados solo como contorno, para que se vean las pistas de la capa superior (rojo) y de la capa inferior (azul) junto con las referencias de los componentes. La Fig. 6 muestra la ubicación de los componentes antes del ruteo, con las líneas de conexión (*ratsnest*) que indican los pines que debe unir cada red; en ese estado el editor reporta 209 conexiones pendientes. La Fig. 7 muestra solo las pistas de las capas externas, y la Fig. 8 el modelo 3D de la tarjeta ensamblada.

5.6. Ayudas para la puesta en marcha (DFB)

Se implementaron los requisitos de la Fase 1: el puente JP1 en serie con el riel de $3.3\,\mathrm{V}$ (REQ-DFB-001), y puntos de prueba en la salida del regulador (TP1), VSYS (TP2), BAT+ (TP3), GND (TP4), las salidas del puente H (TP8, TP9) y el bus I2C (TP10, TP11) (REQ-DFB-002). Se agregaron TP5 y TP6 en las líneas UART y TP7 en $3.3\,\mathrm{V}$, para programar el módulo de forma externa si el CH340C falla.

VI. Fabricación y Cotización

6.1. Archivos generados

Desde KiCad se exportaron los Gerber de las cuatro capas de cobre, máscaras, pastas, serigrafías y contorno, los archivos de taladrado Excellon (PTH y NPTH por separado), el archivo de posiciones (CPL) y la lista de materiales en el formato del servicio de ensamble, con referencias LCSC. La BOM tiene 40 líneas y 84 componentes por tarjeta: 77 SMD, que ensambla el fabricante, y 7 de inserción (seis conectores JST PH y el buzzer), que el equipo soldará a mano.

6.2. Cotización

La Tabla VI presenta la cotización para 5 tarjetas con ensamble SMD en las 5, en la modalidad económica de JLCPCB. Las tarifas de ensamble son las publicadas por el fabricante en octubre de 2026 [20], [21]. Las partes extendidas se cobran una vez por referencia y son 9: ESP32, CH340C, TP4056, DW01A, FS8205A, AP2112K, L9110S, el conector USB-C y el fusible.

Los Gerber se cargaron en el cotizador en línea de JLCPCB (Fig. 11). El cotizador reconoció una tarjeta de 4 capas de $60\,\mathrm{mm} \times 80\,\mathrm{mm}$, mostró las vistas superior e inferior sin errores de lectura y entregó un precio de 8.00 USD para 5 PCB con fabricación en 3–4 días, más 26.86 USD de envío (UPS Express Saver DDP, 2–4 días hábiles, $0.20\,\mathrm{kg}$). Ese envío corresponde a las PCB sin ensamblar; con el ensamble aumenta el peso y el valor puede variar. La TRM usada corresponde al valor de referencia de comienzos de octubre de 2026 [22]. Los costos de ensamble y de componentes se confirman al agregar la BOM y el CPL en el mismo cotizador, porque dependen de la fecha y de las existencias.

Tabla VI
Cotización estimada: 5 PCB de 4 capas con ensamble SMD

Concepto	USD
Fabricación PCB 4 capas, $80\times60\,\mathrm{mm}$, 5 uds.[a]	8.00
Configuración PCBA (modalidad económica)	8.18
Esténcil	1.53
Carga de partes extendidas (9×3.07)	27.63
Uniones SMD ($273 \times 5 \times 0.0017$)	2.32
Componentes SMD (5×5.08)[b]	25.40
Subtotal	73.06
Envío a Colombia (UPS Express Saver, DDP)[a]	26.86
Total	**99.92**
Total en COP (TRM ≈ 3200)	$\approx 319\,700$
Costo por tarjeta ensamblada	≈ 19.98

[a] Valor obtenido en el cotizador en línea del fabricante con los Gerber del proyecto (Fig. 11). [b] Precio unitario de referencia del catálogo; el fabricante puede exigir cantidades mínimas de compra en algunos pasivos.

A este valor se suman los componentes de inserción, comprados localmente, y el posible IVA de importación.

VII. Firmware Preliminar

7.1. Arquitectura

El firmware se desarrolló con el framework Arduino para ESP32 [23], estructurado en dos partes:

- **Biblioteca `control`:** contiene toda la lógica de decisión (máquina de estados de la rejilla, histéresis, control manual, alarma, modo mantenimiento y color del LED). No depende del hardware: recibe una estructura de entradas y el tiempo actual, y devuelve las salidas. Esto permite probarla en el computador.
- **Programa principal:** lee los periféricos, llama al controlador y aplica las salidas en un lazo no bloqueante de $10\,\mathrm{ms}$ en el núcleo 1. La comunicación MQTT [24] corre en una tarea FreeRTOS separada en el núcleo 0. Esta separación es necesaria porque la conexión al broker puede bloquear varios segundos si este no responde, lo que impediría cumplir REQ-FUN-002 (apertura en menos de $2\,\mathrm{s}$). Las dos tareas comparten el estado mediante una copia protegida con un *spinlock*.

El sensor se lee con la biblioteca Adafruit AHTX0 [25]. El período de muestreo se ancla al instante programado y no al de la última lectura, de modo que el error no se acumula y la tolerancia de $\pm0.5\,\mathrm{s}$ de REQ-FUN-001 se cumple. La CPU se configuró a $80\,\mathrm{MHz}$ y el Wi-Fi en *modem-sleep* para reducir el consumo.

7.2. Máquina de estados de la rejilla

La rejilla se controla con la máquina de estados de la Fig. 12. El objetivo (abrir o cerrar) lo define el control




Figura 4. Vista del editor de placas de KiCad con los planos de cobre rellenos.




Figura 5. Pistas ruteadas con todas las redes conectadas (0 sin rutear). Planos de cobre dibujados como contorno; referencias de componentes visibles.




Figura 6. Componentes ubicados antes del ruteo, con las líneas de conexión (*ratsnest*) entre pines de cada red.





Figura 7. Pistas de la capa superior (rojo) e inferior (azul) con serigrafía, sin vertidos de cobre.



(a) (b) (c)

Figura 8. Visor 3D de KiCad (render con trazado de rayos). (a) Perspectiva. (b) Vista superior. (c) Vista inferior.

automático, salvo cuando hay control manual activo por el sensor IR (60 s, REQ-FUN-005) o por comando remoto (hasta recibir `auto`). El control automático abre si $T > 35\,^{\circ}\mathrm{C}$, si $RH > 80\ \%$ o si hay falla del sensor. Cierra solo si $T < 33\,^{\circ}\mathrm{C}$ y $RH < 75\ \%$ durante 30 s continuos (REQ-FUN-003). La banda de $2\,^{\circ}\mathrm{C}$ evita que la rejilla oscile alrededor del umbral. El recorrido termina con el final de carrera o, si no está instalado, a los 1.5 s.

7.3. *Trazabilidad con los requisitos*

La Tabla VII relaciona cada requisito funcional con su implementación y con la prueba unitaria que lo verifica.

7.4. *Interfaz de comunicación*

La estación publica cada 30 s en el tópico `estacion/<id>/estado` un mensaje JSON con temperatura, humedad, estado de la rejilla, modo manual, modo mantenimiento, alarma, falla del sensor,

Tabla VII
TRAZABILIDAD ENTRE REQUISITOS, FIRMWARE Y PRUEBAS

Requisito	Implementación	Prueba unitaria
REQ-FUN-001	Lectura del AHT20 cada 5 s con período anclado (`T_MUESTREO_MS`)	Verificación en hardware (Fase 3)
REQ-FUN-002	Apertura en el mismo ciclo de la lectura que supera el umbral; recorrido máximo 1.5 s	`test_fun002_abre_en_menos_de_2s`, `test_humedad_alta_abre`, `test_final_de_carrera_detiene_motor`
REQ-FUN-003	Cierre tras 30 s continuos en rango seguro, con histéresis	`test_fun003_cierra_tras_30s_seguros`, `test_histeresis_no_cierra_a_34C`, `test_interrupcion_del_rango_seguro...`
REQ-FUN-004	Alarma por flanco del reed fuera de mantenimiento: buzzer 5 s, LED rojo mientras siga abierto	`test_fun004_alarma_buzzer_5s`, `test_fun004_sin_alarma_en_mantenimiento`
REQ-FUN-005	Pulso IR alterna la rejilla y suspende el control automático 60 s	`test_fun005_ir_alterna_y_vuelve_a_auto_en_60s`, `test_fun005_ir_cierra_aunque_haga_calor`
REQ-FUN-006	LED verde ($< 30\,^{\circ}\mathrm{C}$ y $< 65\ \%$), rojo ($\geq$ umbral de apertura), ámbar en otro caso	`test_inicio_cerrada_y_led_verde` y verificaciones de color en las demás pruebas
REQ-FUN-007	Botón SW3 o comando `mant_on`/`mant_off`; expira a los 15 min	`test_mantenimiento_expira_a_15_min`
REQ-FUN-008	Tres lecturas fallidas abren la rejilla, LED rojo intermitente	`test_falla_sensor_abre_por_seguridad`
REQ-PER-005	Lectura de VBAT cada 30 s; *deep sleep* bajo 3.40 V sin USB	Verificación en hardware (Fase 3)




Figura 9. Capa superior (F.Cu) con serigrafía. Tarjeta de $80\,\mathrm{mm} \times 60\,\mathrm{mm}$.

tensión de batería y presencia de USB. Recibe en `estacion/<id>/cmd` los comandos `abrir`, `cerrar`, `auto`, `mant_on` y `mant_off`. El identificador `<id>` es la dirección MAC del módulo, y las credenciales de red se guardan en un archivo que no se sube al repositorio.

7.5. *Verificación*

El firmware compila sin advertencias con el núcleo Arduino-ESP32 2.0.17. Ocupa 771 741 bytes de flash (58 %) y 45 752 bytes de RAM (13 %). La lógica de control se verificó con 15 pruebas unitarias escritas con el framework Unity [26], ejecutadas en el computador, que incluyen el desborde del contador de milisegundos a los 49.7 días. Las 15 pruebas pasaron. Los requisitos que dependen de tiempos reales del hardware (REQ-FUN-001 y REQ-PER-005) quedan para verificación en la tarjeta.

VIII. PLAN DE PUESTA EN MARCHA (FASE 3)

Con la tarjeta ensamblada, el encendido inicial seguirá esta secuencia:

1. Inspección visual y medición de continuidad entre VBUS, VSYS, 3.3 V y GND, sin alimentación.
2. Alimentación por USB con JP1 abierto, para medir VSYS en TP2 y la salida del regulador en TP1 sin carga.
3. Soldadura de JP1, programación por USB y verificación de la comunicación serie.
4. Conexión de la celda para verificar la corriente de carga (600 mA) y el cambio de la ruta de potencia al desconectar el USB.
5. Medición del consumo promedio en batería para confirmar la Tabla IV, incluyendo el consumo real del CH340C.
6. Ajuste de `T_MOTOR_MAX_MS` con el mecanismo de la rejilla y prueba de los requisitos funcionales.

IX. CONCLUSIONES PARCIALES

En esta segunda entrega se llevó la arquitectura de la Fase 1 a un prototipo fabricable: un esquemático jerárquico de 99 símbolos, una PCB de cuatro capas de $80\,\mathrm{mm} \times 60\,\mathrm{mm}$ sin violaciones de DRC, los archivos de fabricación y ensamble y una cotización de unos 100 USD para 5 tarjetas ensambladas. El firmware preliminar implementa los requisitos funcionales con una lógica de control independiente del hardware, verificada con 15 pruebas unitarias.

La revisión de la Fase 1 corrigió los puntajes de las matrices de selección y el diagrama de bloques, y mostró que el rango de batería de REQ-PER-004 y la autonomía de REQ-PER-003 no eran alcanzables como estaban escritos; ambos se ajustaron con base en cálculos. Quedan como trabajo de la Fase 3 la fabricación, la puesta en marcha y la medición del consumo real, en particular el del CH340C, que es el dato de mayor incertidumbre del presupuesto de potencia.

ANEXOS

Se entregan como anexos el proyecto de KiCad (esquemático, PCB, librería de símbolos y reglas), los archivos de fabricación (Gerber, taladrado, BOM, CPL y esquemático en PDF) y el código fuente del firmware con sus pruebas unitarias.



(a) (b) (c)

Figura 10. (a) In1.Cu, plano de GND. (b) In2.Cu, plano de 3.3 V. (c) B.Cu, capa inferior (vista espejada). El corte superior de los planos corresponde a la zona sin cobre de la antena.




Figura 11. Cotizador en línea de JLCPCB con los Gerber del proyecto: tarjeta de 4 capas de 60 mm × 80 mm detectada, 5 unidades por 8.00 USD y envío estimado de 26.86 USD.




Figura 12. Máquina de estados de la rejilla. En ABRIENDO y CERRANDO el L9110S se acciona con PWM del 80 %; en los estados estables ambas entradas quedan en bajo.

REFERENCIAS

[1] *ISO/IEC/IEEE 29148:2018, Systems and software engineering – Life cycle processes – Requirements engineering*, International Organization for Standardization, 2018.

[2] J. Ropero y S. Rueda, "Estación de monitoreo ambiental con ventilación automática basada en ESP32: Reporte de avance 1. Requisitos, arquitectura y simulación," Diseño Electrónico CAD, Universidad Autónoma de Manizales, 2026.

[3] I. A. Arias, *Course Project Specification: Electronics Systems Product Design*, documento de la asignatura Diseño Electrónico CAD, Universidad Autónoma de Manizales, 2026.

[4] Espressif Systems, *ESP32 Series Datasheet*. [En línea]. Disponible: https://www.espressif.com/sites/default/files/documentation/esp32_datasheet_en.pdf

[5] Espressif Systems, *ESP32-WROOM-32E & ESP32-WROOM-32UE Datasheet*. [En línea]. Disponible: https://www.espressif.com/sites/default/files/documentation/esp32-wroom-32e_esp32-wroom-32ue_datasheet_en.pdf

[6] Espressif Systems, *ESP32 Hardware Design Guidelines*. [En línea]. Disponible: https://docs.espressif.com/projects/esp-hardware-design-guidelines/en/latest/esp32/

[7] NanJing Top Power ASIC Corp., *TP4056: 1A Standalone Linear Li-Ion Battery Charger with Thermal Regulation in SOP-8*, hoja de datos.

[8] Fortune Semiconductor, *DW01A: One Cell Lithium-ion/Polymer Battery Protection IC*, hoja de datos.

[9] Fortune Semiconductor, *FS8205A: Dual N-Channel Enhancement Mode Power MOSFET*, hoja de datos.

[10] Diodes Incorporated, *AP2112: 600mA CMOS LDO Regulator with Enable*, hoja de datos.

[11] ASIC, *L9110S: Dual-Channel Motor Driver*, hoja de datos.

[12] Nanjing Qinheng Microelectronics (WCH), *CH340 USB to Serial Chip Datasheet*.

[13] STMicroelectronics, *USBLC6-2: Very Low Capacitance ESD Protection*, hoja de datos.

[14] Aosong Electronics, *AHT20 Temperature and Humidity Sensor Datasheet*.

[15] USB Implementers Forum, *Universal Serial Bus Type-C Cable and Connector Specification*, rev. 2.1, 2021.

[16] NXP Semiconductors, *UM10204: I2C-bus specification and user manual*, rev. 7, 2021.

[17] KiCad EDA, *KiCad Documentation*. [En línea]. Disponible: https://docs.kicad.org

[18] Freerouting, *Advanced PCB autorouter*. [En línea]. Disponible: https://github.com/freerouting/freerouting

[19] JLCPCB, "PCB manufacturing & assembly capabilities." [En línea]. Disponible: https://jlcpcb.com/capabilities/pcb-capabilities, accedido nov. 2026.

[20] JLCPCB, "What does your PCB assembly price include?" [En línea]. Disponible: https://jlcpcb.com/help/article/pcb-assembly-price, accedido nov. 2026.

[21] JLCPCB, "How to reduce prototype PCB assembly cost (with real quotes)," oct. 2026. [En línea]. Disponible: https://jlcpcb.com/blog/reduce-pcb-assembly-cost-prototype

[22] Portafolio, "Precio del dólar hoy en Colombia: divisa inicia cerca de los $3.200 este 6 de octubre," oct. 2026. [En línea]. Disponible: https://www.portafolio.co

[23] Espressif Systems, *Arduino core for the ESP32*. [En línea]. Disponible: https://github.com/espressif/arduino-esp32

[24] N. O'Leary, *PubSubClient: A client library for MQTT messaging*. [En línea]. Disponible: https://github.com/knolleary/pubsubclient

[25] Adafruit Industries, *Adafruit AHTX0 Library*. [En línea]. Disponible: https://github.com/adafruit/Adafruit_AHTX0

[26] ThrowTheSwitch, *Unity Test Framework*. [En línea]. Disponible: https://github.com/ThrowTheSwitch/Unity

[27] J. W. Valvano, *Embedded Systems: Real-Time Interfacing to ARM Cortex-M Microcontrollers*, CreateSpace Independent Publishing Platform.

[28] E. Bogatin, *Bogatin's Practical Guide to Prototype Breadboard and PCB Design*, Artech House, 2021.




Figura 13. Hoja de alimentación: entrada USB-C, cargador TP4056, protección de la celda, ruta de potencia, regulador AP2112K-3.3 y medición de VBAT/VBUS.




Figura 14. Hoja del MCU: módulo ESP32-WROOM-32E, desacople, reset/boot, conversor USB-UART CH340C y reset automático DTR/RTS.




Figura 15. Hoja de periféricos: puente H L9110S y motorreductor, sensor AHT20, sensor IR FC-51 con alimentación conmutada, reed, finales de carrera, botón de mantenimiento, LEDs y buzzer.