

Desarrollo de una plataforma de comunicación con periféricos sobre MPSoC de altas prestaciones para Ordenadores de a Bordo en sistemas espaciales

Jorge Alejandro Estefanía Hidalgo

Tutor: Daniel Sánchez García

Ponente: Álvaro Araujo Pinto

Departamento de Ingeniería Electrónica · B105 Electronic Systems Lab

Madrid, 2026

Índice

- 01 Contexto y objetivos**
LINCE · el problema · qué se pide a la plataforma
- 02 Firmware**
transceptor VHDL · driver RTEMS 7 · transporte PS-PL
- 03 Hardware**
tres PCB de expansión de la ZCU102
- 04 Resultados**
validación en placa · comparativa de transportes
- 05 Conclusiones y líneas futuras**

01

Contexto y objetivos

El proyecto LINCE, qué se le pide a la plataforma y qué se propone construir.

Proyecto LINCE

100–200 kg

microsatélites en órbita baja

STARTICAL

constelación demostradora

COTS

en lugar de silicio rad-hard

Quién	Qué aporta
Indra	lidera LINCE y fija los requisitos
Sener	firmware del ordenador de a bordo
UPM · B105	comunicaciones del OBC ← este TFM

ENFOQUE NewSpace

Componentes comerciales, no cualificados para espacio.

La radiación se mitiga con redundancia.

Requisitos de partida

14

enlaces RS422/RS485 simultáneos
requisito de LINCE

0


transceptores serie
en la ZCU102 de fábrica

1

banco de ensayo
que hay que diseñar y fabricar

CADA ENLACE, CON SU PROPIO FORMATO DE TRAMA

Periféricos	propulsores · cámaras · seguidores de estrellas · sensores térmicos
Por enlace	baudrate · paridad · bits de datos · bits de parada · orden de bit
A minimizar	área de lógica programable · carga de CPU
El banco	la ZCU102 no trae los transceptores ni los conectores del satélite



Objetivos

Objetivo principal · plataforma funcional y validada de comunicación con periféricos serie sobre el MPSoC ZCU102.

1

Transceptor serie VHDL

configurable en ejecución

2

Transporte PL↔PS

alternativas, medida y elección

3

Driver sobre RTEMS 7

API pública de 6 funciones

4

Placa de comunicación serie

los 14 canales a la vez

5

Placas CDHS y AOCS


bajo especificación de Indra

6

Integrar y validar

ZCU102 ↔ las tres placas

Arquitectura de la plataforma




En azul, diseño propio; en verde, software y hardware externo · los números marcan el objetivo específico que cubre cada bloque.

02

Firmware

Transceptor en VHDL, driver sobre RTEMS 7 y el transporte de datos entre procesador y FPGA.

Transceptor serie configurable en VHDL



CONFIGURABLE EN EJECUCIÓN

50 – 4 M	baudios · 54 velocidades
5 – 9	bits de datos
5	modos de paridad
1 · 1,5 · 2	bits de parada
LSB / MSB	orden de bit
SLO	limitador de slew rate

Verificación del transceptor en simulación

58 medidas

NCO · 29 velocidades × 2 modos, promediando 200 períodos

ERROR DE FRECUENCIA DEL NCO

Baudios	Medido (Hz)	Error
9.600	9.600,002	0,2 ppm
115.200	115.200,074	0,6 ppm
921.600	921.616,515	17,9 ppm
3.686.400	3.685.956,506	-120,3 ppm

Peor caso: 120 ppm — dos órdenes de magnitud por debajo de la tolerancia habitual de $\pm 2\%$ de un UART.

450 / 450 tramas

canal completo · 150 configuraciones × 3 tramas, dato a dato

BARRIDO COMPLETO DEL CANAL · tb_CONFIGURABLE_SERIAL_TOP

```
==== TB START: TX->RX loopback tests ====
PASS cfg bits=5 order='0' stop=1 par=0 sent=11 rec=11
...
PASS cfg bits=9 order='1' stop=3 par=4 sent=134 rec=134
==== TESTS FINISHED ====
Passed = 450 / Total = 450
```

Ninguna configuración disparó PAR_ERROR ni FRAME_ERROR.

RTEMS 7, el sistema operativo del procesador

Tiempo real

RTOS de código abierto para sistemas de misión crítica

ESA y NASA

estándar de facto en la industria aeroespacial

Sin MMU

un espacio físico, un proceso, varios hilos

Latencia de interrupción

baja y determinista: no hay traducción de direcciones

Concurrencia

hilos sobre un único espacio de memoria, SMP habilitado

Periféricos propios

sin driver previo: control total y todo el trabajo

En este trabajo

BSP zynqmp_apu, compilado desde fuente con RTEMS Source Builder

Sin memoria virtual no hay fallo de página que retrase una ISR · a cambio, el acceso a la lógica programable hay que declararlo a mano en el arranque.

Driver serie sobre RTEMS 7

API PÚBLICA · 6 FUNCIONES

Transceiver_Global_INIT(void)

descubre canales, prepara INTC, instala la ISR

Transceiver_Init(dev, id, cfg)

una vez por canal

Transceiver_SetRxCallback(dev, cb, arg)

callback de recepción

Transceiver_Read(dev, buf, maxlen)

extrae lo recibido, no bloquea

Transceiver_Send(dev, data, len)

encola y retorna

Transceiver_SendString(dev, s)

ídem, para cadenas

Descubrimiento dinámico del hardware

Ninguna dirección fija en el código. Un AXI GPIO de solo lectura publica N, el stride y la base; el driver deduce cada canal. El mismo binario sirve de 1 a 14 canales.

Procesado diferido

La ISR maestra hace lo mínimo y delega en una tarea worker por canal. La copia corre como tarea planificable: la latencia de interrupción no depende del volumen de datos.

Gestión interna

Buffer circular de 4 KB por canal y semáforo binario que serializa las llamadas concurrentes. Los 14 canales comparten un único AXI INTC: 28 fuentes reducidas a una línea.

Coste de las interrupciones

≈ μs

cuesta una interrupción, mueva un byte o mil


1 byte = 1 IRQ

en la variante de partida

× 14

enlaces: el umbral de saturación llega 14 veces antes

Interrupt livelock · Mogul y Ramakrishnan, 1997



La CPU no interviene en el camino de datos.

LA SALIDA

**Interrumpir por paquete,
no por byte.**

Tres arquitecturas de transporte PS–PL

Implementadas las tres por completo y medidas con el mismo programa de pruebas — no elegidas sobre el papel.

A

AXI GPIO

Un registro por canal sobre AXI-Lite.

El procesador toca cada byte.

referencia de partida

B

14 × AXI DMA

Un motor DMA completo por canal.

Saca a la CPU del camino de datos.

PG021 · un stream por motor

C

AXI MCDMA + puente VHDL

Un motor multicanal compartido.


Multiplexado por TDEST.

PG288 · única variante con RTL propio

► **SOLUCIÓN FINAL**

Criterios de comparación · interrupciones por KB · ocupación de LUT · líneas de interrupción disponibles · caudal · latencia · escalado con la velocidad de línea.

Variante A · AXI GPIO

**460**

LUT por canal · la más ligera


1.250

interrupciones por KB

30 %

del techo físico, y no escala

Variante B · 14 × AXI DMA



2.873

LUT por canal · 6× la huella de GPIO


28

líneas de IRQ, y el PS ofrece 8

14,67 %

del dispositivo: incompatible con TMR

Variante C · AXI MCDMA con puente VHDL



1.014

LUT por canal · menos de la mitad que B

3

líneas de IRQ, de las 8 disponibles

3

interrupciones por KB

Depuración del bus AXI-Stream

Sin observabilidad desde software · el motor deja de aceptar datos y el canal enmudece, sin bit de estado ni interrupción.

Paquete acotado

512 B buffer interno del motor RX

- ▶ MAX_PKT = 256 B, la mitad: invariante, no una carrera ganada

TLAST registrado

1 ciclo se congela al ofrecer el byte

- ▶ combinacional sobre «FIFO vacía» lo tumbaría la contrapresión

0/36 → 36/36

batería en placa tras las correcciones

802 checks · 0 errores

tb_bridge_rx, byte a byte

SIM_RESULT: PASS


tb_system_e2e a 921.600 8N1

03

Hardware


Tres placas de expansión de la ZCU102, diseñadas, fabricadas y montadas.

Tres PCB de expansión de la ZCU102




Comunicación serie

- 14 × LTC2865
- bus A: RS485, 7 nodos
- buses B y C: RS422
- topología por jumper



CDHS

- CAN redundante
- 3 × RS422/RS485
- 4 PWM de calentadores
- ADC de 4 termistores



AOCS

- 6 × RS422/RS485
- PWM de motores, 3 ejes
- 2 × SpaceWire
- 8 conectores D-Sub-9

Altium Designer • reglas de PCBWay, no propias → fabricables a coste ordinario en primera tirada. Montaje propio: stencil, pasta y horno de reflujo.

H587754RS1N142

RS422 Bus 2

RS422 Bus 1



Designed by:
Jorge A. Estefania

6 3V3 12

SEL-0

A B

SEL-6

6 RS485-0/6

RS485-0

485-6

485-5

485-4

485-3

485-2



485-1

485-0


Placa de comunicación serie · 14 × LTC2865

120R

120R



CDHS



AOCS

Selección de componentes

Los bancos de E/S del FMC operan a 1,8 V (carril VADJ) · todo lo conectado directamente tiene que admitirlo

Herencia de vuelo: 0 candidatos

- Generación tecnológica anterior
- Interfaz a 3,3 V o 5 V, nunca 1,8 V
- Rad-hard: coste y plazos fuera de NewSpace

Grado automotriz · AEC-Q100


THVD1424RGTR serie de CDHS y AOCS

TCAN1044AVDRQ1 CAN


ADS7950QDBTRQ1 ADC SAR 12 bits

LTC2865 placa serie, hasta 20 Mbps


Hardware de validación funcional, no modelo de vuelo · para el modelo de vuelo habrá que cambiar VADJ o interponer adaptadores.



RS422 · 4 hilos



RS485 · 2 hilos



CAN · nominal a redundante

04

Resultados

Validación de las tres placas y comparativa medida de las tres arquitecturas de transporte.

ZCU102 + CDHS sobre FMC HPC0



Validación de las placas CDHS y AOCS

26 / 26 PASS

batería del driver CANps · inicialización · loopback interno · transferencia física CAN0↔CAN1 · filtrado de ID estándar y extendido · tramas RTR · interrupción hardware

Interfaz	Ensayo	Detalle	Resultado
RS422 / RS485	consola interactiva y arneses de loopback	CDHS 3 canales · AOCS 5	correcto
Bus CAN	batería CANps, 26 pruebas	CAN0 ↔ CAN1 físico	26/26 PASS
ADC de termistores	barrido de tensión en CH2	ADS7950 · 12 bits por SPI	lineal 0–4095
PWM de calentadores	medida en el conector J5	10 / 5 / 1 kHz y 100 Hz	correcto
PWM de motores	giro alternado en los 3 ejes	puentes en H · AOCS	correcto
SpaceWire	—	capa física LVDS expuesta	sin validar


SpaceWire sin validar · la placa expone la capa física LVDS, pero ejercitarlo exige implementar Data-Strobe, la FSM de enlace y los niveles de paquete y red: excede el alcance.


2 DC1M
1X 1.00V/
-3.00V

sin terminación

2 DC1M
1X 1.00V/
-3.00V

con $60\ \Omega + 60\ \Omega$





14 transceptores en 3 buses · A: RS485 de 7 nodos

Caracterización eléctrica de la placa serie

9 TESTS SOBRE COBRE REAL · 14 TRANSCEPTORES

Test	Resultado
T1 Reposo	0 bytes espurios en 14 canales
T2 Topología	buses puenteados, 0 cruces
T3 Multipunto	6/6 esclavos íntegros hasta 460 kbaudios
T5 Limitador SLO	los 3 buses limpios a 4 Mbaudios
T6 Vuelta del bus	guard time mínimo de 0 µs
T7 Diafonía	0 bytes de fuga entre buses
T8 Colisión	trama corrupta y el bus se recupera
T9 Estabilidad 10 s	RS422: BER 0 · RS485 multipunto: 147 ppm


0 fallos

de transmisión en la campaña completa, sobre las tres topologías de bus



- **Bus A** · RS485 multipunto de 7 nodos.
- **Buses B y C** · RS422 en estrella, 4 y 3 nodos.

El cronómetro va siempre en el receptor, nunca al retornar del envío: MCDMA bloquea en transmisión y las otras dos no.

Efecto del limitador de slew rate




Un bit de configuración cuadruplica el techo de la placa · el limitador viene activo de fábrica; desactivado desde el MPSoC con el bit SLO, los tres buses van limpios a 4 Mbaudios con BER nulo, sin tocar cobre ni lógica.




Comparativa de transportes · caudal

Buses cerrados dentro de la FPGA — el módulo de loopback reproduce la topología de la PCB: mide el transporte PS–PL, no la capa física.



GPIO: ×35 en velocidad de línea → solo +41 % de caudal. MCDMA escala linealmente hasta 344.781 B/s a 4 Mbaudios, el 99 % del techo físico.


Comparativa de transportes · interrupciones



En GPIO, IRQ de TX = bytes transmitidos (22.161 = 22.161): la CPU toca cada byte.

Esa única cifra explica el resto · latencia, 99 % del techo y escalabilidad.

Comparativa de transportes · ocupación y margen para TMR



28 líneas de interrupción en DMA14 y el silicio ofrece 8: límite del dispositivo, no del diseño.

Con TMR futuro · MCDMA cabe en el 16 % del dispositivo; DMA14 pide el 44 %.

Comparativa de transportes · la decisión

	A · GPIO	B · DMA14	C · MCDMA
Lógica (LUT)	6.434 · 2,35 %	40.217 · 14,67 %	14.191 · 5,18 %
LUT por canal	460	2.873	1.014
IRQ por KB	1.250	3,8 (solo TX)	3
Líneas IRQ necesarias	1	28 (el PS ofrece 8)	3
Caudal en 1 canal	3.471 B/s · 30 %	—	11.461 B/s · 99 %
Latencia de trama	4.606 µs	—	1.530 µs
Escala con el baudrate	no	—	sí

- **GPIO** · descartado por CPU: interrupt livelock.
- **DMA14** · resuelve el problema correcto por un camino que no escala: 2,8× más lógica y 28 líneas de IRQ donde el silicio ofrece 8.

Se adopta MCDMA con puente VHDL · las tres se implementaron y midieron sobre la misma ZCU102: la elección está respaldada por medidas propias, no por catálogo.

05

Conclusiones

Qué queda cumplido, qué queda declarado como pendiente y por dónde sigue.

Conclusiones

Objetivo	Resultado medido	
1 Transceptor VHDL	450/450 tramas · NCO a 120 ppm	cumplido
2 Transporte PL↔PS	3 IRQ/KB · 99 % del techo	cumplido
3 Driver RTEMS 7	API de 6 funciones · 1 a 14 canales	cumplido
4 Placa serie	9 tests · 0 fallos · 4 Mbaudios	cumplido
5 Placas CDHS y AOCS	fabricadas sin retrabajos	cumplido
6 Integración	todo validado salvo SpaceWire	con excepción

20.188

líneas de código propio

40,1 %

automatización: TCL, Bash y Python

0,97 : 1

testbench frente a RTL sintetizable

4.710

líneas de VHDL sintetizable

SpaceWire sin validar · la capa física LVDS está en la placa; ejercitarla exige Data-Strobe, FSM de enlace y niveles de red: excede el alcance.

Arquitectura elegida por datos, no por catálogo · contribución directa a LINCE y base de trabajo para el B105.

Líneas futuras

INMEDIATO

- Invertir el valor por defecto de SLO
- Fabricar y probar la revisión V2 de AOCS
- Completar la medida de recepción de DMA14

MEDIO PLAZO

- Poner en servicio SpaceWire sobre la capa física ya disponible
- Colgarlo del MCDMA: admite más canales sin rediseño
- Ampliar driver y pruebas a condiciones de operación

LARGO PLAZO

- TMR del transceptor, del puente y de la lógica propia
- Scrubbing de configuración, watchdog y ECC
- Componentes con herencia de vuelo

Gracias por su atención

Preguntas

Jorge Alejandro Estefanía Hidalgo

Tutor: Daniel Sánchez García · Ponente: Álvaro Araujo Pinto


B105 Electronic Systems Lab · Departamento de Ingeniería Electrónica · ETSIT-UPM



Diapositivas de reserva

Material de apoyo para el turno de preguntas


RS485 — bus multipunto compartido



Solo un nodo transmite a la vez; el resto permanecen a la escucha.

Bus A de la placa serie: 7 nodos

RS422 — punto a punto full-duplex




Un único transmisor por par: no hace falta compartir el medio.

Buses B y C de la placa serie

Coste de software y latencia por variante

Variante	Código	RAM driver	Líneas IRQ	Tareas	Semáforos
GPIO	3.099 B	114.688 B	1	14	28
DMA14	3.036 B	115.584 B	2	1	15
MCDMA	3.884 B	122.434 B	3	1	17

- **Memoria total similar** · 112–120 KB, dominada por los buffers de 4 KB por canal.
- **Diferencia clave** · GPIO necesita una tarea de recepción por canal (14 tareas, 28 semáforos); las variantes con DMA operan con una sola tarea de despacho.



Presupuesto y coste energético

Partida	Importe
Mano de obra (beca real)	5.000,00 €
Recursos materiales amortizados	4.002,72 €
Gastos generales (15 % s/ CD)	1.350,41 €
Beneficio industrial (6 %)	621,19 €
Material fungible	1.442,92 €
IVA (21 %)	2.607,62 €
TOTAL	15.024,86 €

Con tarifa de mercado de ingeniero junior (30 €/h sobre 800 h equivalentes) el total rondaría los 43.000 €.

ENERGÍA POR BYTE ÚTIL · 6 RECEPTORES SIMULTÁNEOS

Variante	Potencia	Caudal	E/byte
GPIO	3,52 W	20.838 B/s	169 µJ
MCDMA	3,62 W	68.504 B/s	52,8 µJ

- **3,2× más eficiente por byte** consumiendo sólo 0,10 W más (+2,8 %).
- **Margen doble** · CPU liberada y área liberada; en un satélite con presupuesto de potencia cerrado, cada vatio de aviónica no está disponible para la carga de pago.
- **Limitación** · cifras de potencia estimadas por el implementador de Vivado, válidas para comparar variantes entre sí, no medidas en carril.