

EXAMEN PARCIAL DE FUNDAMENTOS DE COMPUTADORES

CURSO 2015-16, PRIMER PARCIAL (CONV. DE JUNIO), 12 DE FEBRERO DE 2016

1. (1 punto) Dados los siguientes números: $A = +(27)_{10}$, $B = -(127)_8$, $C = +(74)_{16}$ y $D = +(1111010)_2$

a) (0,5 puntos) Expréselos en representación en complemento a 2 con 8 bits

- b) (0,5 puntos) Efectúe las operaciones (A-B) y (-C-D) indicando en cada caso si hay desbordamiento y/o acarreo y el por qué.
- 2. (2,5 puntos) Un depósito de agua cuenta para su llenado con dos electroválvulas (E1 y E2) que suministran un caudal de 50 y 10 litros/minuto respectivamente. El nivel del agua en su interior puede conocerse mediante la lectura de 3 sensores (S1, S2 y S3) tales que:
 - La salida del sensor S1 vale 1, cuando se ha llegado al 100% de la capacidad del depósito.
 - La salida del sensor S2 vale 1, si la cantidad de agua en el depósito supera el 90%.
 - La salida del sensor S3 vale 1, si el nivel se encuentra por encima del 60%.

Se desea diseñar un sistema combinacional que controle la activación de las electroválvulas en función del valor de los sensores según las siguientes especificaciones:

- Cuando la cantidad de agua existente en el depósito se encuentre entre el 0 y el 60% de la capacidad total, se deberá llenar el depósito a razón de 60 litros/minuto.
- Si el nivel de agua se encuentra entre el 60 y el 90%, la velocidad de llenado será de 50 litros/minuto.
- Si el nivel se encuentra entre el 90 y el 100%, se procederá a terminar de llenar el depósito con un caudal de 10 litros/minuto.
- Si el nivel ha llegado a su punto máximo, es decir al 100%, se deben cerrar ambas electroválvulas.

Se pide:

- a) (0,5 puntos) Obtener la tabla de verdad del sistema.
- b) (1 punto) Utilizando el menor número de puertas NAND, implementar un circuito con el comportamiento anteriormente especificado.
- c) (0,5 puntos) Implementar el control de E1 utilizando un decodificador 3 a 8 y el menor número de puertas lógicas.
- d) (0,5 puntos) Implementar el control de E2 utilizando un multiplexor 4 a 1 y el menor número de puertas lógicas.
- 3. (1 punto) Usando un sumador binario de 8 bits así como las puertas y/o multiplexores que necesite, diseñe un sumador saturado de 8 bits en C2. Su comportamiento es el siguiente:
 - Si al realizar la suma se produce un desbordamiento positivo (es decir, el resultado de la suma sería positivo pero requeriría más de 8 bits para ser representado correctamente en C2), el sumador devuelve el máximo valor representable en C2 con 8 bits.
 - Si al realizar la suma se produce un desbordamiento negativo (es decir, el resultado de la suma sería negativo pero requeriría más de 8 bits para ser representado correctamente en C2), el sumador devuelve el mínimo valor representable en C2 con 8 bits.
 - Si al realizar la suma no se produce desbordamiento alguno (es decir, el resultado de la suma puede representarse correctamente en C2 con 8 bits), el sumador devuelve el resultado de dicha suma.
- **4. (2,5 puntos)** Sea un sistema secuencial con una entrada de 2 bits (\underline{X}) , una salida de un bit (Z) y que se comporta según la siguiente expresión:

$$Z(t) = \begin{cases} 1 & si \, \underline{X}(t-2) = (01) \, y \, \underline{X}(t-1) = (10) \\ 0 & en \, caso \, contrario \end{cases}$$

Se pide:

- a) (1 punto) Especificar el sistema mediante un diagrama de estados de tipo Moore.
- b) (0,5 puntos) Obtener las tablas de transición y de salida del sistema.
- c) puntos) Implementar el sistema con biestables D y una ROM.
- 5. (3 puntos) Utilizando un contador módulo 4 con carga en paralelo y el mínimo número de puertas lógicas, implemente un sistema secuencial cuya salida de 2 bits (Z) en función de una entrada de 2 bits (X) siga repetidamente las siguientes secuencias:
 - Si $\underline{X} = 0$, la salida del sistema seguirá la secuencia 0,1,2,3...
 - Si $\underline{X} = 1$, la salida del sistema seguirá la secuencia 0,2,1,3...
 - Si $\underline{X} = 2$, la salida del sistema seguirá la secuencia 0,3,1,2...

Si el valor de entrada cambia en un cierto ciclo, el sistema seguirá la nueva secuencia a partir del dígito que esté en la salida en dicho ciclo (véase la figura).

X(t)	0	0	0	0	0	2	2	2	2	2	2	1	1	1	1
Z(t)	0	1	2	3	0	1	2	0	3	1	2	0	2	1	3
l	Secuencia "0123"								I			L	l		
								Secuencia "0312"							
	C "0012"									1.033					

Secuencia "0213"

diagrama de Estados 15
tables sup - 075
vasto -075

1 Februs 2016 1 N=+27 1+27/-> divido recorsivamente par 2 par encartar la magnitud representata en bihavio puro B=-(127)x 1-1278/ - cada digito se sostiture por la representación bicava can 36Hs 1-127/ = 005050111/2p = 00101011/cz para acoctra -127, cambiamos el signo: 4 10 10 1000 710101000d 11010100 k2

Cat 8bits [1010100 k2

C=+(24)() & substitute cach , 48its perso representant

1416 = [011101000e2]

D= (011101000e2) 01111010

A = 000 11011CZ B = 10101005CZ \$ = 01110100CZ

+ coolloil + coolloil 1010010 Adabodiviento, la soma de 2 positivos da un positivo Acarreo sel node bits de resoltado y de los opeandos es el viscuro.


 $\boxed{-C-D} = -C+(-D)$


C = 01110100 -C + 10001011 + 4 10001100


D=01111010 -C=010000101 + 4

100001100

I destadujente > la sana de 200 positivos reportivos reportedo fiere unas bitas, los operandos









Es un reconoceto de Patron Moore G. tiene 2 entradas en lugar de S. los estades son los siguientes so - No ha llegado uingdia candinaaon de Leutedas q. farme parte del partidos señal de Reset. SI - ha llegado la primera parte de la Seschaa) A=0 12=1 Si-ha llegado la segunda parte del parte del patran JA=1 B=¢ Vamos a ver un ejemplo:

00 1/0 1/0 1/0 1/0 0/0 0/0 0/0

11 0 1/1 0 0/0 0 0/0 0/0

11 0 1/2-1 2=1 Cy estos tres casos reconoce el partros





5) Un Contador Modolo 4 tiche 4 estados


So - salida = 4

Si - salida = 1

Si - salida = 2

Si - salida = 3

aprovechedo les capacidades de carga paralela (6d) es contados hay que recover los estados del contador segun el relar de la entre de X



2 bits pera codificar los & hecesitch estados

SO 00 S1 0 1 S2 1 0 S3 1 1 Es Es m d'signiente estado

Ps Po -> Es la entada paralela q. has s. esaca por por implemento das saltos en el diasana de ostado

(10


Recorda q. could de signente estado corresponde a una cuenta vatural (p.e. despres del Se va Se o despres del Se va el Se) se activa la cuenta y la settal load se deja a d

coando el signente estado vo corresponde a una cuenta vatoral hay q. realizar una carga paralela 12-1; c=d

ELECTATO	G 6	16 C PaPo
0000	01	0 - 1
0011	101	01 - 11
0110	10	1 - 10
1000	01	1 - 00
1010	00	
1100	000	1-00
(110)	01	

(1)


clevamente & ve q. la setial d'evecta c Siecupre prede estar a s. 12 11.



U=Xo+x

R=Cn

R



Po = En Goti + E Eo XI + E, Eo XI + E, Eo XI + E1 Go XI Esta expresion se produmodificar posa 9. otilice protas xor. Sacando facto conúl:

72 (E, EO + E, EO) + ×1 (E, EO) = X1 (E, EO) + ×1 (E, EO)

