Implementación HW/SW de Arquitecturas de Clasifiación de Paquetes Sobre Lógica Reconfigurable.

Jairo Trad y Luis R. Romano

Laboratorio de Comunicaciones Digitales Universidad Nacional de Córdoba, Facultad Ciencias Exactas, Físicas y Naturales

January 6, 2012



- Motivación
 - Requerimientos
 - Soluciones
 - Problema marco
 - Objetivos
- Sistema
 - Solución Propuesta
 - Descripcion funcional de cada bloque
 - Algoritmos de Clasificación
 - Modulo extractor de cabeceras
- 3 Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
- 5







Requerimientos

- Solucione
- Problema marco
- Objetivos

2 Sistem

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementació
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
 - Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algoritmos





Requerimientos de procesamiento en Redes

Características de Tráfico

- Las redes de datos crecen en Complejidad: nuevas aplicaciones, multimedia
- Las redes de datos crecen en Velocidad: n x 100Gbps (1Tbps@2015)
- Consolidación de múltiples servicios sobre redes Ethernet
- Redes Locales, Metropolitanas y Extensas utilizan Conmutación de Paquetes
- Adopción de tecnologías para virtualización en redes y servidores

Procesamiento de Paquetes

- Los enlaces ofrecen alta capacidad. El procesamiento de paquetes es crítico y debe optimizarse
- El procesamiento a velocidad de línea
- Paquete Ethernet mínimo = 64bytes → 6nanosegundos/paquete

Requerimientos de procesamiento en Redes

Características de Tráfico

- Las redes de datos crecen en Complejidad: nuevas aplicaciones, multimedia
- Las redes de datos crecen en Velocidad: n x 100Gbps (1Tbps@2015)
- Consolidación de múltiples servicios sobre redes Ethernet
- Redes Locales, Metropolitanas y Extensas utilizan Conmutación de Paquetes
- Adopción de tecnologías para virtualización en redes y servidores

Procesamiento de Paquetes

- Los enlaces ofrecen alta capacidad. El procesamiento de paquetes es crítico y debe optimizarse
- El procesamiento a velocidad de línea
- Paquete Ethernet mínimo = 64bytes → 6nanosegundos/paquete



- Requerimientos
 - Soluciones
 - Problema marco
- Objetivo

Sistem

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
 - Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algortimos







Soluciones

Granularidad

- Actualmente → paquetes de longitud variable
- Peor caso → mínima longitud (64 bytes en Ethernet)
- Tendencia → agregación de paquetes en flujos
- Ejemplos: Multi-protocol Label Switching (MPLS), VLANs (802.1Q)



Agregacion de flujos



Virtualizacion de redes

Tecnologías Actuales

$Requerimientos \rightarrow \textbf{flexibilidad, performance}$

Circuitos de Propósito Específico (ASICs)

- Cientos de bloques especializados trabajando en paralelo
- Alto desempeño. No programables, alto costo y tiempo de desarrollo.

Procesadores de Red (NPs

- Múltiples elementos de procesamiento, buena performance para ciertas tareas. IXP(Intel), PowerNP (IBM)
- Difícil portabilidad, interfaces propietarias

Procesadores de Propósito General (GPPs

- Arquitectura PC + Software especializado: Click, Zebra/Xorp/Quagga
- Alta flexibilidad, bajo costo. Limitación por transacciones con RAM y naturaleza secuencial

Tecnologías Actuales

$Requerimientos \rightarrow \textbf{flexibilidad, performance}$

Circuitos de Propósito Específico (ASICs)

- Cientos de bloques especializados trabajando en paralelo
- Alto desempeño. No programables, alto costo y tiempo de desarrollo.

Procesadores de Red (NPs)

- Múltiples elementos de procesamiento, buena performance para ciertas tareas. IXP(Intel), PowerNP (IBM)
- Difícil portabilidad, interfaces propietarias

Procesadores de Propósito General (GPPs)

- Arquitectura PC + Software especializado: Click, Zebra/Xorp/Quagga
- Alta flexibilidad, bajo costo. Limitación por transacciones con RAM y naturaleza secuencial



Tecnologías Actuales

$Requerimientos \rightarrow \textbf{flexibilidad, performance}$

Circuitos de Propósito Específico (ASICs)

- Cientos de bloques especializados trabajando en paralelo
- Alto desempeño. No programables, alto costo y tiempo de desarrollo.

Procesadores de Red (NPs)

- Múltiples elementos de procesamiento, buena performance para ciertas tareas. IXP(Intel), PowerNP (IBM)
- Difícil portabilidad, interfaces propietarias

Procesadores de Propósito General (GPPs)


- Arquitectura PC + Software especializado: Click, Zebra/Xorp/Quagga
- Alta flexibilidad, bajo costo. Limitación por transacciones con RAM y naturaleza secuencial




Nuevas tecnologías

Dispositivos Lógicos Programables (FPGAs)


- Permiten reconfiguración y reprogramación, contando con librerías de Open Hardware.
- Su performance no es lejana a la de un ASIC. Fabricantes: Altera, Xilinx, Actel.
- Incorporación creciente de bloques hardcore especializados



Implementación con GPPs



Implementación con NPs



Implementación con FPGAs



- Requerimientos
 - Soluciones
 - Problema marco
- Objetivos



- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
 - Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algortimos





Clasificación de Paquetes

Clasificación

- La necesidad de procesar cada vez más paquetes de datos lleva a lo que se conoce como clasificación.
- Es el proceso de categorización de paquetes en distintos flujos.
- Efectuada en base a un número de campos de una cabecera.
- En general, para una clasificación basada en N campos, se dice que la misma es N-dimensional (o multidimensional)
- Un caso en particular de la clasificación unidimensional (N=1) utilizando el campo IP destino es lo que se conoce como IP Lookup.

IP LookUp

IP Lookup

- Se lleva a cabo en el dispositivo de enrutamiento.
- Un paquete llega por una interfaz de entrada. Éste porta una dirección IP determinada.
- El dispositivo consulta una tabla de forwardeo para determinar la interfaz de salida para el paquete en cuestión
- Dicha tabla contiene un conjunto de prefijos con sus correspondientes interfaces de salida.
- El paquete es correspondido con el prefijo más largo que esté contenido en la dirección de destino y luego es redirigido a la correspondiente interfaz de salida.



- Requerimientos
 - Solucione
 - Problema marco
- Objetivos



- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementació
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
 - Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algortimos





Objetivos

Generales

- Estudiar las diversas arquitecturas de clasificacion de paquetes para poder encontrar las limitaciones en la implementacion de las mismas tanto en software como en hardware.
- Ganar conocimiento acerca las diversas posibilidades que ofrecen las FPGA para la implementacion de este tipo de algoritmos y las opciones con las que se cuenta a la hora de implementar un sistema embebido en este tipo de dispositivos.

Específico:

- Implementar un sistema embebido que realice la clasificiación unidimensiona de paquetes mediante una arquitectura mixta, Hardware-Software, en lógica reprogramable y que permita contratastar algunos de los algoritmos de clasificación existentes
- Implementar como mínimo dos algoritmos de clasificación
- Mejorar las algoritmos anteriormente mencionados, poniendo el foco en optimizar el código.



Objetivos

Generales

- Estudiar las diversas arquitecturas de clasificacion de paquetes para poder encontrar las limitaciones en la implementacion de las mismas tanto en software como en hardware.
- Ganar conocimiento acerca las diversas posibilidades que ofrecen las FPGA para la implementacion de este tipo de algoritmos y las opciones con las que se cuenta a la hora de implementar un sistema embebido en este tipo de dispositivos.

Específicos

- Implementar un sistema embebido que realice la clasificiación unidimensional de paquetes mediante una arquitectura mixta, Hardware-Software, en lógica reprogramable y que permita contratastar algunos de los algoritmos de clasificación existentes.
- Implementar como mínimo dos algoritmos de clasificación.
- Mejorar las algoritmos anteriormente mencionados, poniendo el foco en optimizar el código.





- Requerimientos
 - Solucione:
 - Problema marco
 - Objetivos




- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- 4 Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
- 5 Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algoritmos





Solución





- Requerimientos
 - Soluciones
 - Problema marco
 - Objetivos



- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- 4 Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
- 5 Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algoritmos





Microprocesador

 Recibe una cabecera y la procesa mediante la ejecución de un software de clasificación de paquetes.

Bus de interconexión

Interconecta los componentes del sistema.

Memoria

Almacena el software de clasificación de paquetes.

- Extrae una cabecera a partir de cada paquete recibido
- La envía al software de clasificación
- Recibe la información generada por dicho software



Microprocesador

 Recibe una cabecera y la procesa mediante la ejecución de un software de clasificación de paquetes.

Bus de interconexión

Interconecta los componentes del sistema.

Memoria

Almacena el software de clasificación de paquetes.

- Extrae una cabecera a partir de cada paquete recibido
- La envía al software de clasificación
- Recibe la información generada por dicho software



Microprocesador

 Recibe una cabecera y la procesa mediante la ejecución de un software de clasificación de paquetes.

Bus de interconexión

Interconecta los componentes del sistema.

Memoria

Almacena el software de clasificación de paquetes.

- Extrae una cabecera a partir de cada paquete recibido
- La envía al software de clasificación
- Recibe la información generada por dicho software



Microprocesador

 Recibe una cabecera y la procesa mediante la ejecución de un software de clasificación de paquetes.

Bus de interconexión

Interconecta los componentes del sistema.

Memoria

Almacena el software de clasificación de paquetes.

- Extrae una cabecera a partir de cada paquete recibido.
- La envía al software de clasificación
- Recibe la información generada por dicho software





- Requerimientos

 - Problema marco
 - Objetivos



- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras

Diagrama en bloques: Lineas E/S

- - NIOS II

 - Verificación
 - - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa





Algoritmos de Clasificación

Linear Lookup (LLU)

- Prefijos almacenados en una lista enlazada
- Se toma como entrada una determinada dirección de destino y se va comparando nodo a nodo.
- Prefijos ordenados por longitud
- La primer coincidencia es la mejor

Unibit trie lookup (UTL)

- Prefijos almacenados en un arbol
- Cada nodo representa un bit del prefijo
- Se toma como entrada una dirección de destino y se va recorriendo el arbol en base a los bits

Algoritmos de Clasificación

Linear Lookup (LLU)

- Prefijos almacenados en una lista enlazada
- Se toma como entrada una determinada dirección de destino y se va comparando nodo a nodo.
- Prefijos ordenados por longitud
- La primer coincidencia es la mejor

Unibit trie lookup (UTL)

- Prefijos almacenados en un arbol
- Cada nodo representa un bit del prefijo
- Se toma como entrada una dirección de destino y se va recorriendo el arbol en base a los bits



- Requerimientos
 - Soluciones
 - Problema marco
 - Objetivos



- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura


Diagrama en bloques: Lineas E/S

- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
 - Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algoritmos









Generador de paquetes

- Genera paquetes de red Ethernet.
- La distancia entre paquetes y el tamaño de los mismos es configurable.

FIFO

- Recibe los paquetes generados por el módulo anterior y los almacena en una memoria interna.
- De tamaño configurable.

Delay Buffe

- Va tomando los datos desde la FIFO.
- Detecta inicio v finalización de cada paquete
- Envía las primeras 5 palabras del paquete, suficientes para cubir la cabecera IP, a Uplink.
- Mantiene almacenado el paquete mientras el software toma una decisión.



Generador de paquetes

- Genera paquetes de red Ethernet.
- La distancia entre paquetes y el tamaño de los mismos es configurable.

FIFO

- Recibe los paquetes generados por el módulo anterior y los almacena en una memoria interna.
- De tamaño configurable.

Delay Buffe

- Va tomando los datos desde la FIFO.
- Detecta inicio y finalización de cada paquete
- Envía las primeras 5 palabras del paquete, suficientes para cubir la cabecera IP, a Uplink.
- Mantiene almacenado el paquete mientras el software toma una decisión.



Generador de paquetes

- Genera paquetes de red Ethernet.
- La distancia entre paquetes y el tamaño de los mismos es configurable.

FIFO

- Recibe los paquetes generados por el módulo anterior y los almacena en una memoria interna.
- De tamaño configurable.

Delay Buffer

- Va tomando los datos desde la FIFO.
- Detecta inicio y finalización de cada paquete.
- Envía las primeras 5 palabras del paquete, suficientes para cubir la cabecera IP, a Uplink.
- Mantiene almacenado el paquete mientras el software toma una decisión.



Descripción funcional (cont)

Uplink

- Entiende las señales que maneja el Bus y puede interrumpir al Procesador.
- Genera interrupciones al procesador cuando los datos están disponibles.
- Cuando el procesador responde con el resultado de la clasificación, el mismo es almacenado y enviado al módulo Write Output

Write Outpu

- Toma la salida de Delay Buffer
- Escribe el resultado que le envía Uplink en la etiqueta que se encuentra anexa en cada una de las palabras del paquete.

Descripción funcional (cont)


Uplink

- Entiende las señales que maneja el Bus y puede interrumpir al Procesador.
- Genera interrupciones al procesador cuando los datos están disponibles.
- Cuando el procesador responde con el resultado de la clasificación, el mismo es almacenado y enviado al módulo Write Output

Write Output

- Toma la salida de Delay Buffer.
- Escribe el resultado que le envía Uplink en la etiqueta que se encuentra anexa en cada una de las palabras del paquete.

Formato de la cabecera





- Requerimientos
 - Soluciones
 - Problema marco
 - Objetivos

Sistem

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S

Implementació

- NIOS II
- Herramientas / Recursos Utilizados
- Verificación
- 5 Resultado
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algoritmos





Diagrama en bloques: Lineas E/S

-aqui el diagrama ...

Arquitectura

Interfaz Avalon MM





- Requerimientos

 - Problema marco
 - Objetivos

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras

Diagrama en bloques: Lineas E/S

Implementación

- NIOS II
- Verificación
- - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa





Microprocesador NIOS II

NIOS II

- Procesador RISC de 32 bits de proposito genera diseñado especificamente para la familia de FPGAs de Altera.
- Set de instrucciones, bus de datos y espacio de direcciones de 32 bits.
- Soporte de hasta 32 interrupciones.
- Entorno de desarrollo de software basado en GNU C/C++ integrado a Eclipse.
- Integración con SignalTap® II, el analizador de lógica embebida de Altera permitiendo el análisis de todas las señales presentes en la FPGA.
- Set de instrucciones compatible entre todos las versiones del procesador Nios II.
- Multiplicación y división en una sola instrucción de 32 x 32 produciendo un resultado de 32-bits.



- Requerimientos
 - Soluciones
 - Problema marco
 - Objetivos

2 Sistem

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura

Diagrama en bloques: Lineas E/S

- 4 Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
- 5 Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algoritmos





Herramientas / Recursos Utilizados

Quartus

- IDE de Altera
- Incluye editor de textos y herramientas para síntesis
- Lenguaje HDL utilizado: Verilog HDL

Eclipse IDE for NIOS

- Version de la IDE Eclipse adaptada para trabajar con el microprocesador NIOS II
- Lenguajes utilizados: C,C++

Herramientas / Recursos Utilizados

Quartus

- IDE de Altera
- Incluye editor de textos y herramientas para síntesis
- Lenguaje HDL utilizado: Verilog HDL

Eclipse IDE for NIOS

- Version de la IDE Eclipse adaptada para trabajar con el microprocesador NIOS II
- Lenguajes utilizados: C,C++



- Requerimientos

 - Problema marco
 - Objetivos

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- - Diagrama en bloques: Lineas E/S
- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación

 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa





Verificación

Etapas

- 1º Paso: Módulo más simple (simpleRW)
- 2º Paso: Implementación del modulo extractor. Debugging de señales.
- 3º Paso: Integración extractor-software. LLU y UTL.



- Requerimientos

 - Problema marco
 - Objetivos

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras

Diagrama en bloques: Lineas E/S

- NIOS II
- Verificación

Resultados

- Introducción
- Caso algoritmos unicamente
- Caso loopback
- Implementacion completa





Introducción

Presentación de los resultados





- Requerimientos
 - Solucione
 - Problema marco
 - Objetivos

2 Sistem

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
- 5 Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algortimos





Caso algoritmos unicamente

.. Grafico correspondiente ...



- Requerimientos
 - Soluciones
 - Problema marco
 - Objetivos

2 Sistem

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
- 5 Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algoritmos





Caso loopback

.. Grafico correspondiente ...



- Requerimientos
 - Soluciones
 - Problema marco
 - Objetivos

2 Sistem

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
- 5 Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algoritmos





Implementación completa: LLU

.. Graficos retardo mínimo ...

Implementación completa: LLU

.. Graficos retardo promedio ...

Implementación completa: LLU

.. Graficos retardo máximo ...

Implementación completa: UTL

.. Graficos retardo mínimo ...

Implementación completa: UTL

.. Graficos retardo promedio ...

Implementación completa: UTL

.. Graficos retardo máximo ...



- Requerimientos
 - Soluciones
 - Problema marco
 - Objetivos

2 Sistem

- Solución Propuesta
- Descripcion funcional de cada bloque
- Algoritmos de Clasificación
- Modulo extractor de cabeceras
- Arquitectura
 - Diagrama en bloques: Lineas E/S
- Implementación
 - NIOS II
 - Herramientas / Recursos Utilizados
 - Verificación
- 5 Resultados
 - Introducción
 - Caso algoritmos unicamente
 - Caso loopback
 - Implementacion completa
 - Comparativa inter-algortimos







Comparativa inter-algortimos

.. Grafico comparativo ...

Conclusiones

Conclusiones