# Implementación HW/SW de Arquitecturas de Clasificacion de Paquetes en Logica Reconfigurable

Luis Roberto Romano, Jairo Nicolas Trad

Universidad Nacional de Córdoba

# Índice general

# Índice de figuras

## Índice de cuadros

### Introdución

Sistema

## Arquitectura

## Implementación

#### Resultados

En este capitulo se presentan los resultados obtenidos de la ejecución del proyecto bajo ciertas condiciones representivas, con la intención de validar la funcionalidad y también de encontrar los puntos fuertes y las falencias del mismo.

#### 5.1. Configuración del Hardware

Feature	Description
FPGA	
	<ul> <li>Cyclone II EP2C35F672C6 with EPCS16 16-Mbit serial configura- tion device.</li> </ul>

I/O Interfaces	
	■ Built-in USB-Blaster for FPGA configuration
	■ Line In/Out, Microphone In (24-bit Audio CODEC)
	■ Video Out (VGA 10-bit DAC)
	■ Video In (NTSC/PAL/Multi-format)
	■ RS232
	■ Infrared port
	■ PS/2 mouse or keyboard port
	■ 10/100 Ethernet
	■ USB 2.0 (type A and type B)
	■ Expansion headers (two 40-pin headers)
Memory	
	■ 8 MB SDRAM, 512 KB SRAM, 4 MB Flash
	■ SD memory card slot
Displays	
	■ Eight 7-segment displays
	■ 16 x 2 LCD display
Switches and LEDs	
	■ 18 toggle switches
	■ 18 red LEDs
	■ 9 green LEDs
	■ Four debounced pushbutton switches

Clocks	
	■ 50 MHz clock
	■ 27 MHz clock
	■ External SMA clock input

#### Conclusiones

## Bibliografía

## Apendices