Tutorium zu Computer-Engineering im WS19 Termin 9

Jakob Otto

HAW Hamburg

5. Dezember 2019



Ablauf

- Aufgabenzettel Nr 5
- Metastabile Zustände
- Asynchrone Kommunikation
 - ▶ 4 Phasen Handshake
- Statemachines in VHDL
- VHDL-teil 4-Phasen Handshake





2/24



Aufgabenzettel 🖸



Metastabile Zustände





Metastabile Zustände


Zustand des Signals ist nicht klar definiert Irgendwas zwischen '1' und '0'

Was ist das?

- Signale sind nicht unmittelbar stabil
 - Brauchen kurz bis gewünschter Zustand erreicht ist
- Set-up hold-time greift hier (\rightarrow DT)
- Signal kann also zur "falschen" Zeit abgetastet werden
 - → Metastabile Zustände sind die Folge



Metastabile Zustände



- t_{su} <u>S</u>et<u>u</u>p Time
- t_{HD} <u>H</u>ol<u>d</u> Time
- t_{co} from <u>Clock</u> edge to <u>Output Delay</u> (Response Time)
- t_R Resolution Time $t_R = t_{CLK} (t_{SU} + t_{COBILO})$



Asynchrone Kommunikation

- Endpunkte nutzen oft unterschiedlichen Takt
- Deshalb Kommunikation zwischen Endpunkten asynchron
- Es muss also synchronisiert werden

Kurzschlüsse und Korrupte Daten können entstehen!






4-Phasen-Handshake

- Protokoll zum synchronen Übermitteln von Daten
- Bidirektional über einen 'x'-bit Datenbus
- Verhindert:
 - Metastabile Zustände
 - Kurzschlüsse





4-Phasen-Handshake

Welche Leitungen werden benötigt?

- RD/nWR signal zum lesen/schreiben signalisieren
- REQ Request vom Master zu Slave
- ACK/nRDY acknowledge vom Slave zum Master
- Data 'x' bit Datenbus

9 / 24



Lesender Zugriff

- Master initiiert RD/nWR = '1' Datenbus auf high-impedance REQ auf '1'
- Slave reagiert legt geforderte Daten auf Datenbus acknowledged (ACK = '1')
- Master quittiert Empfang REQ = '0'
- Slave nimmt Daten vom Bus Datenbus auf High-impedance



Lesender Zugriff




Abbildung: 4-Phasen-Handshake lesender Zugriff



11 / 24

```
uint16 t rxdat;
// wait for the fpga to be ready
while (READY == 0):
// setup the connection to the FPGA
OUTPUT DISABLE;
SET READ;
// handle transaction by 4 phase handshake
REQ ENABLE;
while(ACKNOWLEDGE == 0);
rxdat = (GPIOE->IDR & Ox0000FFFF);
REQ DISABLE:
while(ACKNOWLEDGE != 0);
return rxdat;
```



5 Dezember 2019

Schreibender Zugriff

- Master initiiert RD/nWR = '0' legt Daten auf Bus REQ auf '1'
- Slave quittiert ACK = '1'
- Master setzt Bus auf High-impedance REQ = '0'
- slave quittiert quittung ACK = '0'





Schreibender Zugriff




Abbildung: 4-Phasen-Handshake lesender Zugriff



```
// setup connection to the FPGA
SET WRITE;
OUTPUT ENABLE;
// set data
GPIOE -> ODR = txdat;
// handle transaction by 4 phase handshake
REQ ENABLE:
while(ACKNOWLEDGE == 0);
REQ DISABLE:
while(ACKNOWLEDGE != 0);
```




15 / 24

Tristate buffer

Tri-State Treiber für Datenbus

```
tristate:
process (oe_s, dato_s) is
begin
  if oe s = '1' then
    data <= dato s;</pre>
  else
    data <= (others=>'Z');
  end if;
end process tristate;
dati_s <= data;</pre>
```






4 Phasen handshake Controller

- STM-32 Seite (Master) nun klar
 - Wie also nun FPGA Seite (Slave)?
- 4 Phasen Handshake gut durch Statemachine darstellbar
- 4 Zustände
- Lesen/Schreiben nicht großartig unterschiedlich
 - Nur unterschiede bei Reaktion auf Request

4 Phasen Statemachine



Statemachine Aufbau I

Statemachines

- Sollten eigentlich noch aus DT bekannt sein
- hier trotzdem eine kurze Auffrischung!

```
-- 2 bit - 4 states
signal state_ns : std_logic_vector(1 downto 0);
signal state_cs : std_logic_vector(1 downto 0) := (others=>'0')
```



Statemachine Aufbau II

```
state_v := state_cs;
case state cs is
  when "00" =>
    -- phase 1
    state v := "01";
  when "01" =>
    -- phase 2
    state_v := "10";
  when "10" =>
    -- phase 3
    state v := "00";
  when others =>
    -- default case
end case:
state ns <= state v;
```

Was passiert nun in den Einzelnen States?





State 1

State 1

- Read?
 - oe ← 1
 - ▶ dato \leftarrow fx
- Write?
 - oe ← 0
 - ightharpoonup req $\leftarrow 1$
 - ▶ $rdy \leftarrow 0$
- state $\leftarrow 1$




State 2

State 2

- \bullet ack $\leftarrow 1$
- req = 0?
 - oe ← 0
 - ▶ state \leftarrow 2





State 3

State 3

- ack $\leftarrow 0$
- oe $\leftarrow 0$
- state $\leftarrow 0$



