POLITECHNIKA LUBELSKA WYDZIAŁ ELEKTROTECHNIKI I INFORMATYKI

INFORMATYKA



Systemy wbudowane

Mikrokontrolery rodziny SAM7 – architektura, lista rozkazów, model pamięci

Dr inż. Wojciech Surtel







Skonstruowany <u>całkowicie od podstaw</u> w 1986 roku przez brytyjską firmę Acorn. Acorn RISC Machine, "przechrzczony" po kupieniu Acorna przez Olivetti na Advanced RISC Machine

Każda z instrukcji zawiera 4-bitowy kod, określający warunki jej wykonania, a także bit wskazujący na to, czy dana instrukcja może zmienić zawartość rejestru stanu procesora.

IF

Konstrukcja taka pozwala na eliminację wielu rozgałęzień programu, upraszcza znacznie logikę procesora, a równocześnie przyspiesza wykonanie programu dzięki zmniejszeniu objętości kodu.

Procesor Strong ARM, pracuje obecnie z zegarami w zakresie 100-300 MHz przy poborze mocy rzędu zaledwie 100 mW !!!

Architektura RISC (Reduced Instruction Set Computers)

- ograniczona lista wykonywanych rozkazów,
- ograniczona ilość trybów adresowania,
- operacje wykonywane na rejestrach (brak rozkazów operujących na pamięci – poza rozkazami LOAD i STORE)
- operacje na danych w pamięci wykonywane są według schematu Read-Modify-Write,
- proste kody rozkazów -> uproszczenie dekodera rozkazów,
- prosta budowa rdzenia -> mniejsza ilość elementów -> zmniejszony pobór prądu.

Rdzeń ARMv4T (ARM7)


Rejestry mikrokontrolerów RISC

- zwiększona liczba rejestrów roboczych,
- wszystkie rejestry są 32-bitowe.

Architektura von Neumana

- brak podziału pamięci na pamięć danych i programu
- możliwość wykonywania kodu programu zarówno z pamięci Flash jak i RAM (możliwość modyfikacji kodu w trakcie wykonywania programu).
- 32-bitowa magistrala danych możliwość jednoczesnego odczytu i zapisu danych, jednostkami 8, 16 lub 32-bitowymi (problem wyrównywania danych).

Rdzeń ARMv4T (ARM7)



Rdzeń ARMv4T (ARM7)

Wyjątki obsługiwane przez rdzeń ARM7TDMI

- SWI napotkanie specjalnej instrukcji SWI
- Abort próba wykonania instrukcji, przy pobieraniu której wystąpił błąd w dostępie do pamięci lub próba zapisu/odczytu niewyrównanych danych,
- Undefined napotkanie instrukcji, której rdzeń nie jest w stanie zdekodować,
- nIRQ przerwanie pojawienie się na linii wejściowej nIRQ stanu niskiego,
- nFIQ przerwanie o wyższym priorytecie od nIRQ wykorzystywane tam gdzie konieczna jest szybka reakcja,

Tryby pracy rdzenia

- tryby zależne od rodzaju obsługiwanego wyjątku (np. po wystąpieniu wyjątku Abort rdzeń pracuje w trybie Abort),
- tryby pracy w czasie wykonywania programu głównego: Supervisor, System, User (różnią się poziomem praw dostępu do zasobów oraz obszarów pamięci mikrokontrolera),

Rdzeń ARMv4T (ARM7)

Tryby pracy rdzenia (z punktu widzenia instrukcji)

tryb ARM – rozkazy zakodowane na 32 bitach:

- dostępna pełna lista rozkazów,
- rozkazy mogą przyjmować większą liczbę parametrów,
- program złożony z instrukcji ARM działa szybciej,
- rozmiar programu jest większy.

tryb Thumb – rozkazy zakodowane na 16 bitach:

- program wykonywany jest wolniej ze względu na konieczność konwersji każdej instrukcji do pełnej instrukcji ARM przed jej wykonaniem,
- rozmiar programu jest mniejszy.

Rdzeń ARMv4T (ARM7)

Fazy wykonania rozkazu – praca potokowa

- każdy rozkaz wykonywany jest w trzech cyklach
 pobranie, dekodowanie, wykonanie,
- przetwarzanie odbywa się z zastosowaniem potoku trójpoziomowego,
- efektywny czas wykonania rozkazu to jeden cykl.

Cykl	Rozkaz 1	Rozkaz 2	Rozkaz 3
1	Pobranie		
2	Dekodowanie	Pobranie	
3	Wykonanie	Dekodowanie	Pobranie
4		Wykonanie	Dekodowanie
5			Wykonanie

Rdzeń ARMv4T (ARM7)

Rejestry dostępne w poszczególnych trybach

Rejestry ogólnego przeznaczenia

System and User
r0
r1
r2
r3
r4
r5
r6
r7
r8
r9
r10
r11
r12
r13
r14
r15 (PC)

FIQ
r0
r1
r2
r3
r4
r5
r6
r7
r8_fiq
r9_fiq
r10_fiq
r11_fiq
r12_fiq
r13_fiq
r14_fiq
r15 (PC)

Supervisor	
r0	
r1	
r2	
r3	
r4	
r5	
r6	
r7	
r8	
r9	
r10	
r11	
r12	
r13_svc	
r14_svc	
r15 (PC)	

Abort	
r0	
r1	
r2	
r3	
r4	
r5	
r6	
r7	
r8	
r9	
r10	
r11	
r12	
r13_abt	
r14_abt	
r15 (PC)	

IRQ
r0
r1
r2
r3
r4
r5
r6
r7
r8
r9
r10
r11
r12
r13_irq
r14_irq
r15 (PC)

l	Jndefined	
	r0	
	r1	
	r2	
	r3	
	r4	
	r5	
	r6	
	r7	
	r8	
	r9	
	r10	
	r11	
	r12	
	r13_und	
	r14_und	
	r15 (PC)	

Rejestry statusowe

CPSR

CPSR SPSR_fiq

CPSR	
SPSR_	svc

	CPSR	
	SPSR_abt	

CPSR
SPSR_irq

CPSR
SPSR_und

L - rejestry bankowane


Rdzeń ARMv4T (ARM7)

Rejestr statusowy CPSR

31	30	29	28	27	26	25	24	23	22	21		10	9	8	7	6	5	4	3	2	1	0
N	z	С	٧	•	•	•	•	•	•	•	• •	•	•	•	ı	F	Т	M4	МЗ	M2	M1	МО

Bit	Znaczenie
N	wynik ostatniego rozkazu jest ujemny
Z	wynik ostatniego rozkazu jest równy 0
С	w wyniku ostatniego rozkazu nastąpiło przeniesienie na najstarszym bicie (liczby bez znaku)
V	w wyniku ostatniego rozkazu nastąpiło przepełnienie (liczby ze znakiem)
1	blokada przerwania IRQ
F	blokada przerwania FIQ
Т	praca w trybie Thumb
M0M4	bieżący tryb operacyjny

Rdzeń ARMv4T (ARM7)




Przestrzeń adresowa ARM7TDMI

Cała przestrzeń adresowa rdzenia generalizując podzielona jest na 3 przestrzenie:

- 1) pamięć kodu/danych,
- 2) przestrzeń nie wykorzystana,
- 3) rejestry sterujące urządzeniami peryferyjnymi.

Rdzeń ARMv4T (ARM7)



Pierwsze 256 MB przestrzeni adresowej ARM7TDMI

Rdzeń ARMv4T (ARM7)

Organizacja pamięci rdzenia

Pierwszych 256MB pamięci rdzenia zawiera:

- Przestrzeń rozruchowa od 0x0000 0000 do tej przestrzeni mapowana jest pamięć Flash, SRAM lub ROM.
- Pamięć Flash od 0x0010 0000 pamięć NAND. Dla rdzenia AT91SAM7X256 jest 256kB, to 256kB jest "zawijane" w obrębie 1MB. Komórka o adresie 0x0010 001F to ta sam co 0x0014 001F, 0x0018 001F i 0x001C 001F.
- Pamięć SRAM od 0x0020 0000 pamięć operacyjna. Szybka pamięć statyczna o rozmiarze 64kB. Ta pamięć jest mapowana pod adresy 0x0010 0000, 0x0011 0000, 0x0012 0000 itd.
- Pamięć ROM od 0x0030 0000 pamięć tylko do odczytu. Dostarczane przez producenta.

Mapa pamięci aplikacji

Program zapisany do pamięci FLASH i stamtąd uruchamiany

DATA (0x00200000-0x0020FFFF),

CODE (0x00100000-0x0013FFFF),

CONST (0x00100000-0x0013FFFF)

Pamięć FLASH jest zawsze dostępna od adresu

0x00100000

Po resecie jest mapowana od adresu

0x0000000

Mapa pamięci aplikacji

Program załadowany do pamięci RAM przy użyciu JTAG

DATA (0x00208000-0x0020FFFF),

CODE (0x00200000-0x00207FFF),

CONST (0x00200000-0x00207FFF)

Pamięć RAM jest zawsze dostępna od adresu

0x00200000

Po resecie jest mapowana od adresu

0x00000000

DEFINICJA STAŁYCH SYMBOLICZNYCH

Ustawienie bitów sterujących M4-M0

Mode_USR EQU 0x10

Mode FIQ EQU 0x11

Mode IRQ EQU 0x12

Mode SVC EQU 0x13

Mode ABT EQU 0x17

Mode UND EQU 0x1B

Mode SYS EQU 0x1F

DEFINICJA STAŁYCH SYMBOLICZNYCH

Definicje stałych symbolicznych określających rozmiary stosów

```
UND_STACK_SIZE
                         EQU
                                 1*4
SVC_STACK_SIZE
                         EQU
                                 1*4
ABT_STACK_SIZE
                                 1*4
                         EQU
FIQ_STACK_SIZE
                         EQU
                                 32*4
IRQ_STACK_SIZE
                         EQU
                                 64*4
USR_STACK_SIZE
                         EQU
                                 256*4
 // Rezerwacja obszaru pamięci RAM przeznaczonego na stosy
 AREA STACK, DATA, READWRITE, ALIGN=4
    DS
         USR STACK SIZE
    DŞ
         SVC STACK SIZE
```

DS

DS

DS

DS

Stack Base:

IRQ STACK SIZE

FIQ STACK SIZE

ABT STACK SIZE

UND STACK SIZE

Stos pamięci

```
// @
// Inicjalizacja wskaźników stosów
    LDR
           R0, =Stack Base
                                               // załadowanie adresu początku obszaru stosów
    MSR
           CPSR c, #Mode UND | Bit | F Bit
                                               // wejście w tryb UND
    MOV
           SP, R0
                                               // inicjalizacja wskaźnika stosu dla tego trybu
    SUB
           RO, RO, #UND STACK SIZE
                                               // korekta wartości R0 o ilość zarezerwowanych bajtów
    MSR
           CPSR c, #Mode ABT|I Bit|F Bit
                                               // wejście w tryb ABT
    MOV
           SP, R0
                                                // inicjalizacja wskaźnika stosu dla tego trybu
           RO, RO, #ABT_STACK_SIZE
    SUB
    MSR
           CPSR c, #Mode FIQ|| Bit|F Bit
                                               // wejście w tryb FIQ
    MOV
            SP. R0
                                                // inicjalizacja wskaźnika stosu dla tego trybu
    SUB
           R0, R0, #FIQ STACK SIZE
    MSR
           CPSR c, #Mode IRQ|| Bit|F Bit
                                               // wejście w tryb IRQ
    MOV
            SP, R0
                                                // inicjalizacja wskaźnika stosu dla tego trybu
    SUB
           RO, RO, #IRQ STACK SIZE
           CPSR_c, #Mode_SVC|I_Bit|F_Bit
    MSR
                                                // wejście w tryb SVC
           SP. R0
    MOV
                                                // inicjalizacja wskaźnika stosu dla tego trybu
    SUB
           R0, R0, #SVC STACK SIZE
            CPSR c, #Mode USR
    MSR
                                                // wejście w tryb USR
    VOM
            SP, R0
                                                // inicjalizacja wskaźnika stosu dla tego trybu
```

Wojciech Surtel

Rdzeń ARMv4T (ARM7)

Kontroler przerwań

Przerwania są charakterystycznym elementem architektury mikroukładów. Model kontrolera przerwań omawianego układu można uprościć do dwu obwodów:

- Obwód żądania przerwania odpowiada za to aby zgłosić zapotrzebowanie.
- Obwód obsługi przerwania wystawia on odpowiedni adres obsługi procedury.

Wyjątek	Priorytet	Adres wektora	Tryb pracy rdzenia
Reset	1 (najwyższy)	0x0000 0000	Supervisor
Undefined Instruction	6	0x0000 0004	Undefined
Software Interrupt	6	0x0000 0008	Supervisor
Prefetch Abort	5	0x0000 000C	Abort
Data Abort	2	0x0000 0010	Abort
IRQ	4	0x0000 0018	IRQ
FIQ	3	0x0000 001C	FIQ

- Wyjątki IRQ oraz FIQ są zgłaszane przez urządzenia peryferyjne (zwane przerwaniami) , natomiast źródłem pozostałych jest rdzeń SAM7.
- Aby mogło zaistnieć przerwanie mając na myśli skok do adresu 0x18 lub 0x1C musi zostać wyzerowany bit 6 (FIQ) i/lub bit 7 (IRQ).
- Są 32 linie przerwań, każda z linii (źródeł) przerwań może mieć nadany priorytet w zakresie
 0-7. Każdej z tych linii możliwe jest przyporządkowanie indywidualnej procedury obsługi.

Rdzeń ARMv4T (ARM7)

Przerwanie programowe



- Wyjątek SWI (Software Interrupt) można rozumieć jako "przerwanie wywołane w programie".
- Rdzeń ARM, napotykając w kodzie maszynowym specjalną instrukcję SWI wywołującą ten wyjątek, przechodzi do jego obsługi.
- Wyjątek SWI zgłaszany może być np. przez program użytkownika pracujący pod kontrolą systemu operacyjnego w celu poinformowania o awarii lub zapotrzebowaniu na pewien zasób sprzętowy.
- Wyjątek SWI można bez większych problemów zgłaszać w programie pisanym w języku C - wystarczy umieścić w kodzie prościutką, jednolinijkową wstawkę asemblera zawierającą samą instrukcję o mnemoniku SWI.

Rdzeń ARMv4T (ARM7)

Przerwania współdzielone

Blok urządzeń systemowy (AT91C_ID_SYS) dysponuje jednym, wspólnym przerwaniem SYS (ang. shared interrupt) o numerze ID=1, które obejmuje następujące urządzenia:

- timery PIT, RTT, WDT,
- interfejs diagnostyczny DBGU,
- Sterownik DMA PMC,
- Układ zerowania procesora RSTC,
- Sterownik pamięci MC.

W procedurze obsługi przerwania SYS należy sprawdzić kolejno stan wszystkich urządzeń, czy występują przerwania odmaskowane. Jeżeli przerwanie jest aktywne należy sprawdzić flagę sygnalizującą przerwanie w rejestrze statusu danego urządzenia. Jeżeli flaga jest ustawiona należy wykonać program związany z obsługą przerwania od danego urządzenia.

Zestawienie instrukcji:

Grupa	Mnemonik	Rozwinięcie	Opis
	ADD ADDC	add with carry	dodawanie z uwzględnieniem bitu carry
tyczne	SUB SUBC	substract substr. with carry	odejmowanie z uwzględnieniem bitu <i>carry</i>
Arytmetyczne	RSB RSC	revers substract revers substract with carry	odejmowanie w odwrotnej kolejności odejmowanie w odwrotnej kolejności z uwzględnieniem bitu <i>carry</i>
	CMP CMN	compare comp. negative	porównanie porównanie ze zmienionym znakiem arg2
Logiczne	AND BIC ORR EOR	and bit clear or exor	iloczyn logiczny zerowanie bitów suma logiczna różnica symetryczna

Zestawienie instrukcji:

Grupa	Mnemonik	Rozwinięcie	Opis
Log.	TST TEQ	test equivalence	test test identyczności
Mnożenia	MUL MLA UMULL SMULL	multiply multiply – accumulate unsigned multiply signed multiply	mnożenie z dodawaniem mnożenie bez znaku mnożenie ze znakiem
Ξ	UMLAL	unsigned multiply – accumulate signed multiply – accumulate	mnożenie z dodawaniem bez znaku mnożenie z dodawaniem ze znakiem
Skoki	B BL BX	branch with link branch and exchange	rozgałęzienie (skok) rozgałęzienie (skok) z zachow. PC rozgałęzienie (skok) ze zmianą trybu ARM/Thumb

Zestawienie instrukcji:


Grupa	Mnemonik	Rozwinięcie	Opis
	MOV MVN	move move not	przesłania i ładowania do rejestrów j.w. z negacją
Ú,	LDR STR	load register store register	przesłanie z pamięci do rejestru przesłanie z rejestru do pamięci
Przesłań	LDM STM	load multiply register store multiply register	przesłanie z pamięci do wielu rej. przesłanie z wielu rej. do pamięci
	SWP	swap register and memory	wymiana zawartości rej. i pamięci
	MRS MSR	move xPSR to register move register to xPSR	przesłanie do rej. statusowego z rej. przesłanie do rej. z rej. statusowego
Inne	SWI	software interrupt	przerwanie programowe

Zestawienie instrukcji:

Kodowanie rozkazów arytmetycznych i logicznych w trybie ARM:

- regularna budowa kodu uproszczenie dekodera
- rozkazów -> zmniejszenie rozmiarów struktury

	warunek	kod grupy rozkazów	kod rozkazu	uaktualnienie CPSR	rejestr docelowy	pierwszy operand	pole Operand_2
		0.1.1		411	4.1.1	411	40.1.11
- [4 bity	3 bity	4 bity	1 bit	4 bity	4 bity	12 bitów



Warunkowe wykonanie instrukcji (zależnie od stanu flag w rejestrze CPSR):

Mnemonik	Rozwinięcie	Warunek	Stan flag
EQ	equal	równy	Z=1
NE	not equal	nie równy	Z=0
CS	carry set (unsigned higher or same)	ustawiona flaga przeniesienia; większy lub równy (liczby bez znaku)	C=1
CC	carry clear (unsigned lower)	wyzerowana flaga przeniesienia; mniejszy (liczby bez znaku)	C=0
MI	negative (minus)	ujemny	N=1
PL	positive or zero (plus)	dodatni lub zerowy	N=0
VS	overflow set	ustawiona flaga przepełn.	V=1
VC	overflow clear	wyzerowana flaga przepełn.	V=0

Warunkowe wykonanie instrukcji (zależnie od stanu flag w rejestrze CPSR):


Mnemonik	Rozwinięcie	Warunek	Stan flag
HI	unsigned higher	większy (liczby bez znaku)	C=1 and Z=0
LS	unsigned lower or same	mniejszy lub równy (liczby bez znaku)	C=0 or Z=1
GE	greater or equal	większy lub równy	N=V
LT	less then	mniejszy	N<>V
GT	greater then	większy	Z=0 and (N=V)
LE	less then or equal	mniejszy lub równy	Z=1 or (N<>V)
AL	always	zawsze (mnemonik można pominąć)	bez znaczenia

Rdzeń ARMv4T (ARM7)

Kontroler PIO

- Rdzeń AT91SAM7X256/128 posiada dwa kontrolery PIO: PIOA i PIOB. Zadaniem każdego z kontrolerów jest multipleksowanie zestawu wyprowadzeń urządzeń peryferyjnych.
- Każdy kontroler steruje 32 liniami. Każda linia może być przypisana do jednego z dwu urządzeń peryferyjnych A lub B. Lub też działać jako uniwersalne wyjście/wejście. Na każdej linii


Bezpośredni wpis do pamięci



Zespół układów peryferyjnych System Controller (SYSC) czyli układów najbardziej podstawowych dla mikrokontrolera (w skład SYSC wchodzi także kontroler PIO).

Np.: rejestry konfiguracyjne kontrolera PIOB znajdują się pomiędzy adresami 0xFFFFF600 a 0xFFFFF7FF.

Bezpośredni wpis do pamięci



Jak widzimy, w tabeli nie zostały podane adresy fizyczne każdego rejestru, lecz jedynie "odległości" rejestrów od adresu bazowego.

Wspomniane "odległości" w tabeli nazwane zostały Offset, czyli "przesunięcie".

W jednym mikrokontrolerze mogą być różne kontrolery PIO, mogą znajdować się one pod różnymi adresami.

Pod względem budowy i działania nie będą się one niczym między sobą różniły - będą jedynie umieszczone pod innymi adresami bazowymi

Zastosowanie adresów bazowych

- Aby uniezależnić się od adresu bazowego układu peryferyjnego, który będziemy chcieli oprogramować, musimy jawnie podać adres bazowy modułu, o który nam chodzi, za pomocą stałej lub zmiennej odpowiedniego typu.
- W ramach realizacji przykładu, docelowo napiszemy funkcję ustawiającą 8 najmłodszych bitów zadanego kontrolera PIO.
- Funkcja ma działać z każdym kontrolerem PIO w każdym mikrokontrolerze typu SAM7.
- Korzystamy z gotowych definicji z pliku AT91SAM7XC256.h:

```
#define AT91C_BASE_PIOA ((AT91PS_PIO) 0xFFFFF400)
#define AT91C_BASE_PIOB ((AT91PS_PIO) 0xFFFFF600)
```

Zastosowanie adresów bazowych

- Od adresu bazowego (np. AT91C_BASE_PIOB) musimy jakoś odliczyć kilka rejestrów aż do interesującego nas rejestru PIO_SODR.
- Innymi słowy, musimy jakoś zadać offset, czyli przesunięcie danego rejestru od adresu bazowego.
- Pamiętamy, jak działo się to w przypadku kontrolera PIO: dysponowaliśmy adresem bazowym kontrolera PIOB (0xFFFFF600) oraz przesunięciem, jakie należało dodać do adresu bazowego, aby odnieść się do rejestru PIO_SODR (przesunięcie to wynosiło 0x30).
- Gdy zsumowaliśmy te wartości, otrzymaliśmy adres rejestru PIO_SODR kontrolera PIOB.

Zastosowanie adresów bazowych

Jak zautomatyzować proces odnajdowania interesującego rejestru, mając dany adres bazowy.

Pierwsze, co może przyjść na myśl, to zastosowanie wskaźnika ustawionego na adres bazowy, a następnie posługiwanie się nim jak tablicą (indeksowanie).

Można to zrealizować na przykład tak:

```
//definicja wskaźnika, który będzie adresem bazowym uint32_t *pioBase;
//ustawienie wskaźnika na adresie bazowym PIOB pioBase = (uint32_t*)AT91C_BASE_PIOB;
//ustawienie 8 najmłodszych bitów w stan wysoki pioBase[0x0C] = 0xFF;
```

Zastosowanie adresów bazowych

Adresy bazowe kontrolerów PIOA i PIOB rzutowane są w swoich definicjach do typu AT91PS_PIO.

Od tego momentu, jeśli utworzymy zmienną lub stałą typu AT91PS_PIO, to utworzymy wskaźnik do struktury opisującej kontroler PIO. Dysponując wskaźnikiem do struktury danych, odnosimy się do jej elementów za pomocą operatora ->.

Definicja adresu bazowego kontrolera PIO #define AT91C_BASE_PIOA ((AT91PS_PIO) 0xFFFFF400)

jest typu *AT91PS_PIO*, czyli jest wskaźnikiem do struktury danych opisującej rejestry PIO, możemy zastosować następujący zapis: //ustawiamy 8 najmłodszych bitów na "1"

AT91C_BASE_PIOA->PIO_SODR = 0xFF;

Zastosowanie adresów bazowych

• Możemy odnosić się do rejestrów za pomocą kombinacji adresu bazowego i offsetu. Teraz wystarczy, zamiast stałego adresu bazowego AT91C_BASE_PIOA, podstawić zmienną - konkretnie wskaźnik o takim samym typie jak AT91C_BASE_PIOA, czyli typu AT91PS_PIO:

```
//utworzenie zmiennej pPio będącej wskaźnikiem do dowolnego PIO AT91PSPIO pPio;
//ustawienie pPio na adres bazowy PIOA
t_pPio = AT91C_BASE_PIOA;
//ustawienie 8 najmłodszych bitów w PIOA
t_pPio->PIO_SODR = 0xFF;
//ustawienie pPio tym razem na adresie bazowym PIOB
t_pPio = AT91C_BASE_PIOB;
//8 najmłodszych bitów ustawiliśmy w PIOB
t pPio->PIO SODR = 0xFF;
```

 W powyższym fragmencie programu użyliśmy zmiennej t_pPio raz, by za jej pomocą dokonać operacji na kontrolerze PIOA, i raz, by zrobić to samo na kontrolerze PIOB.

```
Rdzeń ARMv4T (ARM7)
                                                   Kontroler PIO – przykład:
                                                   konfiguracja, tryby adresowania
// GPIO init
 t pPioA->PIO ODR = 0xffffffff;
                                        // All as input
t pPioB->PIO ODR = 0xffffffff;
                                        // All as input
 t pSys->PIOA PPUDR = 0xffffffff;
                                        // Disable Pull-up resistor
t pSys->PIOB PPUDR = 0xffffffff;
                                        // Disable Pull-up resistor
 // all as GPIO
t pPioA->PIO PER = 0xffffffff; //Disables the PIO from controlling the corresponding pin (enables
                                 peripheral control of the pin)
                              //Assigns the I/O line to the peripheral B function
t pPioA->PIO ASR = 0;
t pPioA->PIO BSR = 0;
 t pPioB->PIO PER = 0xffffffff; //Disables the PIO from controlling the corresponding pin (enables
                                peripheral control of the pin)
t pPioB->PIO ASR = 0;
                              //Assigns the I/O line to the peripheral B function
t pPioB->PIO BSR = 0;
```

```
Rdzeń ARMv4T (ARM7)
                                               Kontroler PIO – przykład:
                                               konfiguracja, tryby adresowania
// all as input
t pPioA->PIO ODR = 0xffffffff;
                                                 // All as input
t pPioB->PIO ODR
                   = 0xffffffff;
                                                // All as input
// pull up
                                                // high
t pPioA->PIO SODR = BIT3;
                                                // output
t pPioA->PIO OER = BIT3;
 // check for low on port A
if((t pPioA->PIO PDSR|(~mask port a)) != 0xFFFFFFFF) {
 // check for low on port b
if((t_pPioB->PIO_PDSR|(~mask_port_b)) != 0xFFFFFFFF) {
```

Bezpośrednie adresy rejestrów

- Atmel udostępnia na swojej stronie internetowej specjalne **pliki nagłówkowe** zawierające informacje o wszystkich układach peryferyjnych danego mikrokontrolera.
- Wystarczy tylko, że umieścimy w naszym programie taki plik nagłówkowy i nie musimy ciągle poszukiwać wartości adresów w nocie katalogowej (dodatkowo unikniemy ewentualnych pomyłek).
- Oprócz adresów bazowych, w dostarczonych plikach nagłówkowych znajdziemy także definicje ułatwiające dostęp do wszystkich rejestrów mikrokontrolera (czasem nawet tych, których nie znajdziemy w nocie katalogowej) oraz definicje masek bitowych.
- Dzięki maskom będziemy mogli stosować nazwy bitów lub pól bitowych w rejestrach zazwyczaj takie, jakie odczytamy z noty katalogowej.
- Sporadycznie zdarzają się rozbieżności w nazwach rejestrów z pliku nagłówkowego oraz z noty.
- Teraz prześledzimy, jak można zapisać kod programu ustawiający "nóżkę" PB23 mikrokontrolera w stan wysoki za pomocą gotowej makrodefinicji rejestru PIO_SODR.
- Zacznijmy od otwarcia pliku nagłówkowego AT91SAM7XC256.h

Bezpośrednie adresy rejestrów

- Najprostszym sposobem ustawienia stanu wysokiego na pinie PB23 może być zastosowanie gotowego, ustawionego już i stałego wskaźnika do rejestru PIO_SODR kontrolera PIOB.
- Definicja tego wskaźnika znajduje się w omawianym pliku nagłówkowym w linijce 1967.
 Jak widać, plik nagłówkowy AT91SAM7XC256.h składa się z bardzo wielu linii w końcu każdy układ peryferyjny, każdy rejestr i nawet każdy bit ma swoją, odpowiadającą mu definicję.
- Znaleziona definicja rejestru PIO_SODR to #define AT91C PIOB SODR ((AT91 REG *) 0xFFFFF630)
- AT91C_PIOB_SODR jest wskaźnikiem typu AT91_REG ustawionym od razu na wartość 0xFFFF630, czyli dokładnie tyle, ile wyliczyliśmy w poprzednim podpunkcie, opierając się na mapie pamięci SAM7XC oraz tabeli rejestrów kontrolera PIO.
- Korzystamy ze wskaźnika typu AT91_REG*, a nie napiszemy po prostu uint32_t* przede wszystkim dla porządku i przejrzystości kodu. Jeśli popatrzymy na linijkę 49 pliku nagłówkowego, zobaczymy definicję typu AT91_REG;

typedef volatile unsigned int AT91_REG;

Bezpośrednie adresy rejestrów

 Ponieważ posługujemy się także plikiem nagłówkowym inttypes.h, moglibyśmy tę definicję zapisać po swojemu jako:

typedef volatile uint32_t AT91_REG;

- czyli "od teraz volatile uint32_t nazywamy AT91_REG", i wyszłoby praktycznie na to samo, ponieważ unsigned int odpowiada w przypadku mikrokontrolerów ARM dokładnie jednemu 32 -bitowemu słowu maszynowemu bez znaku tak samo jak uint32_t.
- Oczywiście typu AT91_REG możemy używać we własnym programie identycznie jak każdego innego typu, np. do przekazywania rejestrów jako argumentów do funkcji.
- Dzięki temu typowi możemy uniknąć pomyłki polegającej choćby na nieświadomym wywołaniu takiej funkcji z argumentem niebędącym rejestrem zadanym makrodefinicją z pliku nagłówkowego, lecz liczbą o przypadkowej wartości.

Bezpośrednie adresy rejestrów

 Do rejestru PIO_SODR układu PIOB można odnieść się za pomocą nowo poznanej definicji:

```
*AT91C_PIOB_SODR = (1<<23);
```

- W pliku AT91SAM7XC256.h znajdują się także definicje poszczególnych bitów w rejestrach.
- Zatem zamiast pisać wartość w postaci (1<<23), możemy użyć odpowiedniej stałej, zapewniającej dalsze ułatwienie w czytaniu kodu:

```
*AT91C_PIOB_SODR = AT91C_PIO_PB23;
```

Bezpośrednie adresy rejestrów

Treść definicji bitu PB23 dla rejestrów PIO jest dość oczywista (linijka 2585 pliku nagłówkowego):

#define AT91C_PIO_PB23 ((unsigned int) 1 << 23)

Niektórzy mogą zwrócić teraz uwagę na fakt, że stosowanie dłuższej nazwy definicji (AT91C_PIO_PB23) niż liczby, którą ta definicja stanowi ((1<<23)), może mijać się z celem.

Konsekwentne stosowanie makrodefinicji przy dokonywaniu wpisów do rejestrów mikrokontrolera wbrew pozorom nie jest pozbawione sensu, ponieważ stosując powyższy zapis, od razu wiemy, jaki bit ustawiamy.

POLITECHNIKA LUBELSKA WYDZIAŁ ELEKTROTECHNIKI I INFORMATYKI

INFORMATYKA



Materiały zostały opracowane w ramach projektu "Zintegrowany Program Rozwoju Politechniki Lubelskiej – część druga", umowa nr POWR.03.05.00-00-Z060/18-00 w ramach Programu Operacyjnego Wiedza Edukacja Rozwój 2014-2020 współfinansowanego ze środków Europejskiego Funduszu Społecznego





