

复习题 (题目均选自课后习题)

第 1 章

1、某计算机主频为 1.2GHz，其指令分为 4 类，它们在基准程序中所占比例及 CPI 如下表所示。

指令类型	所占比例	CPI	指令类型	所占比例	CPI
A	50%	2	C	10%	4
B	20%	3	D	20%	5

该机的 MIPS 数是多少？

答: 400

2、假定某计算机 1 和计算机 2 以不同的方式实现了相同的指令集，该指令集中共有 A、B、C、D 四类指令，它们所占的比例分别为 40%、20%、15%和 25%。机器 1 和机器 2 的时钟周期分别为 600MHZ 和 800MHZ，各类指令在两机器上的 CPI 如表所示：

指令类型	A	B	C	D
CPI1	2	3	4	5
CPI2	2	2	3	4

求两机器的 MIPS 各为多少？

答: CPI1 = 3.25 MIPS1 = 185 CPI2 = 2.65 MIPS2 = 302

3、若某程序编译后生成的目标代码由 A、B、C、D 四类指令组成，它们在程序中所占比例分别为 40%、20%、15%、25%。已知 A、B、C、D 四类指令的 CPI 分别为 1、2、2、2。现需要对程序进行编译优化，优化后的程序中 A 类指令数减少了一半，而其他指令数量未发生变化。假设运行该程序的计算机 CPU 主频为 500MHz。完成下列各题：

- 1) 优化前后程序的 CPI 各为多少？
- 2) 优化前后程序的 MIPS 各为多少？
- 3) 通过上面的计算结果你能得出什么结论？

答: 1) 优化前 CPI = 1.6 优化后 CPI = 1.75

2) 优化前 MIPS = 312.5 优化后 MIPS = 285.7

3) 优化后 CPI 增加，MIPS 减少，优化失败，应尝试降低 CPI 最大指令的比例。

第 2 章

1、写出下列各数的补码。

0.10101, -0.10101, 0.11111, -0.11111, -0.10000, 0.10000

答:

#	真值	原码	反码	补码
1	0	0.00...0	0.00...0	0.00...0
2	-0	1.00...0	1.11...1	0.00...0
3	0.10101	0.10101	0.10101	0.10101
4	-0.10101	1.10101	1.01010	1.01011
5	0.11111	0.11111	0.11111	0.11111
6	-0.11111	1.11111	1.00000	1.00001
7	-0.10000	1.10000	1.01111	1.10000
8	0.10000	0.10000	0.10000	0.10000

2、已知数的补码表示形式，求数的真值。

$$\begin{aligned} [x]_{\text{补}} &= 0.10010, & [x]_{\text{补}} &= 1.10010, & [x]_{\text{补}} &= 1.11111, \\ [x]_{\text{补}} &= 1.00000, & [x]_{\text{补}} &= 0.10001, & [x]_{\text{补}} &= 1.00001 \end{aligned}$$

答:

补码	真值	补码	真值
$[x]_{\text{补}} = 0.10010$	$x = 0.10010$	$[x]_{\text{补}} = 1.10010$	$x = -0.01110$
$[x]_{\text{补}} = 1.11111$	$x = -0.00001$	$[x]_{\text{补}} = 1.00000$	$x = -1.00000$
$[x]_{\text{补}} = 0.10001$	$x = 0.10001$	$[x]_{\text{补}} = 1.00001$	$x = -0.11111$

3、C 语言中允许无符号数和有符号整数之间的转换，下面是一段 C 语言代码：

```
int x = -1;
unsigned u = 2147483648;
printf("x=%u=%d\n", x, x);
printf("u=%u=%d\n", u, u);
```

给出在 32 位计算机中上述程序段的输出结果并分析原因。

答：输出结果如下： $x = 4294967295 = -1$ ； $u = 2147483648 = -2147483648$

1) %u 以无符号输出，%d 输出真值

2) 在计算机中整数以补码形式表示和存储。

3) $x = -1$ ，先求 -1 的 32 位补码，机器码是 $2^{32} - 1 = 4294967295$ 。所以第一行输出是分别是机器码和真值。

4) $u = 2^{31}$ 是一个无符号数，无溢出，由于首位为 1，%u 输出机器码就是 2147483648，%d 输出是真值，将该机器码按补码转换成真值，所以是 -2147483648。

4、用 IEEE754 32 位单精度浮点数标准表示十进制数 64000。

答：0100 0111 0111 1010 0000 0000 0000 0000 = (477A0000)₁₆

5、求与单精度浮点数 43940000H 对应的十进制数。

答：296

6、求单精度浮点数能表示的最大数和最小数。

答： $f_{\max} = 2^{127} \times (2 - 2^{-23})$ ， $f_{\min} = -2^{127} \times (2 - 2^{-23})$

第 3 章

1、一个 C 语言程序在一台 32 位机器上运行，程序中定义了 3 个变量 x、y、z，其中 x 和 z 是 int 型，y 为 short 型。当 $x = 127$ ， $y = -9$ 时，执行赋值语句 $z = x + y$ 后，x、y、z 的值分别是_____。

答： $x = 0000007FH$ ， $y = FFF7H$ ， $z = 00000076H$

2、假定带符号整数采用补码表示，若 int 型变量 x 和 y 的机器数分别是 FFFF FFDFH 和 0000 0041H，则 x、y 的值以及 $x - y$ 的机器数分别是_____。

答： $x = -33$ ， $y = 65$ ， $x - y$ 的机器数为 FFFF FF9EH

3、假定在一个 8 位字长的计算机中运行如下类 C 程序段：

```
unsigned int x = 134;
unsigned int y = 246;
```

```

int m=x; int n=y;
unsigned int z1=x-y;
unsigned int z2=x+y;
int k1=m-n;
int k2=m+n;

```

若编译器编译时将 8 个 8 位寄存器 R1 ~ R8 分别分配给变量 x、y、m、n、z1、z2、k1 和 k2。请回答下列问题。(提示：带符号整数用补码表示)

- 1) 执行上述程序段后，寄存器 R1、R5 和 R6 的内容分别是什么？(用 16 进制表示)
- 2) 执行上述程序段后，变量 m 和 k1 的值分别是多少？(用十进制表示)
- 3) 上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器及辅助电路实现？简述理由。
- 4) 计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？

答：1) (R1)=86H, (R5)=90H, (R6)=7CH

2) m = -122, k1 = -112。

3) 能。

4) 如果符号位进位 Cf 和最高数据位进位 Cd 不同，则结果溢出。最后一条语句执行时会发生溢出。

第 4 章

1、某计算机主存地址空间大小为 256MB，按字节编址。虚拟地址空间大小为 4GB，采用页式存储管理，页面大小为 4KB，TLB（快表）采用全相联映射，有 4 个页表项，内容如下表所示。

有效位	标记	页框号	...
0	FF180H	0002H	...
1	3FFF1H	0035H	...
0	02FF3H	0351H	...
1	03FFFH	0153H	...

则对虚拟地址 03FFF180H 进行虚实地址变换的结果是_____。

答：0153180H

2、某计算机 cache 由 64 个存储块构成，采用四路组相联映射方式，主存包含 4096 个存储块，每块由 128 个字组成，访问地址为字地址。

- 1) 求主存地址和 cache 地址各有多少位？
- 2) 按照题目条件中的映射方式，列出主存地址的划分情况，并标出各部分的位数。

答：1) 主存地址位数为 19 位，cache 地址位数为 13 位；

2)

标记(tag)	组索引(index)	块内偏移(offset)
8	4	7

3、某计算机中主存容量为 4MB，cache 容量为 16KB，每块包含 8 个字，每字 32 位，映射方式采用四路组相联。设 cache 的初始状态为空，CPU 依次从主存第 0, 1, 2, ..., 99 号单元读出 100 个字(每次读一个字)，并重复此操作 10 次，替换算法采用 LRU。

- 1) 求 cache 的命中率。

2) 若 cache 比主存快 10 倍, 分析采用 cache 后存储访问速度提高了多少?

答: 1) cache 命中率=98.7%; 2)使用了 cache 后速度提高了 8.85 倍。

4、某计算机系统有一个 TLB 和 L1 级数据 cache, 存储系统按字节编址, 虚拟存储容量为 2GB, 主存容量为 4MB, 页大小为 128KB, TLB 采用四路组相联方式, 共有 16 个页表项。cache 容量为 16KB, 每块包含 8 个字, 每字 32 位, 映射方式采用四路组相联, 回答下列问题。

1) 虚拟地址中哪几位表示虚页号? 哪几位表示页内偏移地址? 虚页号中哪几位表示 TLB 标记? 哪几位表示 TLB 索引?


2) 物理地址中哪几位表示物理页号? 哪几位表示偏移地址?

3) 为实现主存与数据 cache 之间的组相联映射, 对该地址又进行怎样的划分?

答: 1) 虚拟地址的高 14 位表示的是虚页号, 低 17 位表示的是页内偏移地址 故虚页号的高 12 位为 TLB 标记, 低 2 位为 TLB 组索引。

2) 高 5 位为物理页号, 低 17 位表示页内偏移地址。

3) 则主存地址划分如下:




5、某计算机采用页式虚拟存储管理方式, 按字节编址, 虚拟地址为 32 位, 物理地址为 24 位, 页大小为 8KB; TLB 采用全相联映射; cache 数据区大小为 64KB, 按 2 路组相联方式组织, 主存块大小为 64B。存储访问过程的示意图如下。请回答下列问题。

1) 图中字段 A~G 的位数各是多少? TLB 标记字段 B 中存放的是什么信息?

2) 将块号为 4099 的主存块装入到 cache 中时, 所映射的 cache 组号是多少?对应的 H 字段内容是什么?

3) cache 缺失处理的时间开销大还是缺页处理的时间开销大?为什么?

4) 为什么 cache 可以采用写穿(Write Through)策略, 而修改页面内容时总是采用写回(Write Back)策略?



存储访问过程示意图

答: 1) A~G 的位数分别为 19、19、11、13、9、9、6 TLB 中标记字段 B 的内容是虚页号, 表示该 TLB 项对应哪个虚页的页表项


2) 映射的 cache 组号为 3, 对应的 H 字段内容为 0 0000 1000B。

3) 因为缺页处理需要访问磁盘, 而 cache 缺失只要访问主存, cache 缺失带来的开销小, 而

处理缺页的开销大。

4) 因为采用写穿策略时需要同时写快速存储器和慢速存储器, 而写磁盘比写主存慢得多, 所以 **cache** 可以采用写穿策略, 而虚存则应采用写回策略。

6、某计算机采用页式虚拟存储管理方式, 按字节编址。CPU 进行存储访问的过程如下图所示。尝试回答下列问题。



页式虚拟存储器访问过程示意图

- 1) 主存物理地址占多少位?
- 2) TLB 采用什么映射方式? TLB 用 SRAM 还是 DRAM 实现?
- 3) **cache** 采用什么映射方式? 若 **cache** 采用 LRU 替换算法和回写 (WriteBack) 策略, 则 **cache** 每行中除数据 (Data)、Tag 和有效位外, 还应有哪些附加位? **cache** 总容量是多少? Cache 中有效位的作用是什么?
- 4) 若 CPU 给出的虚拟地址为 0008C040H, 则对应的物理地址是多少? 是否在 **cache** 中命中? 说明理由, 若 CPU 给出的虚拟地址为 0007C260H, 则该地址所在主存块映射到的 **cache** 组号是多少?

答: 1) 主存地址位数为 28。

2) TLB 采用全相联映射。TLB 应采用 SRAM, 读写速度快, 但成本高。

3) 需要在 **cache** 行中增加 1 位 LRU 位用于替换计数; 另外每行还需要增加 1 位脏位, 如果脏位为 1 则需要写回内存。cache 总容量为 558 字节。有效位用来指出所在 **cache** 行中的信息是否有效。

4) 对应物理地址是 0040040H, **cache** 不命中。虚拟地址 0007C260H 映射到 **cache** 第 3 组。

第 5 章

1、计算机的指令格式包括操作码 OP、寻址方式特征位 I 和形式地址 D 等三个字段, 其中 OP 字段 6 位, 寻址方式特征位 I 为 2 位, 形式地址字段 D 为 8 位。I 的取值与寻址方式的对应关系为:

I=00:直接寻址;

I=01:用变址寄存器 X1 进行变址;

I=10:用变址寄存器 X2 进行变址;

I=11:相对寻址。

设(PC)=1234H,(X1)=0037H, (X2)=1122H,以下四条指令均采用上述格式,请确定这些指令的有效地址:

1)4420H

2)2244H

3)1322H

4)3521H

答: 1) EA=D=20H 2) EA=1166H 3) EA=1258H 4) EA=58H

2、某计算机字长为 16 位,主存地址空间大小为 128KB,按字编址。采用单字长指令格式,指令各字段定义如下。

15~12		11~06		05~00	
OP	Ms	Rs	Md	Rd	

源操作数

目的操作数

转移指令采用相对寻址方式,相对偏移量用补码表示,寻址方式定义见下表。

M _s /M _d	寻址方式	助记符	含义
000B	寄存器直接	R _n	操作数=(R _n)
001B	寄存器间接	(R _n)	操作数=((R _n))
010B	寄存器间接,自增	(R _n) ⁺	操作数=((R _n)),(R _n)+1→(R _n)
011B	相对	D(R _n)	转移目标地址=(PC)+(R _n)

注:(X)表示存储器地址 X 或寄存器 X 的内容。

请回答下列问题:

- 1) 该指令系统最多可有多少条指令? 该计算机最多有多少个通用寄存器?
- 2) 存储器地址寄存器 MAR 和存储器数据寄存器 MDR 至少各需要多少位?
- 3) 转移指令的目标地址范围是多少?
- 4) 若操作码 0010B 表示加法操作(助记符为 add),寄存器 R4 和 R5 的编号分别为 100B 和 101B, R4 的内容为 1234H, R5 的内容为 5678H, 地址 1234H 中的内容为 5678H, 地址 5678H 中的内容为 1234H, 则汇编语言为“add(R4),(R5)+”(逗号前为源操作数,逗号后为目的操作数)对应的机器码是什么(用十六进制表示)? 该指令执行后,哪些寄存器和存储单元中的内容会改变? 改变后的内容是什么?

答:

- 1) 该指令系统最多可有 16 条指令;该机最多有 8 个通用寄存器;
- 2) MDR 和 MAR 至少各需 16 位。
- 3) 转移指令的目标地址范围是 0000H ~ FFFFH (0 ~ 2¹⁶-1)。
- 4) 汇编语句“add (R4), (R5)+”,对应的机器码为 0010 0011 0001 0101B=2315H。该指令执行后,寄存器 R5 和存储单元 5678H 的内容会改变。执行后 R5 的内容从 5678H 变成 5679H。存储单元 5678H 中的内容变成该加法指令计算的结果 5678H + 1234H=68ACH。

3、某计算机采用 16 位定长指令字格式,其 CPU 中有一个标志寄存器,其中包含进位/借位标志 CF、零标志 ZF 和符号标志 NF。假定为该机设计了条件转移指令,其格式如下:

15~11	10	9	8	07~00
00000	C	Z	N	OFFSET

其中,00000 为操作码 OP; C、Z 和 N 分别为 CF、ZF 和 NF 的对应检测位,某检测位

为 1 时表示需检测对应标志，需检测的标志位中只要有一个为 1 就转移，否则不转移，例如，若 $C=1, Z=0, N=1$ ，则需检测 CF 和 NF 的值，当 $CF=1$ 或 $NF=1$ 时发生转移；OFFSET 是相对偏移量，用补码表示。转移执行时，转移目标地址为 $(PC) + 2 + 2 \times \text{OFFSET}$ ；顺序执行时，下条指令地址为 $(PC) + 2$ 。请回答下列问题。

- 1) 该计算机存储器按字节编址还是按字编址？该条件转移指令向后（反向）最多可跳转多少条指令？
- 2) 某条件转移指令的地址为 200CH，指令内容如下图所示，若该指令执行时 $CF=0, ZF=0, NF=1$ ，则该指令执行后 PC 的值是多少？若该指令执行时 $CF=1, ZF=0, NF=0$ ，则该指令执行后 PC 的值又是多少？请给出计算过程。

15~11	10	9	8	07~00
00000	0	1	1	11100011

- 3) 实现“无符号数比较小于等于时转移”功能的指令中，C、Z 和 N 应各是什么？

答：

- 1) 按字节编址，offset 采用 8 位补码表示，所以表示范围位-128~127，可以向前跳跃 128，向后跳跃 127 条指令。
- 2) 指令中 $C=0, Z=1, N=1$ ，故应根据 ZF 和 NF 的值来判断是否转移。当 $CF=0, ZF=0, NF=1$ 时，需转移。已知指令中偏移量为 1110 0011B=E3H，符号扩展后为 FFE3 H，左移一位（乘 2）后为 FFC6 H，故 PC 的值（即转移目标地址）为 $200CH + 2 + FFC6H = 1FD4H$ 。当 $CF=1, ZF=0, NF=0$ 时不转移，PC 的值为：200CH+2=200EH。

第 6 章

- 1、MIPS 单周期数据通路及指令执行各阶段的控制信号取值。
- 2、假设图 6.25 所示的单周期 MIPS 处理器中，操作控制器输出某个控制信号发生了恒 0 故障，表 6.2 中的哪些指令会发生错误呢？为什么？如果是恒 1 故障呢？

(1) RegWrite (3) RegDst (3) MemWrite

答：1) RegWrite 恒 0 故障，lw, sw, addi, add, slt 指令故障。RegWrite 恒 1 故障，beq, j 指令故障。

2) RegDst 恒 0 故障，add、slt 指令故障，RegDst 恒 1 故障，lw, addi 指令故障。

3) MemWrite 恒 0 故障，sw 指令故障，MemWrite 恒 1 故障，lw, beq, addi, add, slt, j 指令故障。

第 7 章

- 1、重定向流水线中所有分支跳转指令均在 EX 执行，假设无分支预测、无延迟槽技术，尝试计算下述程序的执行周期。

```
add $s0,$0,100      # i=100
```

```
while_loop:
```

```
    beq $s0,$0,done  # while (i>0)
```

```
    addi $s0,$s0,-1  # i=i-1
```

```
j while_loop      # 继续循环
```

```
done:
```

答: 508

2、重定向流水线中所有分支跳转指令均在 EX 执行, 假设无分支预测、无延迟槽技术, 尝试计算下述程序的执行周期。

```
addi $s0,$0,0      # i=0
```

```
addi $s1,$0,0      # sum=0
```

```
for_loop:
```

```
slti $t1,$s0,10    # $t1=(i<10)?1:0
```

```
beq $t1,$0,done     # for(i=0;i<10;i++)
```

```
addi $s1,$s1,$s0    # sum=sum+i
```

```
addi $s0,$s0,1      # i++
```

```
j for_loop          # 继续 for 循环
```

```
done:
```

答: 80

3、某 16 位计算机中, 带符号整数用补码表示, 数据 Cache 和指令 Cache 分离。下表给出了指令系统中部分指令格式, 其中 Rs 和 Rd 表示寄存器, mem 表示存储单元地址, (x) 表示寄存器 x 或存储单元 x 的内容。

该计算机采用 5 段流水方式执行指令, 各流水段分别是取指 (IF)、译码/读寄存器 (ID)、执行/计算有效地址 (EX)、访问存储器 (M) 和结果写回寄存器 (WB), 流水线采用“按序发射, 按序完成”方式, 没有采用转发技术处理数据相关, 并且同一个寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题:

名称	指令的汇编格式	指令功能
加法指令	ADD Rs, Rd	(Rs)+(Rd)->Rd

算术/逻辑左移	SHL Rd	$2*(Rd) \rightarrow Rd$
算术右移	SHR Rd	$(Rd)/2 \rightarrow Rd$
取数指令	LOAD Rd, mem	$(mem) \rightarrow Rd$
存数指令	STORE Rs, mem	$(Rs) \rightarrow mem$

1) 若 int 型变量 x 的值为-513, 存放在寄存器 R1 中, 则执行指令“SHL R1”后, R1 的内容是多少? (用十六进制表示)

2) 若某个时间段中, 有连续的 4 条指令进入流水线, 在其执行过程中没有发生任何阻塞, 则执行这 4 条指令所需的时钟周期数为多少?

3) 若高级语言程序中某赋值语句为 $x=a+b$, x、a 和 b 均为 int 型变量, 它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应的指令序列及其在指令流水线中的执行过程如下图所示。

```

I1  LOAD    R1, [a]
I2  LOAD    R2, [b]
I3  ADD     R1, R2
I4  STORE   R2, [x]

```

则这 4 条指令执行过程中, I3 的 ID 段和 I4 的 IF 段被阻塞的原因各是什么?

	时间单元													
指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I ₁	IF	ID	EX	M	WB									
I ₂		IF	ID	EX	M	WB								
I ₃			IF				ID	EX	M	WB				
I ₄							IF				ID	EX	M	WB

图 指令序列及其执行过程示意图

4) 若高级语言程序中某赋值语句为 $x=x*2+a$, x 和 a 均为 unsigned int 类型变量, 它们的存储单元地址分别表示为[x]、[a], 则执行这条语句至少需要多少个时钟周期? 要求模仿题 44 图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。

答: 1) $[x]_{补}=1111\ 1101\ 1111\ 1111B$, 即指令执行前(R1)=FDFFH, 左移 1 位后为 1111 1011 1111 1110B, 即指令执行后(R1)=FBFEH。

2) 至少需要 $5+(n-1)=5+(4-1)=8$ 个时钟周期。

3) I3 的 ID 段被阻塞的原因: 因为 I3 与 I1 和 I2 都存在数据相关, 需等到 I1 和 I2 将结果写回寄存器后, I3 才能读寄存器内容, 所以 I3 的 ID 段被阻塞, 流水线中插入了 3 个气泡。I4 的 IF 段被阻塞的原因: 因为 I4 的前一条指令 I3 在 ID 段被阻塞, 所以 I4 的 IF 段被阻塞。需要注意的是此题中寄存器读写不能在一个时钟周期内完成, 所以 ID 段和 WB 段的数据相关也必须插入气泡, 相比教材上的方式多插入一个气泡。

4) 因 $2*x$ 操作有左移和加法两种实现方法, 故 $x=x*2+a$ 对应的指令序列为

I1 LOAD R1, [x]

I2 LOAD R2, [a]

I3 SHL R1 //或者 ADD R1, R1

I4 ADD R1, R2

I5 STORE R2, [x]

这 5 条指令在流水线中执行过程如下图所示。

	时间单元																
指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
I1	IF	ID	EX	M	WB												
I2		IF	ID	EX	M	WB											
I3			IF			ID	EX	M	WB								
I4						IF				ID	EX	M	WB				
I5										IF				ID	EX	M	WB

故执行 $x=x*2+a$ 语句最少需要 17 个时钟周期。

4、某程序中有如下循环代码段 p: “for(int i = 0; i <N; i++) sum+=A[i];”。假设编译时变量 sum 和 i 分别分配在寄存器 R1 和 R2 中。常量 N 在寄存器 R6 中，数组 A 的首地址在寄存器 R3 中。程序段 P 起始地址为 0804 8100H，对应的汇编代码和机器代码如下表所示。

编号	地址	机器代码	汇编代码	注释
1	08048100H	00022080H	loop: sll R4,R2,2	(R2)<<2 R4
2	08048104H	00083020H	add R4,R4,R3	(R4)+(R3) R4
3	08048108H	8C850000H	load R5,0(R4)	((R4)+0) R5
4	0804810CH	00250820H	add R1,R1,R5	(R1)+(R5) R1
5	08048110H	20420001H	add R2,R2,1	(R2)+1 R2
6	08048114H	1446FFFAH	bne R2,R6,loop	if(R2)!=(R6) goto loop

执行上述代码的计算机 M 采用 32 位定长指令字，其中分支指令 bne 采用如下格式：

31	26	25	21	20	16	15	0
OP		Rs		Rd		OFFSET	

OP 为操作码；Rs 和 Rd 为寄存器编号；OFFSET 为偏移量，用补码表示。请回答下列问题，并说明理由。

- 1) M 的存储器编址单位是什么？
- 2) 已知 sll 指令实现左移功能，数组 A 中每个元素占多少位？
- 3) 题 44 表中 bne 指令的 OFFSET 字段的值是多少？已知 bne 指令采用相对寻址方式，当前 PC 内容为 bne 指令地址，通过分析题 44 表中指令地址和 bne 指令内容，推断出 bne 指令的转移目标地址计算公式。

4) 若 M 采用如下“按序发射、按序完成”的 5 级指令流水线：IF（取值）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起 3 个时钟周期的阻塞，则 P 中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令 1 的执行不会因为与指令 5 的数据相关而发生阻塞？

答：1) 已知计算机 M 采用 32 位定长指令字，一条指令占 4B，观察表中各指令的地址均为 32 位，且相邻指令的地址差为 4 个地址单位，正好对应指令长度 4B，所以该计算机是按字节编址的。

2) 左移 2 位相当于以乘 4，根据汇编代码可知数组间的数据间隔为 4 个地址单位，而计

算机按字节编址，所以数组 A 中每个元素占 4B。

3) bne 指令的机器代码为 1446FFFAH，根据题目给出的指令格式，后 2B 的内容为 OFFSET 字段，所以该指令的 OFFSET 字段为 FFFAH，用补码表示，值为-6。当系统执行到 bne 指令时,PC 自动加 4,PC 的内容就为 08048118H,而跳转的目标是 08048100H,两者相差了 18H，即-24 个字节距离， $-24/-6=4$ 。可知 bne 指令的转移目标地址计算公式为 $(PC)+4+OFFSET*4$ 。


4) 由于数据相关而发生阻塞的指令为第 2、3、4、6 条，第 6 条指令会发生控制冒险。当前循环的第 5 条指令与下次循环的第 1 条指令虽然有数据相关,但由于第 6 条指令后有 3 个时钟周期的阻塞，因而消除了该数据相关。

第 9 章


1、A、B、C 是与 CPU 连接的 3 台设备，在硬件排队线路中，它们的优先级是 $A>B>C>CPU$ ，为改变中断处理的次序，它们的中断屏蔽字如表 9.8 所示（设“0”表示允许中断，“1”表示中断屏蔽）。请按下图所示的时间轴给出的设备中断请求时刻，画出 CPU 执行程序的轨迹（A，B，C 中断服务程序的时长为 20μs）。

表 9.8 中断屏蔽表

设备名	中断屏蔽字		
	A	B	C
A	1	1	1
B	0	1	0
C	0	1	1



答:



2、设某计算机有 5 级中断：L0，L1，L2，L3。其中断响应优先次序为 $L0>L1>L2>L3$ ，现在要求将中断处理次序改为： $L1\rightarrow L3\rightarrow L0\rightarrow L2$ ，试问：

表 9.9 更新后的中断屏蔽表

设备名	中断屏蔽字			
	L0	L1	L2	L3
L0				

设备名	中断屏蔽字			
	L0	L1	L2	L3
L1				
L2				
L3				

1) 表 9.9 所示的中断屏蔽字该如何设置 (“0” 表示允许中断, “1” 表示中断屏蔽) ?

2) 若这 5 级中断同时都发出中断请求, 按更改后的次序画出进入各级中断处理程序的过程示意图。

答案见任务点视频。

3、某计算机的 CPU 主频为 500MHz, 与之连接的外设的最大数据传输率为 20KBps, 外设接口中有一个 16 位的数据缓冲器, 相应的中断服务程序执行时间为 500 个时钟周期, 通过计算分析该设备是否可采用中断 I/O 方式? 若该设备的最大数据传输率为 2MBps, 该设备是否可采用中断 I/O 方式?

答: 外设的最大数据传输率为 20KBps, 缓冲区为 2B, 每次中断传输 2B。因此每秒钟产生的中断数为 $20KB/2B=10000$ 次。每次的执行为 500 个周期, 则中断占 CPU 时间的比率为: $500*10000/(500*10^6)=1\%$, 对 CPU 的影响不大, 可以采用中断方式。

若最大数传率为 2MBps, 则每秒钟产生的中断数为 $2MB/2B=10^6$, CPU 占用率为 $(500*10^6)/(500*10^6)=100\%$, 故不能采用中断方式。