


WEBENCH Part I – Power Design

什么是WEBENCH

- 现代电子系统设计涉及的芯片越来越多，芯片功耗越来越大。之前74加51时代一个5V电压统治全板的情况不复存在。现代的电子系统对电源要求多种多样，电压方面：1V、1.2V、1.8V、3.3V和5V等；性能方面：大电流的，高精度的，低噪声的，低功耗和高效率的等等。为了应对如此之多的需求，多种多样的电源芯片应运而生。
- 根据这些电压和电流情况，并考虑到需要的性能、功耗和体积，工程师从众多的电源芯片中选型并优化。这是一个复杂而辛苦的过程，急需一种软件工具配合工程师工作，**TI为电源的设计选型提供了强大的设计软件：WEBENCH**
- TI的电源芯片种类齐全，按用途有AC-DC，DC-DC和DC-AC，按照拓扑结构常见的有buck、boost和buck-boost等。从这些海量芯片中选取合适的芯片一个个看数据手册进行筛选是一件效率很低很耗精力的事情。TI提供了**WEBENCH**电源设计软件，来帮助用户完成设计，并可以优化和仿真

WEBENCH在TI网上资源中的位置


- 从主页www.ti.com进入，可以看到上图方框中所示选项，在“tools & software”中可以看到电源设计工具：WEBENCH。




Agenda

- 网上注册my.TI 账号
- WEBENCH 电源设计工具
 - 电源选型
 - 单电源设计
 - 电源架构设计
 - FPGA/处理器电源设计
 - LED电源设计
 - 电源仿真
 - 原理图导出
- WEBENCH实战
 - 开关电源参数间的矛盾和联系
 - 软件操作step by step

网上注册 my.TI 账号



- 好处：可以申请TI的样片，可以使用TI网站内的免费软件
- 第一步：登陆TI官网 www.ti.com
- 第二步：进入 my.TI Login 界面
- 第三步：输入新用户信息，点击“注册并继续”
- 第四步：登陆邮箱进行验证



WEBENCH 电源设计工具——电源选型

- 电源选型是根据用户输入的电压和电流参数，从库中搜索中满足条件的芯片。点击“Simple Switcher”进入如下界面。

ENTER REQUIREMENTS

Power LED LED Architect Power Architect FPGA/μP HotSwap **Simple Switcher**

Inputs
Vin Min: 5 V Vin Max: 10
Outputs
Vout: 3.3 V Iout: 2
Op Ambient Temp: 30 °C

Show Recommended Power Management ICs

Back New **Solutions** Visualizer 24HR Help

RECOMMENDED PARTS

Module	Regulator
LM3475	LM22676-ADJ
Open Design	
Design Note Hysteretic Buck ...	Design Note Adjustable for V...
Topology Buck	Topology Buck
Footprint (mm2) 0	Max Current 3.00
Efficiency (%) NA	Pk Efficiency 92%
Frequency (kHz) 0	Max Freq 500
BOM Cost (\$) NA	IC Cost \$1.80



优化旋钮

- 系统给出两个推荐芯片列在网页的最上面。同时系统会把满足要求的芯片列表也给出，显示在网页的下方，列表中包含了芯片的特性和价格。供用户参考。

Switcher Solutions: (11 found) ☐ Show All Columns

Part	Create	WEBENCH Tools	Efficiency (%)	Footprint (mm2)	Frequency (kHz)	BOM Cost (\$)	BOM Count	Iout Max (A)	New TEAM	Disty TEAM	Design Considerations	IC Cost
LM22676-ADJ	Open Design		86%	362	500	\$2.56	12	3.00	Y	TEAM	Adjustable for Vout less than 5V, Low Part Count	\$1.80
LM22680-ADJ	Open Design		83%	329	482	\$2.60	12	2.00	Y	TEAM	Low Part Count	\$1.70
LM22673-ADJ	Open Design		86%	375	500	\$2.63	13	3.00	Y	TEAM	Adjustable for Vout less than 5V, Low Part Count	\$1.85
LM22670-ADJ	Open Design		85%	429	482	\$2.66	12	3.00	Y	TEAM	Adjustable for Vout less than 5V, Low Part Count	\$1.85
LM3102	Open Design		87%	293	537	\$2.96	12	2.50	Y	TEAM	High Efficiency	\$2.15
LM22678-ADJ	Open Design		85%	446	500	\$3.32	10	5.00	Y	TEAM	Adjustable for Vout less than 5V, Low Part Count	\$2.45
LM22677-ADJ	Open Design		86%	459	482	\$3.38	11	5.00	Y	TEAM	Adjustable for Vout less than 5V, Low Part Count	\$2.50
LM22679-ADJ	Open Design		85%	459	500	\$3.29	11	5.00	Y	TEAM	Adjustable for Vout less than 5V, Low Part Count	\$2.40
LMR24220	Open Design		82%	247	470	\$2.81	12	2.00	Y	TEAM	High Efficiency	\$2.00
LM26003	Open Design		87%	455	325	\$3.41	17	3.00	Y	TEAM	High Efficiency Sleep Mode	\$2.10
LM3475			NA	0	0	NA	1	5.00	Y	TEAM	Hysteretic Buck Controller, Small size	\$0.48

WEBENCH 电源设计工具——单电源设计

ENTER REQUIREMENTS

Power LED LED Architect Power Architect FPGA/μP HotSwap Simple Switcher

Basic Selection

☒ DC ☐ AC

Vin Min: 14 V Vin Max: 22 V

Vout 1: 3.3 V Iout 1: 2 A

Op Ambient Temp: 30 °C

Choose Additional Features (Optional)

☐ Show Alternate Topologies ?

☐ Show Only Modules

On/Off Pin: ☐ No ☐ Yes ☒ Ignore

Error Flag: ☐ No ☐ Yes ☒ Ignore

Sync Pin: ☐ No ☐ Yes ☒ Ignore

Vout 2: 0 V Iout 2: 0 A

Vout 3: 0 V Iout 3: 0 A

Coupon Code:

Show Recommended Power Management ICs

Show All: ?


Switching Regulators

Linear Regulators

- 有两种方法进入单电源设计界面。第一种方法是在电源选型页面选择“visualizer”进入电源设计，第二种方法是回到开始界面，选择“power”，输入电源的设计条件，按绿色按钮进入电源设计界面。
- 单电源设计是针对某个型号的power IC进行设计。在设计的过程中对效率、成本、封装三个方面进行优化。这个优化的步骤由WEBENCH工具辅助进行


WEBENCH 电源设计工具——单电源设计

- 主界面介绍：浏览控制，优化和筛选，open design




WEBENCH 电源设计工具——单电源设计

- 控制面板，“optimizer”旋钮控制优化算法，改变后工具会重新计算满足条件的器件。如果要改变先前的输入和输出条件，可以使用“change inputs”。重新输入参数后点击“recalculate”，工具会重新计算满足条件的器件。后面两个是“filter”筛选项，从当前结果中筛选，工具不会重新计算。




- 筛选结果，工具用二维图和电路图可视化了筛选结果，非常方便用户使用。先介绍左边的二维图，二维图的X轴是效率，Y轴是封装大小，灰色圆圈的面积表示成本。右边的表格是芯片型号和特性参数。非常好用的地方在于表格和二维图是一一对应的



WEBENCH 电源设计工具——单电源设计

- 从可视化表格中选择需要的器件，点击“open design”进入到这个芯片的设计界面
- 在芯片的设计界面中依旧有“optimization tuning”旋钮，可以对芯片的外围电路进行优化。改动旋钮，工具会自动计算外围电路的参数。“Charts”图用于显示优化后电流和效率的关系。“Schematic”是芯片的原理图。“Operating value”表格汇总了电路的主要参数。“bill of materials”是电路的料单，汇总了电路所需的元器件的参数值、封装、厂家、封装图片和价格等，用于采购器件




WEBENCH 电源设计工具——电源架构设计


- 电源架构设计是用于系统中的设计方法。系统中各个工作单元众多，每个工作单元都需要电源供给，这些电源从总电源中分支成为支路电源，支路电源再分支成为某个芯片或者区域的电源。将这些电源画出来就成为树的结构，称之为“电源树”。电源架构的设计是这样一过程：电源树设计->电源树优化筛选出一部分芯片->选择具体芯片->芯片外部电路优化。



- 电源架构设计包括两个部分，电源树根的设计和电源树枝的设计。上图是电源树根的设计，“add source”是添加电源树的根。




- 添加完电源树根后，就开始添加电源树的枝。在电源树根后面点击“add load”可以添加支路电源。注意有对应关系。



WEBENCH 电源设计工具——电源架构设计

- 添加完毕后点击“submit”提交给WEBENCH处理。



这个步骤对电源树优化选择

- 处理后的结果显示为多个图表。其中一个图形化的电源树,简单明了

- 优化旋钮在电源树的设计中依旧存在,给工程师带来了很大便利

- 优化选择的二维图和选项表格也可以在这里看到,依旧保持对应关系,这里表示的是电源树整体的效率、成本和封装大小

WEBENCH 电源设计工具——电源架构设计


- 整体上的优化结束后，WEBENCH工具计算出了待选器件。点击下图中的“view project details”进入下一步。这一步骤对电源芯片优化选择。

Selected Project: Next Step: **View Project Details**

Project ID: 3


Project Name: PA_Project_301

- 这个步骤中对电源树上的具体的芯片进行选型。电源树（右边）和待选型表格（左边）有对应关系。每选择一个器件，工具都会计算具体的效率、成本和封装大小，并以饼图的形式显示出来



WEBENCH 电源设计工具——电源架构设计

- 点击饼图右上角的“creat project”生成最后的工程。可以看到工程中还有“优化旋钮”存在，这个步骤对外部电路进行优化，真可谓优化无处不在



WEBENCH 电源设计工具—FPGA/处理器电源设计

- FPGA和处理器电源设计跟电源架构设计很相似，只是在最开始多了一个界面帮助导入FPGA和CPU的电源需求。

Configure Processor Loads

Step #1 : Select Your Processor

Select FPGAs

Part Number	Manufacturer	Series	Clock Speed
AM3357ZCZD27	Texas Instruments	Sitara AM335X	720,000,000.00
AM3357ZCZD72	Texas Instruments	Sitara AM335X	720,000,000.00
AM3358ZCZD72	Texas Instruments	Sitara AM335X	720,000,000.00
AM3359ZCZD72	Texas Instruments	Sitara AM335X	720,000,000.00
AM3505AZCN	Texas Instruments	SITARA	600,000,000.00

- 选择好型号后就会在右面的表格中显示出FPGA或者处理器的电源种类和电流。点击“add load”就把这些电源添加到电源架构设计中

Select Loads to Add

Next Step : Add Loads ->

<input checked="" type="checkbox"/> CAP_VDD_RTC	Voltage : 1.10 V	Current : 0.002 A
Sequencing is Required UP:6 DOWN:=1		
<input checked="" type="checkbox"/> DVVS_SRAM_MPU...	Voltage : 1.80 V	Current : 0.01 A
Sequencing is Required UP:2 DOWN:=5		
<input checked="" type="checkbox"/> VDDA-ADC	Voltage : 1.8 V	Current : 0.05 A
Sequencing is Required UP:3 DOWN:=4		
<input checked="" type="checkbox"/> VDDA1P8V-USB0	Voltage : 1.80 V	Current : 0.025 A
Sequencing is Required UP:2 DOWN:=5		

- 添加完FPGA和CPU的电源后，就进入了“电源架构”设计界面，可以参考上一个小结的讲解

WEBENCH 电源设计工具—LED电源设计

- LED电源设计方式之一：用户选择LED管和LED拓扑，WEBENCH选择电源。然后进入电源设计。


Back **New** Solutions Visualizer Assistant

ENTER REQUIREMENTS

Power **LED** LED Architect Power Architect FPGA/μP HotSwap Simple Switcher Filters

Filter Your Results

Manufacturer:

Color: 

Io(~=): 0 >2

Lumi. Flux(>=): 0 600

FootPrint(<=): 0 500

Configure LED

LED Operating Current: A

Part #:

Vforward: V


Rdynamic: Ω

Or Use Custom LED: ☐

Configure LED Array

Series: Vload: 12 V

Parallel: Iload: 0.7 A



Configure Power Source


☒ DC ☐ AC

Vin Min: V Max: V



Amb. Temp: (°C)

Reset All **Next**

Selected LED:

Vendor	Family	Part#	Color	Image	Lumin	Color	Lamb	Vf	Io	Flux	Angle	Powe	Rd	Price	FootPrint
Avago	Moonstone	ASMT-MW22-1	white		51.79	5,500		4.00	0.70	145.0	120	2.80	0.00	NA	216

Total: (2 of 512) parts. Click on a row below to select an LED:

Vendor	Family	Part#	Color	Image	Lumi	Color	Lamb	Vf	Io	Flux	Angle	Powe	Rd	Price	
Avago	Moonstone	ASMT-MW22-1	white		51.79	5,500		4.00	0.70	145.0	120	2.80	0.00	NA	
Avago	3W mini power L	ASMT-JG31-N	green		42.86		525	4.00	0.70	120.0	165	2.80	0.00	NA	

WEBENCH 电源设计工具—LED电源设计

LED电源设计方式之二：用户输入对光源的要求，WEBENCH选择LED，然后提供用户LED拓扑选择，最后再进入电源设计。

LED ARCHITECT

Power LED LED Architect Power Architect FPGA/μP HotSwap Simple Switcher Filters

WEBENCH® LED Optimizer

Lowest BOM Cost
Smallest Footprint
Highest Efficiency

Footprint: 14.10 BOM Cost: \$28.12 Efficacy: 66.35

LED Requirement


DC AC
V_{in} Min: 14 V Max: 22 V
Amb. Temp: 30 °C
Light Out: 500 lm
Color: 
Show Advanced Inputs >>
Recalculate

Filter Results

Efficacy: 23 106 LED I_o (<=): 0.11A 0.67A
Footprint 4cm² 174cm² Color 6300 7500
(<=): Temp:
BOM Cost \$0 \$54 Lumens/ 9 167
(<=): LED:
Total # 3 53 Junction 71 109
LEDs (<=): Temp:

Step 1: LED and Heat Sink Selection

LED Array Solutions: (5 found) ☐ Show All Columns

Select	LED Part Number	LED Manufacturer	LED Top View	# of LEDs	LED+HS Cost (\$)	HS Footprint (cm²)	Efficacy (lm/W)	Color Temp (K)	Heatsink Top View	Heatsink Part Number
<div>Select LED Customize LED</div>	ASMT-JW33-NSU01 Detail	Avago		7	\$21.00	44.06	49.43	7,250	 12 x 4 cm	66365
<div>Select LED Customize LED</div>	XRCWHT-L1-R250-0090 Detail	Cree		7	\$27.67	24.47	54.94	6,500	 6 x 4 cm	66365
<div>Select LED Customize LED</div>	GW5BNF15L10 Detail	SHARP Electronics		3	\$48.24	103.80	63.26	6,500	 10 x 10 cm	61585
<div>Select LED</div>	GW5BNC15L12 Detail	SHARP Electronics		4	\$48.57	80.11	56.58	6,500		60585

WEBENCH 电源设计工具—LED电源设计

- 在方式二中，选择LED后进入LED拓扑选择和优化。选择完毕后点击“creat project”进入电源设计。

The screenshot displays the WEBENCH LED Optimizer interface. The top navigation bar includes tabs for Power, LED, LED Architect, Power Architect, FPGA/μP, HotSwap, and Simple Switch. The LED Requirement section on the left shows a rotary knob for optimization (Lowest BOM Cost, Smallest Footprint, Highest Efficiency) and input fields for Vin Min (14 V), Vin Max (22 V), Amb. Temp (30 °C), Light Out (500 lm), and Color. The LED Array Solutions table in the center lists five options, with LM3409HV highlighted in green. The Selected Heat Sink section on the right shows a 5 x 4 cm sink.

LED Requirement

Vin Min: 14 V Max: 22 V
Amb. Temp: 30 °C
Light Out: 500 lm
Color: [Color bar]
Show Advanced Inputs >>
Recalculate

Step 2: Driver/Topology Selection



LED Array Solutions: (16 found) ☐ Show All Columns

Create	LED Driver	Total Driver	Schematic	BOM Images	System BOM Cost (\$)	Footprint (cm²)
Create Project	LM3406	3	[Schematic]	[BOM Image]	\$14.64	31.15cm²
Create Project	LM3409HV	3	[Schematic]	[BOM Image]	\$13.80	26.71cm²
Create Project	LM3401	4	[Schematic]	[BOM Image]	\$12.57	28.28cm²
Create Project	LM3406HV	3	[Schematic]	[BOM Image]	\$14.91	31.15cm²

Selected Heat Sink
5 x 4 cm

WEBENCH 电源设计工具—电源仿真


- WEBENCH工具不只能对芯片进行选型，也可以对电源芯片进行仿真。在上述电源设计的过程中，会看到设计面板。点击原理图后即可进入电源电路，可以看到右上角有Run Simulation，可以对电路进行仿真




- 进入仿真界面，可以看到左上角的下拉菜单中的仿真项,分别可以对电源的负载暂态响应“输入暂态响应”“上电”“波特图”“稳态”进行仿真.
- 在选择了带有外部补偿电路的芯片才可以进行“波特图”仿真（有comp管脚）。

WEBENCH 电源设计工具—电源仿真


“上电启动”




“输入暂态响应”




“负载暂态响应”



“稳态” 仿真




“波特图”仿真




WEBENCH 电源设计工具—原理图导出

- 设计好电源后，可以对设计原理图进行导出，在WEBENCH界面的第一行可以看到“CAD export”按钮，控制对原理图的导出



- 点击“CAD export”按钮后，打开导出对话框




- 将Altium格式的原理图下载保存后，用Altium打开可以看到设计好的电源原理图。需要注意的是元件封装没有包含在原理图中，需要用户根据实际采购的物料加入封装信息，然后导入PCB进行电路板设计

WEBENCH实战--开关电源参数间的矛盾和联系

- 先来分析一下开关频率和电感之间的关系。开关电源中用到的就是电感的基本物理特性： $U=L \cdot di/dt$ 。把电感移到等式左边，电流的微分用电流变化量比上时间变化量来表示，即可得到


$$L = \frac{U}{\Delta i} \frac{\Delta t}{1} = \frac{U}{\Delta i} \frac{D}{f_s}$$

- 用图来解释更为直观，如下图




WEBENCH实战--开关电源参数间的矛盾和联系


- 图中将一个长时间的充电分散成为多个短时间的充电，总的充电时间不变。对于电感来说相当于一个储能元件，充电时将电流转换为电磁能，放电时将电磁能转换为电流。开关频率低时，充电时间长，就需要一个容量大的电感来吸收这些能量（电感容量越大，电感感值越大），如果容量不够则会引起电感的磁饱和。



电感值不够电感饱和




增大电感饱和时间缩短



继续增大电感消除饱和


WEBENCH实战--开关电源参数间的矛盾和联系

- 根据这个原理，在单位时间内将一个长时充电分散为多个短时充电，这样所需的电感容量就会下降。这样对应到开关电源中就是升高开关频率可以有效降低电感体积。如下图所示，Y轴表示体积，X轴表示开关频率。用一个基础的开关电源模型仿真，可以看到随着频率增加，电感（inductor）体积逐渐减小，而输入、输出电容和MOS管体积不变




WEBENCH实战--开关电源参数间的矛盾和联系

- 再来分析一下开关频率和MOS管之间的关系。MOS管在开关电源中是作为电子开关使用的，工作中截止和导通两个状态交替进行， I_{DS} 是漏源电流， V_{DS} 是漏源电压，两者相乘就是MOS管的功率消耗




MOS 管关断时的暂态



MOS 管导通时的暂态

WEBENCH实战--开关电源参数间的矛盾和联系

- 下图显示了两种不同工作频率 (频率 $F2 > F1$) 下开关损耗和传导损耗之间的关系。X轴表示MOS管芯的面积, Y轴表示功率损耗。传导损耗 (P_{con}) 与工作频率无关, 只随管芯面积增大而减小。而开关损耗 ($P_{sw} F1$ 和 $P_{sw} F2$) 与工作频率成正比例关系。因此更高的工作频率 ($P_{sw} F2$) 会产生更高的开关损耗。当开关损耗和传导损耗相等时, 每种工作频率的总损耗最低



- 但是, 在更高的工作频率下, 最佳裸片面积较小 (例如 $F2$ 频率下最佳裸片面积小于 $F1$ 频率下的), 从而带来成本节约

WEBENCH实战--开关电源参数间的矛盾和联系

- 通过上面的分析可以看出MOS管和电感对开关频率需求的矛盾关系，一方面提高开关频率可以有效的降低电感体积，即节省了PCB面积、节省了电感成本；另一方面提高开关频率增大了MOS管的开关损耗和电感磁芯损耗。这样就需要利用WEBENCH提供的优化旋钮，用户选择优化方向后WEBENCH计算出合适的开关频率，电感和MOS型号

变量1	变量2	变量3	变量4	规律
开关频率	电感体积	效率	开关损耗	频率越高，电感值越小，感值越小电感体积越小，但是开关损耗越大，电源效率下降
MOS管的传导电阻	MOS管芯面积	开关频率	电感体积	MOS管传导电阻越小，管芯面积越大，管芯面积越大允许的开关频率越小，开关频率越低电感体积越大

WEBENCH Filters Design

Filters Design

打开Webench，点击Filters 按钮，如下图所示，将出项滤波器设计界面。
可选择滤波器类型，如低通，高通，带通等；根据需要设置滤波器增益值，带宽

The screenshot shows the 'FILTER DESIGNER REQUIREMENTS' window in the TI Webench tool. The interface includes a top navigation bar with various design categories, a 'New' button, and a 'Filter Type' section with radio buttons for Lowpass, Highpass, Bandpass, Bandstop, and Allpass. The 'Specification' section contains input fields for Gain (A), -3dB Frequency (f3dB), Max Passband Ripple (Rp), Stopband Frequency (fs), and Stopband Attenuation (Asb). A 'Graph' section displays a magnitude response plot. The 'Supply Voltage' section has options for Dual and Single supply. A 'Start Filter Design' button is located at the bottom right.

My Designs/Projects

English | 日本語 | 简体中文 | 繁體中文 | 한국어 | Русский Язык | P

New

FILTER DESIGNER REQUIREMENTS

Power | LED | LED Architect | Power Architect | FPGA/μP | HotSwap | Simple Switcher | **Filters** | Clocks | Load Switch | Interface | DDR Power | Sequencers | Battery Chargers

Filter Type

☒ Lowpass ☐ Highpass ☐ Bandpass ☐ Bandstop ☐ Allpass

Specification

☒ Search Filter ☐ Specify Filter

Gain (A) ☒ dB ☐ V/V

-3dB Frequency (f3dB) * Hz

* This frequency is used as fp for Chebyshev calculations.

Max Passband Ripple (Rp) dB

Stopband Frequency (fs) Hz

Stopband Attenuation (Asb) dB

Additional Specs (Optional)

Graph

Magnitude

Frequency

f3dB fs

3dB Asb

Supply Voltage


☒ Dual Supply ☐ Single Supply

☐ Advanced View

Start Filter Design

Filters Design

根据实际需要，选择不同解决方案



Filters Design

给出参考设计电路

WEBENCH® Optimizer

Lowest BOM Cost
Smallest Footprint
Sensitivity

Op-Amp

TL071CPSR
Single device
Dual Supply: +/-5V
Dual Single +/-5V
Update

Filter Topology Specification

Topology: Sallen Key
CapSeedValue: 1e-7
Res Tolerance: E96(1%)
Cap Tolerance: E24(5%)
Update

Current Design: #44

Parameter	Value
FilterType	Lowpass
FilterOrder	2
Gain	1.0 V/V
StopbandAttenuation	-45.0 dB
DualSupply	+/-5.00 V
PassbandFrequency	500.0 Hz

FILTER DESIGNER DESIGN SUMMARY

Schematic Stage: 1

Second Order Topology: Sallen Key Gain: 1 V/V
Cutoff Frequency: 499.995 Hz Q: 0.707
Min OpAmp GBWP: 35.355 KHz
Update

1.3 FIT EDIT Export: SIM

Bill of Materials

*Footprint is component footprint plus 1mm per side.

Thanks