

Opis: Moduł Falownika Jednofazowego z Synchronizacją z Siecią

1 Architektura Projektu - Opis Ogólny

Projekt implementuje system sterowania jednofazowym falownikiem sieciowym z wykorzystaniem kaskadowej struktury regulacji. Warto zaznaczyć, że układ został dostosowany i docelowo będzie testowany pod kątem pracy w niskonapięciowej sieci wyspowej (DC-Link = 48 V). Całość została zaprojektowana z myślą o implementacji w układach SoC (System on Chip), takich jak rodzina Zynq, łączących logikę programowalną (PL) z systemem procesorowym (PS).

Układ pracuje z częstotliwością próbkowania wynoszącą **50 kHz** i wykorzystuje trzy domeny zegarowe generowane z IP PLL wewnątrz struktury FPGA:

- **125 MHz:** Główny zegar wejściowy układu.
- **10 MHz:** Zegar zasilający kaskadową pętlę sterowania (regulatory PI, PR) oraz blok synchronizacji SOGI.
- **200 MHz:** Zegar wysokiej częstotliwości dedykowany do zasilania modulatora SPWM w celu uzyskania wysokiej rozdzielczości generowanych impulsów.

2 Opis Portów Modułu top

Nazwa portu	Kierunek	Opis i przeznaczenie
<i>Sygnały sterujące i zegarowe</i>		
clk	IN	Główny sygnał zegarowy układu (125 MHz).
rst	IN	Sygnał resetu (aktywny w stanie wysokim).
ce	IN	Clock Enable.
<i>Pomiary i wartości referencyjne</i>		
v_dc	IN	Zmierzone napięcie szyny DC (format stałoprzecinkowy FP:8).
v_ref	IN	Wartość zadana napięcia DC-link (FP:16).
v_grid	IN	Zmierzone napięcie sieci AC (FP:8).
i_meas	IN	Zmierzony prąd oddawany do sieci (prąd dławika L_2 , FP:10).
i_cap	IN	Zmierzony prąd kondensatora filtra wyjściowego, używany do aktywnego tłumienia oscylacji (FP:10).
<i>Parametry konfiguracyjne z systemu procesorowego (PS)</i>		
b0_alpha ... a2	IN	Współczynniki filtra SOGI (b0_alpha, ..., a2) w formacie FP:28. Są one cyklicznie wyliczane w systemie procesorowym (PS) w oparciu o wyestymowaną pulsację ω i aktualizowane co 5 ms .
norm	IN	Współczynnik normalizacji modułu PWM (FP:8). Jest wyliczany i aktualizowany przez układ PS co 1 ms na podstawie aktualnego napięcia szyny DC.
<i>Sygnały wyjściowe (przełączniki i PWM)</i>		
relay_dc	OUT	Sygnał sterujący głównym stycznikiem szyny DC.
relay_dcpc	OUT	Sterowanie przełącznikiem układu wstępnego ładowania. Stan logiczny '1' oznacza ładowanie wstępne (precharge), natomiast stan '0' przełącza obwód w tryb rozładowania (discharge).
relay_grid	OUT	Sygnał sterujący stycznikiem przyłączeniowym sieci AC.
pwm_a_low ... b_high	OUT	Sygnały sterujące bramkami tranzystorów do pełnego mostka H.
<i>Diagnostyka i sygnały zwrotne do PS</i>		
omega	OUT	Aktualna pulsacja sieci wyestymowana przez blok FLL (FP:21).
grid_fault	OUT	Flaga błędu sieci AC (np. znaczny zapad napięcia, utrata synchronizacji pętli PLL).
dc_fault	OUT	Flaga błędu obwodu DC (zbyt niskie lub zbyt wysokie napięcie na szynie).
vdc_filtered	OUT	Wartość napięcia DC odfiltrowana wewnętrznie przez filtr kroczący MAF, używana do wyliczenia wartości znormalizowanej do modułu SPWM.
v_out	OUT	Obliczone napięcie zadane (u_{req}), podawane na wejście modulatora PWM (FP:29).

3 Struktura Układów Synchronizacji z Siecią

Wymaganiem w przekształtnikach sieciowych jest dokładne śledzenie parametrów sieci elektroenergetycznej. System realizuje to zadanie poprzez adaptacyjną pętlę synchronizacji:

3.1 Generator Składowych Ortogonalnych (SOGI)

Do wyznaczenia chwilowej fazy i amplitudy jednofazowego napięcia sieciowego wymagane jest stworzenie jego ortogonalnej (przesuniętej o 90°) kopii. Zastosowano tu SOGI – Second Order Generalized Integrator. Pasma przepustowe filtra modyfikowane jest poprzez parametr K w testbench. Moduł `adaptive_sogi` przyjmuje zmierzone napięcie `v_grid` i na jego podstawie generuje dwie przefiltrowane składowe: α (zgodna w fazie) oraz β (przesunięta o 90° , sygnał kwadraturowy).

3.2 Adaptacja Częstotliwości (FLL)

Właściwości filtrujące SOGI są optymalne tylko wtedy, gdy jego częstotliwość rezonansowa dokładnie pokrywa się z częstotliwością sieci. Moduł FLL (Frequency Locked Loop) na bieżąco analizuje sygnały ortogonalne wypracowane przez SOGI i wylicza uchyb częstotliwości. Uchyb ten jest całkowany, co daje w wyniku estymowaną pulsację ω . Sygnał ten jest odczytywany przez system procesorowy (PS), który co 5 ms przelicza nowe parametry filtra (`b0_alpha ... a2`) i odsyła je do układu, zamykając pętlę adaptacji.

3.3 Estymator Fazy (PLL)

Mając stabilne składowe α i β , moduł `p11` wykorzystuje transformację Parka oraz wewnętrzny regulator PI do ciągłego estymowania kąta fazowego θ . Kąt ten jest następnie przepuszczany przez rejestr przesuwny (`shift_register`) w celu skompensowania opóźnień obliczeniowych toru cyfrowego, co zapewnia synchronizację prądu falownika z napięciem w punkcie przyłączenia.

4 Kaskadowe Pętli Regulacji

Algorytm sterowania opiera się na dwóch wysterowanych hierarchicznie pętlach: powolnej pętli napięciowej realizującej bilans mocy oraz szybkiej pętli prądowej kształtującej prąd wyjściowy.

4.1 Zewnętrzna Pętla Napięcia DC (PI)

Zmierzone napięcie na szynie DC (`v_dc`) jest najpierw oczyszczane z tętnień za pomocą filtra kroczący średniej (MAF) o oknie 500 próbek. Odfiltrowany sygnał jest porównywany z wartością zadaną (`v_ref`), a uchyb podawany jest do regulatora PI (`pi_controller`). Wyjście regulatora reguluje amplitudę prądu zadanego (`i_ref`), która odzwierciedla zapotrzebowanie na moc czynną, jaką falownik musi pobrać lub oddać. Amplituda ta jest następnie mnożona przez wygenerowaną z CORDICA funkcję sinus (zsynchronizowaną z siecią), tworząc chwilową wartość prądu referencyjnego.

4.2 Wewnętrzna Pętla Prądowa (PR)

Kształtowanie prądu wyjściowego odbywa się w bloku `inner_current_loop` taktowanym z częstotliwością 50 kHz. Zamiast standardowego regulatora PI, który posiadałby błąd statyczny dla sygnałów sinusoidalnych, zastosowano dwa równoległe regulatory Proporcjonalno-Rezonansowe (PR):

- **Regulator 50 Hz:** Śledzi składową podstawową prądu, zapewniając niski uchyb amplitudy i fazy.
- **Regulator 150 Hz:** Pętla harmoniczna, pracująca jako aktywny filtr tłumiący trzecią harmoniczną w generowanym prądzie, co znacznie poprawia wskaźnik THD i jakość oddawanej energii.

4.3 Kompensacja w przód (Feed-forward)

Aby odciążać regulatory prądowe i przyspieszyć odpowiedź na zakłócenia, zastosowano dwie techniki sprzężenia w przód:

1. **Grid Voltage Feed-forward:** Zmierzone napięcie sieci (`v_grid`) jest bezpośrednio dodawane do wyjścia regulatorów PR. Dzięki temu, w stanie ustalonym, regulatory PR muszą jedynie korygować spadki napięć na filtrach LCL, a nie generować całej sinusoidy napięciowej.
2. **DC-Link Normalization:** Modulator wyjściowy mnoży wyliczone napięcie zadane przez parametr `norm`. Parametr ten, przeliczany w PS co 1 ms, działa odwrotnie proporcjonalnie do napięcia na szynie DC. Kompensuje to w czasie rzeczywistym wpływ tętnień napięcia wejściowego na amplitudę impulsów PWM.

5 Reakcja na Anomalie i System Zabezpieczeń

Moduł falownika dysponuje wielostopniowym systemem nadzoru i zabezpieczeń. Główne zadania diagnostyczne realizowane są poprzez układy `voltage_protection` oraz nadrzędną maszynę stanów przekładników (`relay_controller`). Analizują one na bieżąco stany sieci AC i parametry szyny DC.

5.1 Ochrona napięciowa po stronie sieci AC (`voltage_protection`)

Do modułu zabezpieczeń trafiają składowe ortogonalne napięcia (`v` oraz `qv`) z bloku SOGI.

1. **Estymacja amplitudy (CORDIC):** Składowe ortogonalne są przeliczane na aktualny wektor amplitudy napięcia przy pomocy 16-iteracyjnego algorytmu CORDIC (`cordic_mag`). Następnie wynik wygładzany jest przez filtr średniej wykładniczej (EMA), co zapobiega fałszywym aktywacjom zabezpieczeń przy krótkotrwałych szumach pomiarowych.
2. **Wielostopniowe progi wyzwalania i histereza:** Przefiltrowana amplituda (`magnitude`) poddawana jest ewaluacji w maszynie stanów. Wykorzystano dwa poziomy czułości:
 - **Poziom 1 (OV1 - Overvoltage, UV1 - Undervoltage):** Reaguje na mniejsze odchyłki amplitudy od normy (np. przekroczenie `OV1_TRIP`). Wprowadzono tu długie opóźnienie licznika (2000 cykli), pozwalające układom na tzw. "przeczekanie" wahań bez natychmiastowego wyłączenia mostka.
 - **Poziom 2 (OV2, UV2):** Reaguje na krytyczne stany usterkowe. Czas reakcji ograniczono do minimum (10 cykli), po którym następuje błyskawiczne wystawienie flagi błędu.

Dla każdego z limitów wprowadzono histerezę (np. UV1 załącza się przy progu `UV1_TRIP`, ale wyłącza dopiero po osiągnięciu progu powrotu `UV1_RESET`). Histereza zapobiega oscylacyjnemu załączaniu/wyłączaniu się flag błędów.

5.2 Detekcja skoków fazy i utraty synchronizacji (Grid Error)

Błędy napięciowe (OV1/2, UV1/2) to tylko część zabezpieczenia po stronie AC. Jeśli w sieci nastąpi skok fazy, pętla synchronizacji PLL wygeneruje gwałtowny wzrost błędu śledzenia (`pll_error`). Przekroczenie przez ten błąd zdefiniowanego progu powoduje wystawienie w układzie kaskadowym flagi utraty synchronizacji. Zarówno błędy amplitudowe, jak i błędy PLL są ostatecznie sumowane w logiczną całość jako krytyczny sygnał wejściowy `grid_error` do maszyny stanów przekładników.

5.3 Maszyna Stanów Przekładników (`relay_controller`)

Moduł ten zarządza fizycznym łączeniem układu z siecią oraz źródłem DC, wprowadzając sprzętowe stany bezpieczne:

1. **Czas martwy (RELAY_DELAY):** Ze względu na elektromagnetyczny charakter styczników, każde przejście między stanami krytycznymi maszyny odbywa się poprzez stan RELAY_DELAY. Odlicza on odpowiedni czas, zapewniający bezpieczeństwo (gaszenie łuku, zapobieganie zespawaniu styków).
2. **Logika stanów awaryjnych:**
 - Wystąpienie `grid_error` natychmiast wyłącza sygnały z modułu PWM (`ce_pwm = '0'`) i powoduje sprzętowe rozłączenie wszystkich styczników (`relay_dc = '0'`, `relay_dcpc = '0'`, `relay_grid = '0'`).
 - Przepięcie na szynie DC (`dc_error_ov`) utrzymuje załączony przełącznik sieciowy (`relay_grid = '1'`) i pozwala na pracę mostka H (`ce_pwm = '1'`), by falownik mógł aktywnie rozładować energię z pojemności szyny, jednocześnie odłączając główne źródło zasilania (`relay_dc = '0'`).
 - Znaczny spadek napięcia DC (`dc_error_uv`), przy przekroczeniu dolnego progu tolerancji (`PRECHARGE_THRESHOLD`), bezpiecznie przenosi system do stanu PRECHARGE lub FAULT_DC_UV, rozłączając mostek.

6 Obsługa Środowiska Testowego (tb_top)

6.1 Konfiguracja symulacji

W pliku `tb_top` wydzielono blok **CONFIGURATION PARAMETERS**. Można w nim dostosować parametry układu bez modyfikacji głównego kodu:

- Parametry fizyczne filtra sieciowego LCL ($L1$, $R1$, $L2$, $R2$, C_f) oraz rezystor tłumiący (R_d).
- Wielkość pojemności szyny DC (`C_DC_VAL`).
- Nominalne wartości napięć po stronie AC (`NOMINAL_GRID_AMP`) oraz DC (`NOMINAL_VDC`).

6.2 Scenariusze testowe

Testbench pozwala na generowanie zróżnicowanych scenariuszy pracy, implementowanych w bloku `stim_proc`:


1. **Testy obciążenia obwodu DC:** Zmienna `P_in_avail` pozwala na symulowanie zmian dostępnej mocy na szynie DC. Modyfikując interwały czasowe, można zweryfikować odpowiedź układu na skokowe zmiany obciążenia i ocenić parametry przeregulowania napięcia `v_dc`.
2. **Zmiany parametrów sieci AC:** Zmienna `grid_amp` służy do testowania poprawności działania synchronizacji w warunkach zapadów (voltage sag) oraz wzrostów (swell) napięcia sieciowego.
3. **Zakłócenia harmoniczne:** W kodzie zaimplementowano równanie wprowadzające odkształcenia napięcia testowego np.: $v_{grid} = A \sin(\theta) + A \cdot 0.12 \sin(3\theta) + A \cdot 0.1 \sin(5\theta)$. Dzięki temu środowisko pozwala na ocenę pracy bloków PR odpowiedzialnych za redukcję wyższych harmoniczných oraz stabilności SOGI w przypadku obecności zakłóceń.

6.3 Przykładowy Przebieg Symulacji

Poniższy wykres prezentuje kompleksową sekwencję rozruchową układu i jego przejście do stabilnej pracy sieciowej.

Na przedstawionym przebiegu zilustrowano poprawną pracę maszyny stanów:

- **Faza Precharge (< 500ms):** Flaga `grid_fault` jest w stanie niskim, co oznacza poprawną synchronizację PLL (widoczny idealny piłokształtny przebieg sygnału `phase`). Aktywny jest przełącznik wstępnego ładowania (`relay_dcpc = '1'`). Napięcie szyny DC (`v_dc`) powoli, bezpiecznie rośnie, ładując pojemność filtra energią z obwodu precharge.



Rysunek 1: Przykładowy przebieg czasowy pracy falownika. Widoczne sygnały od góry: napięcie szyny DC (v_{dc}), kąt fazowy PLL ($phase$), napięcie sieci (v_{grid}), napięcie zadane mostka (v_{out}), prąd AC (i_{meas}), błąd sieci ($grid_fault$), błąd DC (dc_fault), stycznik główny DC ($relay_dc$), przekaźnik precharge ($relay_dcpc$), stycznik AC ($relay_grid$) oraz moc wejściowa (P_{IN}).

- **Wejście w stan RUNNING ($\approx 500ms$):** Po naładowaniu szyny DC powyżej odpowiedniego progu następuje zmiana konfiguracji sprzętowej. Przekaźnik $relay_dcpc$ zostaje rozłączony, a styczniki główne $relay_dc$ oraz $relay_grid$ przechodzą w stan wysoki.
- **Generacja PWM:** Bezpośrednio po zwarcu przekaźników układ zdejmuję blokadę z modulatora PWM. Sygnały v_{out} (napięcie zadane) oraz i_{meas} (mierzony prąd oddawany do sieci) zaczynają oscylować w fazie z napięciem sieciowym v_{grid} .
- **Odpowiedź na spadek mocy ($\approx 600ms$):** Symulowany jest nagły spadek dostępnej mocy wejściowej (P_{IN}) z $300W$ do $200W$. Skutkuje to znacznym "przysiadnięciem" napięcia na szynie DC (v_{dc}). Z powodu przekroczenia dolnego progu bezpieczeństwa, układ zabezpieczeń natychmiast wystawia flagę błędu (dc_fault przyjmuje stan wysoki), co blokuje przełączanie tranzystorów (widoczne wypłaszczenie sygnałów v_{out} oraz i_{meas}). Impulsowanie pozostaje wyłączone do momentu, w którym napięcie DC dojdzie do bezpiecznego zakresu tolerancji, po czym generacja prądu zostaje automatycznie wznowiona.