

DOKUMENTACJA PROJEKTOWA

Jednofazowy Falownik Sieciowy

Autor: Jan Grabowski

Prowadzący: dr hab. inż. Cezary
Worek


18 maja 2026

1 Wstęp

Założenie projektowe:

- Nominalne napięcie zasilania szyny DC (V_{DC}): 48 V
- Maksymalna amplituda prądu wyjściowego stopnia mocy: 20 A
- Częstotliwość komunikacji magistrali SPI: 10 MHz
- Częstotliwość przełączania sygnału PWM mostka H: 20 kHz

2 Parametry Elementów Stopnia Mocy



Rysunek 1: Schemat układu mostka H oraz DC-Link.

2.1 Kondensatory obwodu pośredniego (DC-Link)

- **Pojemność:** 5 kondensatorów o pojemności $750 \mu\text{F}$ każdy (łącznie $3750 \mu\text{F}$).
- **Napięcie robocze:** 80 V (zapewnia zapas dla nominalnego napięcia 48 V).

- **Prąd tętnień (Ripple Current):** Sumaryczna obciążalność rzędu $\sim 21,9 \text{ A}$ ($5 \times 0,95 \times 4,61 \text{ A}$ przy 10 kHz).
- **Dodatkowe elementy na PCB:** Przewidziano wolne footprinty na dodatkowy kondensator jako zapas bezpieczeństwa.

2.2 Tranzystory MOSFET w Mostku H


Zastosowano 4 tranzystory N-MOS **IPP030N10NF2SAKMA1**.

- **Obudowa i montaż:** THT, standardowa obudowa TO-220-3.
- **Napięcie przebicia (V_{DS}):** 100 V . Zapewnia to dwukrotny zapas względem szyny 48 V .
- **Ciągły prąd drenu (I_D):** Do 179 A , co wielokrotnie przewyższa zapotrzebowanie (20 A).
- **Rezystancja włączenia ($R_{DS(on)}$):** Załedwie $3 \text{ m}\Omega$, co znacznie redukuje straty przewodzenia.
- **Ładunek bramki (Q_g):** Max. 127 nC (typowo 85 nC), przy wolnym przełączaniu 20 kHz , starty związane z przełączaniem są znikome.
- **Czasy przełączania:** $t_r = 20 \text{ ns}$, $t_f = 17 \text{ ns}$.

2.3 Obwód bramki tranzystorów

- **Włączanie:** Rezystor szeregowy 10Ω spowalniający czas załączania tranzystora (redukcja EMI).
- **Wyłączanie:** Gałąź z rezystorem $4,7 \Omega$ i diodą **SS14** (40 V , 1 A).
- **Rezystory Pull-down:** $10 \text{ k}\Omega$ chroniące przed stanami nieustalonymi.


3 Układ Zasilania i Dystrybucja Napięć



Rysunek 2: Schemat bloków zasilania.

- **Przetwornica główna 12 V (URB4812YMD-5WR3):** Obniża napięcie z szyny wejściowej (18 V–75 V) do stabilnych 12 V. Wydajność: 5 W (416 mA).
- **Zasilanie analogowe 5 V (NCP718ASN500T1G):** Niskoszumny stabilizator LDO (PSRR: 60 dB) zasilający układy analogowe. Charakteryzuje się niskim poziomem szumów własnych na wyjściu wynoszącym typowo $36 \mu V_{RMS}$ w szerokim paśmie częstotliwości od 100 Hz do 100 kHz.
- **Zasilanie cyfrowe 3,3 V (L78L33ABUTR):** Zasilany bezpośrednio z szyny 12 V w celu separacji szumów cyfrowych od wrażliwego zasilania 5 V.

4 Sterowniki Bramek



Rysunek 3: Schemat sterowników bramek UCC21520DW.

4.1 Rozwiązania sprzętowe sterowników (UCC21520DW)


- **Filtry wejściowe RC:** Na liniach sygnałowych PWM zastosowano filtry dolno-przepustowe (100Ω i 33pF), które zapobiegają przypadkowym przełączeniom spowodowanym szumem.
- **Sprzętowy Dead-Time:** Definiuje sprzętowo minimalny czas martwy niezależnie od błędów kontrolera.

4.2 Obwód Bootstrap

- **Dioda Bootstrap:** Na schemacie widnieje model SS12, jednak na użyta zostanie dioda **SS115HF**. Jest to dioda Schottky'ego charakteryzująca się znacznie wyższym dopuszczalnym napięciem wstecznym wynoszącym do 150V oraz znamionowym prądem przewodzenia 1A .

- **Wymiarowanie kondensatora C_{boot} :** Pojemność bramki (C_g) wynosi ok. 11.4 nF. Zastosowany kondensator $C_{boot} = 1 \mu\text{F}$ zapewnia spory margines bezpieczeństwa ($1 \mu\text{F} \gg 10 \cdot 11.4 \text{ nF}$).
- **Kondensator odsprzęgający zasilanie (C_{VDD}):** Aby zasilanie układu nie spadało przy przeładowywaniu obwodu bootstrap, spełniono regułę $C_{VDD} \geq 10 \cdot C_{boot}$. Przy $C_{boot} = 1 \mu\text{F}$ zastosowano pojemność **10 μF** .

5 Układ Pomiarowy – Przetwornik ADC



Rysunek 4: Schemat układu pomiarowego ADC.

5.1 Przetwornik ADC (ADS8688IDBTR)


Do precyzyjnego monitorowania kluczowych sygnałów zastosowano 16-bitowy, 8-kanalowy przetwornik ADC pracujący z szybkością 500 kSPS. Układ posiada zintegrowany tor kondycjonowania sygnału o stałej impedancji $1\text{ M}\Omega$, ochronę przeciwprzepięciową do $\pm 20\text{ V}$ oraz wewnętrzne źródło referencyjne 4.096 V .

W projekcie na dedykowane kanały wejściowe przetwornika wprowadzono następujące zmienne układowe:

- VGRID_MEAS: Służy do pomiaru napięcia wyjściowego (sieciowego).
- IOUT_MEAS: Służy do pomiaru prądu wyjściowego (prądu obciążenia układu).
- IPWM_MEAS: Służy do pomiaru prądu bezpośrednio przed filtrem wyjściowym, co pozwala na szybkie zmierzenie zbyt dużego prądu i uruchomienie programowych procedur zabezpieczających.
- VDC_MEAS: Odpowiada za pomiar napięcia na szynie DC-Link.

- ICAP_MEAS: Służy do pomiaru prądu płynącego bezpośrednio przez kondensator w wyjściowym filtrze LCL; służy do algorytmu zaimplementowanego na FPGA w celu realizacji aktywnego tłumienia rezonansów tego filtra (active damping).

6 Filtracja Wyjściowa i Zabezpieczenia



6.1 Układ Pomiaru Prądu (INA240A2PWR)

Pomiar prądów realizowany jest przez wzmacniacze o wzmacnieniu 50 V/V, z napięciem odniesienia 2,5 V z układu MCP1501-25E/SN. Pozwala to na dwukierunkowy pomiar prądu (wyjście oscyluje wokół 2,5 V). Zależność napięcia wyjściowego od prądu określa wzór:

$$V_{out} = V_{ref} \pm (I \cdot R_{shunt} \cdot \text{Gain})$$

- **Dla IOUT (± 20 A):** Przy boczniku $R_{shunt} = 2 \text{ m}\Omega$ napięcie wyjściowe wynosi:

$$V_{out} = 2.5 \text{ V} \pm (20 \text{ A} \cdot 0.002 \Omega \cdot 50) = 2.5 \text{ V} \pm 2.0 \text{ V}$$

Daje to sygnał w bezpiecznym zakresie od **0.5 V do 4.5 V**.

- **Dla ICAP (± 3 A):** Zastosowano bocznik $R_{shunt} = 15 \text{ m}\Omega$. Napięcie wyjściowe wynosi:

$$V_{out} = 2.5 \text{ V} \pm (3 \text{ A} \cdot 0.015 \Omega \cdot 50) = 2.5 \text{ V} \pm 2.25 \text{ V}$$

Daje to zakres od **0.25 V do 4.75 V**.

6.2 Filtr Wyjściowy LCL i Przekaznik


- **Struktura filtra wyjściowego:** W sekcji wyjściowej zastosowano filtr LCL, składający się z dławików drutowych pierścieniowych oraz polipropylenowego kondensatora ($C = 4,7 \mu\text{F}$, 450 VDC).
- **Parametry indukcyjności:** Pierwsza gałąź indukcyjna (od strony mostka H, dwie cewki połączone szeregowo) wynosi $L_1 = 440 \mu\text{H}$. Druga gałąź indukcyjna (od strony wyjścia) wynosi $L_2 = 220 \mu\text{H}$. Dławiki dostosowane są do prądu pracy 15 A.
- **Częstotliwość graniczna odcięcia (f_g):** Częstotliwość graniczna wynosi:

$$f_g = \frac{1}{2\pi\sqrt{L_1 \cdot C}} = \frac{1}{2\pi\sqrt{440 \mu\text{H} \cdot 4,7 \mu\text{F}}} \approx 3,5 \text{ kHz}$$

- **Częstotliwość rezonansowa filtra (f_{res}):** Częstotliwość rezonansowa układu wynosi:

$$f_{res} = \frac{1}{2\pi\sqrt{\frac{L_1 + L_2}{L_1 \cdot L_2 \cdot C}}} = \frac{1}{2\pi\sqrt{\frac{440 \mu\text{H} + 220 \mu\text{H}}{440 \mu\text{H} \cdot 220 \mu\text{H} \cdot 4,7 \mu\text{F}}}} \approx 6,06 \text{ kHz}$$

- **Tłumienie rezonansów:** Dodatkowe pasywne tłumienie oscylacji rezonansowych w gałęzi pojemnościowej realizują opcjonalnie dodane równoległe rezystory R52 i R53.



CREATED IN MICROMETALS ARNOLD POWDER CORES - DESIGN OF INDUCTORS FOR POWER FILTER APPLICATIONS


Mon Nov 28 10:19:42 2011

DTMSS-47/0,22/15

Rysunek 5: Charakterystyka zależności indukcyjności od płynącego prądu dla cewki filtrującej.

- **Przełącznik wyjściowy:** Wyjście stopnia mocy zabezpieczone jest przełącznikiem (12 V, zestyki do 40 A). Sterowanie nim odbywa się za pomocą „dry-switching” – załączanie i rozłączanie styków zachodzi wyłącznie przy wyłączonym kluczkowaniu mostka H (0 A), co zmniejsza ryzyko powstawania łuku elektrycznego.
- **Pomiar napięcia sieci:** Zastosowano dzielnik rezystancyjny ($27,3\text{ k}\Omega / 3\text{ k}\Omega$) dopasowujący wysokie napięcie wyjściowe do poziomu akceptowalnego przez wejście pomiarowe linii VGRID_MEAS.

7 Układ Precharge, Discharge i Przełącznik Wejściowy



Rysunek 6: Schemat obwodów wejściowych: przełącznik główny oraz układ Precharge/Discharge.

7.1 Przełącznik Napięcia VDC

Główną szynę zasilającą (VIN) łączy z obwodem pośrednim (VDC) przełącznik **1393280-6**.

- **Parametry elektryczne:** Rezystancja cewki to $258\ \Omega$, a napięcie izolacji wynosi 500 Vrms. Nominalna obciążalność styków to 20 A / 16 VDC.
- **Bezpieczeństwo (Dry-Switching):** Aby przełącznik ten mógł bezpiecznie pracować przy napięciu szyny DC, zastosowano "dry-switching". Oznacza to, że załączanie i wyłączanie przełącznika następuje z poziomu logiki sterującej wyłącznie przy wyłączonym obciążeniu (prąd 0 A). Eliminuje to ryzyko wystąpienia i podtrzymania łuku elektrycznego.

7.2 Układ Wstępnego Ładowania i Rozładowania (Precharge/Discharge)

Zarządzanie kontrolowanym prądem ładowania i rozładowania kondensatorów realizowane jest za pomocą przekaźnika **AZ822-2C-12DSE**.


- **Zasada działania:** Obwód wyposażony jest w rezystory ograniczające o wartości $1.5\text{ k}\Omega$ (R18, R19), które limitują prądy wpływające i wypływające z kondensatora.
- **Margines bezpieczeństwa:** Maksymalny prąd płynący w tym obwodzie wynosi zaledwie 50 mA przy napięciu nominalnym 48 VDC . Mimo że znamionowa obciążalność styków przekaźnika to $1\text{ A} / 24\text{ VDC}$, przełączanie potencjału $48\text{ V}+$ jest dozwolone i bezpieczne, ponieważ obciążenie 50 mA znajduje się głęboko poniżej progu powstawania łuku stałoprądowego. Rezystancja samej cewki tego przekaźnika wynosi $960\ \Omega$.

7.3 Sterowniki Cewek Przekaźników

Doysterowania cewek z poziomu niskonapięciowych sygnałów logicznych zastosowano układy kluczujące oparte na tranzystorach NPN **SMMBT3904WT1G**.

- Równolegle do cewek umieszczono diody **SS14** pełniące funkcję *flyback diode*, chroniące przed przepięciami z samoindukcji podczas rozłączania.
- **Sterowanie klucza pinami cyfrowymi:** Prąd cewki głównego przekaźnika wyjściowego (o rezystancji cewki $155\ \Omega$) zasilanego napięciem 12 V wynosi ok. 77 mA . Biorąc pod uwagę, że wg. noty minimalne wzmocnienie prądowe (h_{FE}) zastosowanego tranzystora SMMBT3904 wynosi 30, prąd bazy wymagany do wprowadzenia tranzystora w stan głębokiego nasycenia to zaledwie ok. 2.5 mA . Sygnał logiczny z wyjścia układu FPGA bez problemu dostarczy wymagany prąd. Maksymalny dopuszczalny prąd kolektora tranzystora ($I_{C(max)}$) wynosi 200 mA , co daje pełny i bezpieczny margines przewodzenia.

8 Złącza Komunikacyjne i Interfejs Cyfrowy



Rysunek 7: Złącza komunikacyjne SPI oraz sygnałów sterujących z układem FPGA.

Ponieważ połączenie z FPGA będzie realizowane za pomocą przewodów o długości kilkunastu centymetrów, wprowadzono rozwiązania poprawiające integralność sygnałową:

- **Rezystory $22\ \Omega$ na liniach SPI (R58–R61):** Rezystory te pełnią rolę tłumików, które zapobiegają zbyt szybkiemu narastaniu sygnałów i powstawaniu oscylacji.
- **Sąsiedztwo pinu masy:** Na złączach każdy pin sygnałowy przeplatany jest pinem masy. Taki układ zmniejsza pętlę prądową, co minimalizuje przesłuchy między sygnałami i redukuje emisję zakłóceń EMI.