Ejercicios Memorias

- 1 Representar el mapa de memoria para un sistema digital de las siguientes características:
 - a) Tipo de arquitectura Von Newman.
 - b) Tamaño del bus de dartos de 8 bits con bus de direcciones de 20 bits.
 - C) Se requieren 2 Mbytes de memoria RAM. Para ello, se dispore de circuitos integrados de 512 KB.
 - d) Se requiere 1 Hbyle de memoria ROM. Para ello, se dispone de circuitos integrados de 256 KB.
 - e) Dirección de reset: 0x0000H
 - 9) El sistema se compone de 4 bancos.

Rango de direcciones: 20 bits /4 = 5 cifras Lexadecimales -> 00000H - FFFFFH

RAM: $2MB = 2 \cdot 2^{50} KB = 2048 KB \rightarrow \frac{2048}{512} = 4$ circuites RAM
ROM: $1MB = 2^{50} KB = 1024 KB \rightarrow \frac{4024}{256} = 4$ circuites ROM

- 512 KB = 524288 B → 80000 H posiciones
- 2 256 KB = 262 144 B → 40000 H posiciones

	0	1	2	3
00000	ROH Ø	ROH1	ROH2	ROH 3
3555	256 KB	256 KB	256 KB	256 KB
40000				
2 FFFF	(MC(O))	VACIO	VACIO	VIACIO
80000				
3	RAMØ	RAH 1	RAH2	RAH 3
	512KB	512 KB	532 KB	542KB
FFFFF				

Representar el mapa de memoria para un sistema digital de las mismas característicos que el presentado en el ejercicio 1, con la única diferencia que, en este caso, la dirección de reset se encuentra en la dirección OxFFFFF.

	0	7	2	3
00000				
	RAHØ	RAMA	R4H2	RAH3
	512KB	242KB	512KB	532KB
∓FFF				
80000	VACIO	NACIO	XACIO/	XACIO)
BFFFF				
C0000	POHØ	ROH1	Rona	ROHB
FFFFF	256кв	256 KB	256KB	256 KB

3 Completar la signiente tabla relativa a las características principales de un bus de direcciones:

NUM. BITS	CAPACIDAD MEHORIA	INTERVALO DIRECCIONES (HEXADECIMAL	Nombre Señal Ultima Linea	
16	64 KB	0000 - FFFF	Ass	* 1TB = 2°68 = 3024 GE
20	1 MB	coco - FFFFF	Asq	1GB = 2 HB = 3024 HE
24	36 MB	00000 - FFFFF	A23	1HB = 2 KB = 1024 KB
೨ತಿ	8 HB	00000 - 7 FFFF	A22	1 KB = 2 B = 1024 B
44	2KB	000 - 3FF	Aso	18 = 8 bits
30	1KB	000 - 3FF	ДЯ	

- Se tiene un computador de 16 bits con capacidad para direccionar SMB de memoria. Fásicamente, dicho dispositivo tiene installados 64 KB de memoria, portiendo de la dirección 0x00000 de memoria y installados de forma consecutiva. Dicha memoria se ha realizado mediante chips de 32Kx4 (lo cual significa que son memorias de 32K de capacidad, siendo cada polabra de 4 bits). Se pide lo siguiente:
 - a) Calcular el número de bits del bus de direcciones
 - b) Calcular el número necesario de bits necesario para direccionar la memoria instalada.
 - c) Calcular el número de chips de memoria de 32K×4 necesarios para construir dicha memoria.
 - d) Dibujor el mapa de memoria del computador, indicando las zonas ocupadas, indicando su tamaño y la señal digital empleada para su activación.
 - e) Dibujar el circuito hardware de la memoria. Pasa ello, no se dispone de ninguin dispositivo decadificador.


1 MB = 2" KB = 2" B -> 20 bits // SMB = 1048 576 B -> log 2 1048 576 = 20 bits

64 KB = 64.3024 B= 65536 B → log 2 65536 = 36 bits

2" = x bits*

64 KB x 8 bits = 2 x 2 = 4 chips de memoria de 32 K x 4 -> 4. (32.3024.4) = 4. 433.072 = 65.536


00000	CHIPØ	CHIPS	CHIPS	СНІРЗ
OFFFF	32K×4	32K×4	32Kx4	32K×4
10000				
		1/1//		
			XØ//	
		X//////	1/7///	
FFFFF			//////	/////



- 5 Se desses diseñer un mapa de memories, los cuales cumbon con les siguientes caracterésticas:
 - a) Memorias FLASH de 4MB en la posición 000000H.
 - b) Memorias RAM de 3 MB en la posición 400000 H.
 - c) Memoria de video de JMB en la posición 400000 H.
 - d) El resto de posiciones pueden guedos vacias o en espejo

Se pide la siguiente:

- 1) Se debe dibujar el mapa de memoria indicando la ocupación de la memoria, además de definir las señales que activarán cada uno de los elementos (CSØ, CS3, ...). Además, se deben indicar las direcciones más significativas de cada uno de los elementos.
- 2) Se debe realizar el circuito hardware de la memoria. Para ello, se deberá utilizar unicamente dos integrados de tipo 74139. Indicar el conexionado considerando los elementos HW de la siguiente figura.



PROCESADOR:

- 23 bits bus de direcciones -> Rango de direcciones: 000000 7FFFFF
- 36 bits bus de datos

FLASH:

- 21 bits de direcciones -> 22 = 2097152 = 2048K = 2H
- 16 bits de datos
- $-\frac{4 \text{ HB}}{2 \text{ HB}} \times \frac{8 \text{ bits}}{16 \text{ bits}} = 2 \times \frac{1}{2} = 1 \text{ chip de memoria FLASH de } 2M \times 16 \text{ bits}$
- Capacidad: 2H x 16 bits = 4 HB -> 400000 posiciones (x8 bits) -> 000000 3FFFFF

RAM:


- 19 bits de direcciones -> 250 = 524288 = 512 K
- 16 bits de dates
- 3H × 8 bits = 3072 KB × 8 bits = 6 × 1 = 3 chips de memoria. PAN de 512 K × 16 bits
- Capacidad: 512K × 16 6its = 1024 KB = 1MB → 100000 posiciones
 - 400000 4FFFFF (RAHB) , 50000 5FFFFF (RAHL) , 60000 6FFFFF (RAHL)


VIDEO:

- 39 bits de direcciones -> 2 = 524 288 = 512K
- 36 bits de datos
- 14 × 8 bits = 1024 K × 8 bits = 2 × 1 = 1 clip de memoria de video de 512K × 16

 512K × 16 bits = 512K × 16

 512K × 16
- Capacidad: 512K x 16 bits = 1024KB = 14B -> 100000 posiciones -> 700000 7FFFFF





- 6 Diseñar el circuito de memoria de un microprocesador con las siguientes características:
 - a) 8 bits de polabra, orguitectura Von Newman, 36 bits de direccionamiento y dirección de reset 0x000H
 - b) El sistema se compondrá de dos bancos con la siguiente organización:
 - 1) Hemoria de programa de 64 KB, 32 KB por banco.
 - 2) Memoria de dortos de 36 KB accesible desde ambas lados.
 - 3) Un puerto de lectura para poder fijar el banco seleccionado.
 - 4) El resto de la memoria puede quedar en espejo o vacia, primándose esto último.

Para la realización hardware de la memoria se dispone de los siguientes elementos:

- a) Memorias FLASH de 16 KB.
- b) Memorias RAM de tipo SRAM de 4 KB.
- c) Decodificadores de 2 a 4 del tipo 74339.
- d) Decodificadores de 3 a 8 del tipo 74138.

Se deba diseñar el mapa de memoria que cuente con las direcciones más significativas, nombres de las líneas de selección y tipo de memoria por cada región. Además, se debe realigar el circuito de decadificación mediante las dispositiros hardware presentados con anterioridad. MEHORIA DE PROGRAMA (FLASH):

- 64 KB = 4 chips de memoria RLASH de 16KB (8 bits), 2 por banco.
- 36 KB -> 4000 H posiciones -> 0000 SFFF (FLASHO, FLASH2), 4000 FFFF (FLASH3, FLASH3)

MEMORIA DE DATOS (SRAM):

- 4 KB = 4 chips de memoria SRAM de 4 KB (8 birts), en espejo.
- 4KB = 1000H posiciones -> 8000 8FFF (SRAMØ), 9000 9FFF (SRAMA), A000-AFFF (SRAMA), B000 BFFF (SRAMA)

PUEATO DE LECTURA:

- 1 puerto = 8 bits = 1 posición -> coco

