Proiectarea (unei unități aritmetico-logic	ce în virgulă flotan
	Student: Jarda Adina-Ionela	
	Structura Sistemelor de Calcul Proiect	
	Universitatea Tehnica din Cluj-Napoca	
	2024	

Cuprins

1. Introducere

- 1.1 Context
- 1.2 Objective

2. Studiu Bibliografic

- 2.1 Ce este ALU?
- 2.2 Soluții pentru erorile de trunchiere și precizia calculelor
- 2.3 Reprezentarea numerelor în virgula mobilă (VM)
- 2.4 Reprezentarea numerelor în formatul IEEE 754
- 2.5 Adunarea și Înmulțirea în virgulă mobilă
- 2.6 Sumatorul Pe Un Bit
- 2.7 Inmultirea Matriceala

3. Analiza

- 3.1 Algoritmul De Adunare
- 3.2 FlowChart pentru algoritmul de adunare
- 3.3 Algoritmul De Inmultire
- 3.4 FlowChart pentru algoritmul de inmultire
- 3.5 FlowChart pentru ALU

4. Proiectare

4.1 Schema Bloc

5. Implementare

- 5.1 Adunarea
- 5.2 Inmultirea
- 6. Testare si Validare
- 7. Concluzii

Introducere

1.1 Context

Obiectivul acestui proiect este de a proiecta o unitate aritmetico-logică (ALU) în virgulă flotantă, capabilă să efectueze operații de adunare și înmulțire. Proiectul include atât realizarea arhitecturii, cât și simularea funcționalității unității ALU utilizând limbajul de descriere hardware VHDL.

Scopul este de a dezvolta o unitate performantă și precisă pentru operațiile în virgulă flotantă, aplicabilă în sisteme de calcul care necesită un nivel ridicat de precizie și optimizare a procesării datelor numerice complexe.

1.2 Objective

Scopul principal al acestui proiect este proiectarea și implementarea unei unități aritmeticologice (ALU) în virgulă flotantă, capabilă să efectueze operații de adunare și înmulțire asupra numerelor reprezentate conform standardului IEEE 754. Această unitate va fi implementată și simulată utilizând Xilinx, iar rezultatele vor fi testate pe un dispozitiv hardware FPGA.

Obiectivele specifice ale proiectului includ:

- Studiul reprezentării numerelor în virgulă flotantă conform standardului IEEE 754 și înțelegerea algoritmilor de bază pentru adunare și înmulțire.
- Proiectarea arhitecturii hardware pentru operațiile de adunare și înmulțire în virgulă flotantă, utilizând descriere hardware (VHDL).
- Implementarea pe un FPGA și testarea unității aritmetico-logice pe hardware real, evaluând performanțele acesteia în termeni de consum de resurse și viteză de execuție.
- Optimizarea arhitecturii pentru a asigura un echilibru între precizie, eficiența utilizării resurselor FPGA și performanța operațiilor.

Aceste obiective vor asigura integrarea unei unități ALU fiabile și precise, esențiale în sistemele de calcul ce necesită performanță și acuratețe în calcule numerice complexe.

Studiu Bibliografic

2.1 Ce este ALU?

Unitatea Aritmetico-Logică (ALU - Arithmetic Logic Unit) reprezintă una dintre componentele esențiale ale unui procesor, responsabilă de efectuarea operațiilor de bază, aritmetice și logice, asupra datelor. Printre aceste operații se numără adunarea, scăderea, multiplicarea și împărțirea, dar și operațiuni logice precum AND, OR, XOR și negarea.

Într-o arhitectură de calcul tradițională, ALU este coordonată de unitatea de control, care determină ce operații trebuie realizate și furnizează datele necesare. Datele procesate de ALU provin, de regulă, din registrele procesorului, iar rezultatele sunt salvate fie în aceleași registre, fie în memoria sistemului.

Deși ALU-urile clasice sunt concepute, în principal, pentru operații cu numere întregi, computerele moderne includ și unități specializate, precum unitatea de calcul în virgulă flotantă (FPU - Floating Point Unit), dedicată manipulării numerelor reale (în virgulă flotantă). În arhitecturile ce utilizează standardul IEEE 754, FPU este frecvent considerată o extensie a ALU, având rolul de a procesa operațiile complexe cu precizie ridicată.

Evoluția ALU-urilor a influențat semnificativ performanța calculatoarelor, optimizarea acestora fiind crucială pentru toate aplicațiile care cer procesare rapidă, cum ar fi grafica pe calculator, simulările stiintifice si procesarea avansată a semnalelor.

2.2 Soluții pentru erorile de trunchiere și precizia calculelor

Erorile de trunchiere, cauzate de limitările reprezentării binare, pot afecta precizia calculelor. Tehnicile de rotunjire și unitățile de verificare a depășirilor de capacitate (overflow) și subcapacitate (underflow) minimizează acumularea acestor erori. Totodată, se asigură conformitatea cu standardul IEEE 754, îmbunătățind astfel precizia calculelor.

Standardul IEEE 754 defineste si modalităti de reprezentare pentru valori speciale:

- **Zero**: Valoarea 0 este reprezentată distinct în formă pozitivă (+0) și negativă (-0) prin convenția semnului. În IEEE 754, un 0 binar în zona de exponent și mantisă indică această valoare.
- NaN (Not a Number): Reprezintă o valoare nedefinită sau rezultatul unei operații imposibile (precum 0/0 sau rădăcina pătrată a unui număr negativ). IEEE 754 definește două tipuri de NaN *quiet NaN* (qNaN), utilizat pentru valori nedefinite, și *signaling NaN* (sNaN), folosit pentru operațiuni invalid.
- Infinitul (∞): Reprezintă valori foarte mari care depășesc capacitatea de stocare a formatului în virgulă flotantă. Infinitul pozitiv (+∞) și infinitul negativ (-∞) sunt

specificate în IEEE 754 prin setarea exponenților la valoarea maximă și a mantisei la zero.

Aceste valori speciale sunt esențiale în testarea și evaluarea unităților aritmetice pentru a asigura funcționarea corectă conform standardului IEEE 754. În testele de performanță și acuratețe pentru o ALU sau FPU, este crucial să verificăm:

- 1. Comportamentul în prezența lui 0: Verificarea operațiilor ce implică 0 (+0 și -0), cum ar fi 0 + X și 0 * X, trebuie să returneze valori conforme cu semnul și valoarea.
- 2. **Detecția și propagarea valorilor NaN**: Asigurarea că operațiile care implică NaN returnează NaN, semnalând operații invalide unde este cazul.
- 3. **Depășiri și subcapacități în prezența** ∞ : Testarea calculului cu infinit pentru a garanta rezultate corecte (ex. $X + \infty = \infty$ sau $1/\infty = 0$), precum și identificarea corectă a overflowului și underflow-ului.

Astfel de teste contribuie la îmbunătățirea conformității cu IEEE 754 și la reducerea erorilor de trunchiere, contribuind la acuratețea și stabilitatea calculului în aplicațiile sensibile.

2.3 Reprezentarea numerelor în virgula mobilă (VM)

Un numar N poate fi reprezentat in virgulă mobilă (VM) sub forma generală:

$$N = \pm M \cdot B^{\pm E}$$

unde avem două componente principale:

- **1.Mantisa** (M) Aceasta reflectă valoarea exactă a numărului în cadrul unui anumit interval și este, în general, exprimată ca un număr fracționar cu semn.
- **2. Exponentul (E)** Această componentă indică ordinul de mărime al numărului, definind scara la care se situează valoarea reprezentată.

În această formulă, \mathbf{B} reprezintă baza exponentului, care determină scara numerică pe care o poate lua exponentul \mathbf{E} și, implicit, influențează gama de valori ce pot fi reprezentate în virgulă mobilă.

Această reprezentare poate fi memorată într-un cuvânt binar cu trei câmpuri: semnul, mantisa și exponentul. De exemplu, presupunând un cuvânt de 32 de biţi, o asignare posibilă a biţilor la fiecare câmp poate fi urmatoarea:

31		23 22 0
S	EXPONENT	MANTISA

Aceasta este o reprezentare în mărime și semn, deoarece semnul are un câmp separat față de restul numărului. Câmpul de semn constă dintr-un bit care indică semnul numărului, 0 pentru un număr pozitiv și 1 pentru un număr negativ. Nu există un câmp rezervat pentru baza B, deoarece această bază este implicită și ea nu trebuie memorată, fiind aceeași pentru toate numerele.

De obicei, câmpul rezervat exponentului nu conține exponentul real, ci o valoare numită caracteristică, care se obține prin adunarea unui deplasament la exponent, astfel încât să rezulte întotdeauna o valoare pozitivă. Astfel, nu este necesar să se rezerve un câmp separat pentru semnul exponentului. Caracteristica C este deci exponentul deplasat:

C = E + deplasament (deplasament=127)

2.4 Reprezentarea numerelor în formatul IEEE 754

Standardul IEEE 754 definește următoarele formate sau precizii: precizie simplă, precizie simplă extinsă, precizie dublă și precizie dublă extinsă. Parametrii principali ai acestor formate sunt prezentați în Tabelul 2.7. Standardul nu precizează ca obligatorie implementarea tuturor formatelor, dar recomandă implementarea combinației formatelor cu precizie simplă și precizie simplă extinsă, sau a formatelor cu precizie simplă, precizie dublă și precizie dublă extinsă.

	Precizie simplă	Precizie simplă extinsă	Precizie dublă	Precizie dublă extinsă
Biti ai mantisei	24	≥32	53	≥64
Exponent real maxim	127	≥1023	1023	≥16383
Exponent real minim	-126	≤1022	-1022	≤-16382
Deplasament exponent	127	Nespecificat	1023	Nespecificat

Tabelul 2.1 Parametrii formatelor definite de standardul IEEE 754.

Pentru toate formatele, baza implicită este 2. Formatele cu precizie simplă, precizie dublă și precizie dublă extinsă sunt prezentate în Figura 2.2. Coprocesoarele matematice și unitățile de calcul în virgulă mobilă ale procesoarelor implementează de obicei aceste formate.




Figura 2.2. Formatele cu precizie simplă, precizie dublă și precizie dublă extinsă definite de standardul IEEE 754.

2.5 Adunarea și Înmulțirea în virgulă mobilă

Adunarea în virgulă flotantă

Adunarea în virgulă flotantă este mai complexă decât adunarea simplă în aritmetica pe numere întregi, din cauza formatului specific al numerelor în IEEE 754. Operația necesită următorii pași principali:

Alinierea exponenților

Dacă exponenții celor două numere sunt diferiți, este necesară alinierea acestora. Exponentul mai mic este crescut pentru a fi egal cu cel mai mare, ajustând mantisa corespunzătoare. Această aliniere asigură că cele două numere au aceași ordine de mărime.

Adunarea mantiselor

Odată ce exponenții sunt aliniați, mantisele celor două numere pot fi adunate. Dacă unul dintre numere are semn negativ, operația va deveni o scădere a mantiselor (similară cu scăderea descrisă mai sus). Adunarea se efectuează folosind algoritmi clasici de adunare binară.

Normalizarea rezultatului

După adunarea mantiselor, rezultatul poate necesita normalizare pentru a respecta formatul IEEE 754, prin ajustarea exponenței și a mantisei astfel încât mantisa să fie în intervalul permis (de obicei, între 1 și 2 pentru numere normalizate).

Rotunjire

După normalizare, rezultatul este rotunjit conform regulilor IEEE 754, pentru a asigura precizia. Acest lucru ajută la minimizarea erorilor de trunchiere, păstrând cât mai exact rezultatul final.

Înmulțirea în virgulă flotantă

Înmulțirea în virgulă flotantă este o operație care combină componentele celor două numere în mod diferit față de adunare. Pașii pentru înmulțirea numerelor în virgulă flotantă sunt următorii:

Adunarea exponenților

Exponenții celor două numere sunt adunați pentru a obține exponentul rezultatului. Dacă baza sistemului este 2 (cum este în majoritatea calculatoarelor), adunarea exponenților se face în binar, luând în considerare deplasarea exponenților (bias-ul).

Înmulțirea mantiselor

Mantisele celor două numere sunt înmulțite între ele. Întrucât mantisele sunt reprezentate în format binar fracționar, înmulțirea se efectuează folosind algoritmi clasici de înmulțire binară, ținând cont de orice cifre care depășesc intervalul standardizat.

Normalizarea rezultatului

După înmulțirea mantiselor, rezultatul poate necesita normalizare. Aceasta implică ajustarea mantisei și a exponentului pentru a păstra forma standard IEEE 754, astfel încât mantisa să se încadreze în intervalul dorit.

Rotunjire

Rezultatul final este rotunjit conform standardului IEEE 754, pentru a păstra precizia maximă în limitele reprezentării. Acest pas minimizează erorile de trunchiere și asigură conformitatea cu standardul de precizie dorit.

2.6 Sumatorul Pe Un Bit

Sumatorul este un element fundamental în arhitectura circuitelor digitale, având un rol esențial în funcționarea Unității Aritmetico-Logice (UAL). Importanța sa este atât de mare încât performanța întregului sistem depinde în mod direct de eficiența sumatoarelor utilizate cu cât acestea operează mai rapid, cu atât viteza de calcul a întregului circuit crește. La nivel elementar, sumatorul este un circuit combinațional care operează cu: Intrări:

- Doi biți care trebuie adunați (a și b)
- Un bit de transport (carry) de la poziția precedentă, mai puțin semnificativă (cin)

Iesiri:

- Bitul sumă (s)
- Bitul de transport (carry) generat pentru poziția următoare, mai semnificativă (cout)

Această structură de bază permite efectuarea operațiilor de adunare la nivel de bit, reprezentând fundamentul pentru operații aritmetice mai complexe.

Expresiile booleene ale ieșirilor sunt după cum urmează:

- si = (xi XOR yi) XOR cIN.
- cOUT = (xi AND yi) OR ((xi XOR yi) AND cIN).

Operația "sau exclusiv" () are următoarea formulă de calcul:

• $xi XOR yi = xi\underline{yi} + \underline{xi}yi$

$x_i y_i T_i$	T _{i+1} S _i
0 0 0	0 0
0 0 1	0 1
0 1 0	0 1
0 1 1	1 0
1 0 0	0 1
1 0 1	1 0
1 1 0	1 0
1 1 1	1 1

Tabel 2.2 Tabelul de adevar al Sumatorului pe un bit.





Figura 2.3 Schema sumatorului elementar

Sumator pe 24 de biți adună doi vectori de 24 de biți (xi și yi), folosind un sumator pe 1 bit pentru fiecare poziție, într-o arhitectură de tip "ripple-carry".

- Fiecare poziție calculează suma folosind transportul de la poziția anterioară.
- **cOUT** reprezintă transportul final (bitul de transport al rezultatului).

Componenta folosește un semnal intermediar carry pentru a propaga transportul între biți.






Figura 2.4 Schema sumatorului pe 24 de biti

Scăzător se bazează pe metoda complementului față de 2 pentru scădere:

- Complementul față de 2 al unui număr se obține prin inversarea tuturor bitilor (not(yi)) și adăugarea unei unități (cIN='1').
- Similar cu sumatorul, folosește un **sumator pe 1 bit** pentru fiecare poziție, iar rezultatul este obținut prin propagarea transportului.

Ieșirea finală suma este diferența, iar cOUT reprezintă transportul complementar.




Figura 2.5 Schema sumatorului pe 24 de biti

2.7 Inmultirea Matriceala

Circuitele de înmulțire matriceală au o caracteristică distinctivă care le diferențiază de circuitele secvențiale: ele folosesc logică combinațională suplimentară pentru a efectua înmulțirea într-o singură etapă. Această operație este realizată prin componente combinaționale simple, care îndeplinesc două funcții de bază:

- Adunarea bitilor
- Deplasarea biţilor

Aceste operații elementare sunt aplicate fie la nivel de bit individual, fie pe grupuri mici de biți, permițând astfel un calcul rapid și eficient al produsului final.

Înmulțirea se va realiza pentru două numere întregi fără semn, X și Y, fiind reprezentați sub formele binare corespunzătoare: $X = x_{n-1},...x_1$, x_0 , respectiv $Y = y_{n-1},...y_1$, y_0 . În acest caz, produsul P se poate scrie sub forma:

$$P = X * (\sum_{i=0}^{n-1} 2^i * yi)$$

Ecuațita de mai sus se poate rescrie astfel:

$$P = \sum_{i=0}^{n-1} 2^{i} * (\sum_{j=0}^{n-1} xi * yi * 2^{j})$$

Pentru realizarea înmulțirii, avem nevoie de două componente principale:

- 1. Blocul de Calcul al Produsului Elementar:
- Se folosesc porți ȘI pentru această operație
- Alegerea porților ȘI este naturală deoarece înmulțirea aritmetică a doi biți este identică cu înmulțirea lor logică
- Toate produsele elementare dintre biții înmulțitorului și deînmulțitului sunt calculate simultan (concurent)
- 2. Blocul de Însumare:
- Utilizează sumatoare elementare aranjate într-o matrice
- Funcționează similar cu un sumator bidimensional cu propagare succesivă a transportului
- În anumite poziții, sumatoarele complete pot fi înlocuite cu semisumatoare pentru optimizare
- 3. Mecanismul de Deplasare:
- Deplasarea biților (reprezentată de factorii 2ⁱ și 2ⁱ în formula înmulțirii)
- Se realizează prin poziționarea fizică deplasată a nivelurilor de sumatoare
- Deplasarea se face pe două direcții (x și y)

Această arhitectură permite calculul eficient al produsului final prin combinarea calculului paralel al produselor elementare cu însumarea și deplasarea corespunzătoare a rezultatelor intermediare.

Exemplul unei astfel de înmulțiti descrise până acum este redat în figura.

Figura 2.6 Inmultirea matriceala pe 4 biti

Biții produsului final se pot calcula după următoarele formule:

$$P_{0} = x_{0}y_{0}$$

$$P_{1} = x_{1}y_{0} + x_{0}y_{1}$$

$$P_{2} = x_{2}y_{0} + x_{1}y_{1} + x_{0}y_{2}$$

$$P_{3} = x_{3}y_{0} + x_{2}y_{1} + x_{1}y_{2} + x_{0}y_{3}$$

$$P_{4} = x_{3}y_{1} + x_{2}y_{2} + x_{1}y_{3}$$

$$P_{5} = x_{3}y_{2} + x_{2}y_{3}$$

$$P_{6} = x_{3}y_{3}$$

Analiza

3.1 Algoritmul De Adunare

Algoritmul de adunare în virgulă mobilă este un proces complex care necesită mai multe componente interconectate. Adunătorul reprezintă elementul central al acestui sistem, iar eficiența sa influențează direct performanța întregului proces.

COMPONENTE PRINCIPALE:

- 1. Scăzător pe 8 biți
- Calculează diferența dintre exponenții numerelor (EA EB)
- Determină direcția de aliniere a mantiselor
- 2. Componentă de deplasare (shifter) pe 24 biți
- Deplasează mantisa numărului cu exponentul mai mic
- Aliniază mantisele pentru adunarea corectă
- 3. Adunător pe 24 biți
- Realizează adunarea mantiselor aliniate
- Gestionează complementarea când este necesar

ALGORITMUL DE ADUNARE (Pași):

- 1. Încărcarea Operanzilor Exemplu:
- X = 1.010 (1.25 în zecimal)
- Y = 0.110 (0.75 în zecimal)

2. Compararea Exponentilor - 5 Cazuri Posibile:

- a) Exponenți egali (ex = ey)
 - Se adună direct mantisele
 - Se păstrează exponentul
- b) ex > ey, diferență < lungime mantisă
 - Deplasare mantisă Y la dreapta

• Se păstrează exponentul lui X

c) ex > ey, diferență ≥ lungime_mantisă

- Se păstrează X ca rezultat
- Y este prea mic pentru a influența rezultatul

d) ex < ey, diferență < lungime_mantisă

- Deplasare mantisă X la dreapta
- Se păstrează exponentul lui Y

e) ex < ey, diferență ≥ lungime_mantisă

- Se păstrează Y ca rezultat
- X este prea mic pentru a influența rezultatul
- 3. Adunarea Mantiselor
- Se adună mantisele aliniate

4. Determinarea Semnului

- Negativ dacă unul din operanzi este negativ
- Pozitiv în caz contrar

5. Formarea Rezultatului Final

• Combinarea semnului, exponentului și mantisei rezultate

3.2 FlowChart pentru algoritmul de adunare

FlowChart-ul pentru algoritmul de adunare:




Figura 2.8 Diagrama de flux de date pentru adunare

3.3 Algoritmul De Inmultire

PROCESUL DE ÎNMULȚIRE ÎN VIRGULĂ MOBILĂ

1. Calculul Exponentului Final:

- Se adună exponenții celor doi operanzi
- Se scade bias-ul (127) din rezultat
- Aceasta dă exponentul final al rezultatului

2. Înmulțirea Mantiselor:

- Se utilizează o componentă de înmulțire specializată
- Intrare: două mantise pe 24 de biți fiecare
- Ieșire: produs pe 48 de biți

3. Normalizarea Rezultatului:

- Cazul 1: Primul bit este 1
 - Se selectează următorii 23 de biți pentru mantisa finală
 - Se normalizează rezultatul
- Cazul 2: Primul bit este 0
 - Se selectează 23 de biți începând cu al treilea bit
 - Se ajustează rezultatul corespunzător

4. Calculul Semnului:

- Se aplică operația XOR între semnele operanzilor inițiali
- Aceasta determină semnul rezultatului final

5. Componenta de Adunare:

- Se utilizează un adunător cu propagare anticipată a transportului
- Dimensionat la 24 de biți (nu 23)
- Bitul extra (al 24-lea) este "bitul ascuns"
 - Nu apare în rezultatul final în virgulă mobilă
 - Este esențial pentru precizia calculelor intermediare

Această arhitectură asigură precizia calculelor și respectă standardele pentru operațiile în virgulă mobilă, păstrând atât acuratețea cât și eficiența computațională.

3.4 FlowChart pentru algoritmul de inmultire

FlowChart pentru algoritmul de inmultire:




Figura 2.8 Diagrama de flux de date pentru inmulti

3.5 FlowChart pentru ALU

FlowChart pentru cei doi algoritmi:





Figura 2.9 Diagrama de flux de date pentru ALU


Proiectare

4.1 Schema Bloc

Schema bloc a algoritmului de adunare:



Schema bloc a algoritmului de inmultire:



Implementare

5.1 Adunarea

Implementarea operațiilor în virgulă mobilă necesită o arhitectură complexă de componente interconectate care lucrează împreună pentru a asigura precizia calculelor. În centrul acestui sistem se află procesul de manipulare a exponenților și mantiselor extrase din operanzii A și B.

Arhitectura include componenta UAL1, care are rolul crucial de a calcula diferența dintre exponenți și de a determina când și cum trebuie ajustate mantisele. Sistemul integrează module specializate precum reg, sumatorMantise, UAL2, rightShifter, normalizare si rotunjire fiecare având un rol specific în manipularea precisă a exponenților și mantiselor pentru a asigura acuratețea operației de adunare.

Pentru adunarea mantiselor pe 24 de biți, implementarea folosește o combinație de componente fundamentale. La bază se află elementele sumatorMantise și sumatorPeBit, care sunt integrate într-un sumator cu propagare în cascadă succesivă a transportului (ripple carry adder). sumatorMantise procesează doi biți de intrare împreună cu un bit de transport anterior (carry-in), generând suma și bitul de transport pentru următoarea poziție (carry-out).

Sumatorul cu propagare în cascadă succesivă a transportului gestionează întregul proces de adunare a celor 24 de biți ai mantiselor, asigurând propagarea corectă a transportului între poziții. Această arhitectură garantează că rezultatul final, stocat în componenta rezultat, respectă cu strictețe formatul numerelor în virgulă mobilă, incluzând semnul, exponenții calculați și mantisa rezultată.

Întregul sistem este proiectat pentru a asigura nu doar corectitudinea matematică a operațiilor, ci și precizia necesară în manipularea numerelor în virgulă mobilă, făcând posibilă efectuarea calculelor complexe cu un grad înalt de acuratețe.

1. Componenta de stocare a datelor- reg

```
1 | library IEEE;
2 use IEEE.STD LOGIC_1164.ALL;
3 | use IEEE.NUMERIC STD.ALL;
6 | Port(adress : in std logic vector(1 downto 0);
        dataOut : out std logic vector (31 downto 0));
8 A end reg;
10 architecture Behavioral of reg is
        type reg is array (0 to 3) of std logic vector(31 downto 0);
12
         signal valori : reg := (
13
      "101111111100000000000000000000",-- -1.5
"010000000100000000000000000000", --2.5
      "01000101000011111111111111001100", -- 2303.9873
16
         "1100010100010000001001110110110" -- -2305.232
17
18
19
20
21
23 | dataOut <= valori(to_integer(unsigned(adress)));
25 \(\hat{\rightarrow}\) end Behavioral;
```

Este ca o mini memorie ROM cu 4 sertare (poziții de memorie), unde fiecare sertar conține un număr în virgulă mobilă stocat în format binar. Când primește o adresă (0-3), componenta returnează numărul

stocat în acea poziție - similar cu un bibliotecar care găsește rapid cartea cerută după numărul raftului.

2. Sumator pe 1 bit

```
1
     library IEEE;
 2
     use IEEE.STD LOGIC 1164.ALL;
 3
 4 🗇
     entity sumatorPelBit is
 5
         Port (
 6
             xi : in std logic;
 7
             yi : in std logic;
 8
             cIN : in std logic;
             cOUT : out std logic;
 9
             si : out std logic
10
11
         );
12 🖺
     end sumatorPelBit;
13
14 ⊖
     architecture Behavioral of sumatorPelBit is
15
16
     begin
17 □
         process(xi, yi, cIN)
18
         begin
19
20
             si <= (xi xor yi) xor cIN;
             cour <= (xi and yi) or ((xi xor yi) and cIN);
21
22
23 🖹
         end process;
24
25 @ end Behavioral;
```

Acest cod VHDL implementează un sumator pe 1 bit, care calculează suma a două biți de intrare (xi și yi) și a unui bit de transport (cIN), generând un bit de sumă (si) și un bit de transport de ieșire (cOUT) pe baza expresiilor logice corespunzătoare.

3. Sumator pe 24 de biti

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
3 🖯 entity sumatorMantise is
                                                           sumatori: for i in 1 to 23 generate
  Port (xi: in std_logic_vector(23 downto 0);
                                                      35 🖨
                                                                       sumator: sumatorPelBit port map
         yi: in std_logic_vector(23 downto 0);
                                                     36
                                                                                 (xi=>xi(i),
         cIN: in std logic;
                                                                    yi=>yi(i),
                                                      37
         cOUT: out std logic;
                                                      38
                                                                                  cIN=>carry(i-1),
         suma: out std_logic_vector(23 downto 0));
9 end sumatorMantise;
                                                      39
                                                                                  cOUT=>carry(i),
10
                                                     40 🖨
                                                                                  si=>suma(i));
11 architecture Behavioral of sumatorMantise is
                                                     41
12
                                                      42
                                                           end generate;
13 component sumatorPelBit is
                                                      43
                                                          cOUT <= carry (23);
14
       Port (
                                                    44 🖨 end Behavioral;
          xi : in std_logic;
15
          yi : in std_logic;
16
17
          cIN : in std_logic;
18
           cOUT : out std_logic;
19
           si : out std logic
20
21 \( \hat{\text{end component;}} \)
23 | signal carry: std_logic_vector(23 downto 0);
24
25 begin
26
27 🖯 sumator0: sumatorPelBit port map
        (xi=>xi(0),
28
29
             yi=>yi(0),
             cIN=>cIN.
30
31
             cOUT=>carry(0),
32 🖨
             si=>suma(0));
```

Acest cod VHDL implementează un sumator pentru mantise pe 24 de biți, folosind o structură ierarhică în care un sumator pe 1 bit este instanțiat în mod repetat printr-o generație iterativă (generate), pentru a calcula suma pe toți cei 24 de biți, propagând transportul între etape.

4. Componentea ce verifica exponentii-UAL1

```
use IEEE.STD_LOGIC_1164.ALL;
 3 use IEEE.STD LOGIC UNSIGNED.ALL:
 4 use IEEE.NUMERIC STD.ALL;
 Port ( a: in std_logic_vector(31 downto 0);
            b: in std_logic_vector(31 downto 0);
            diferentaExponenti: out std_logic_vector(7 downto 0);
10
            nrMaiMare: out std logic;
            enable: in std_logic);
12 🖨 end ual1;
14 architecture Behavioral of uall is
15
16 | signal exponent_a: std_logic_vector(7 downto 0);
17 | signal exponent_b: std_logic_vector(7 downto 0);
18
19 | signal mantisa_a: std_logic_vector(23 downto 0);
20 | signal mantisa_b: std_logic_vector(23 downto 0);
21 |
22 | signal diferenta: std_logic_vector(7 downto 0);
23 |
24 signal mare: std_logic;
26 begin
28
    exponent_a <= a(30 downto 23);
29 | exponent_b <= b(30 downto 23);</pre>
30 | mantisa a <= '1' & a(22 downto 0);
31 mantisa_b <= '1' & b(22 downto 0);
```

```
33 process(exponent_a, exponent_b, mantisa_a, mantisa_b, enable)
        if unsigned(exponent_a) > unsigned(exponent_b) then
elsif unsigned(exponent_a) < unsigned(exponent_b) then
        elsif unsigned(exponent a) = unsigned(exponent b) the
              elsif unsigned(mantisa_b) then
mare <= '1';
login
if enable = '1' then
if mare = 10' then
diferenta <= std_logio_vector(unsigned(exponent_a) - unsigned(exponent_b));
elsif mare= '1' then
diferenta <= std_logio_vector(unsigned(exponent_b) - unsigned(exponent_a));
end dif;
end dif.</pre>
65 G if enable = '1' then
66 🖨
          if diferenta <= "00011000" then
67
                  diferentaExponenti <= diferenta;
68
                 diferentaExponenti <= "00011001";
69
70 🖨
          end if;
71 \(\hat{\text{end if;}}\)
72 end process;
 74 \(\hat{\rightarrow}\) end Behavioral;
```

Acest cod VHDL implementează o unitate aritmetică logică (UAL) care compară două numere pe 32 de biți în format floating-point. Extrage exponenții și mantisele numerelor de intrare, determină care dintre ele este mai mare și calculează diferența dintre exponenți. Rezultatul este limitat la o valoare maximă de 25 (în binar 00011001) dacă diferența depășește această valoare. Semnalul nrMaiMare indică care număr este mai mare, iar diferența exponenților este returnată în diferentaExponenti.

5. Componenta de shiftare rightShifter

```
library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
 Port ( a : out STD_LOGIC_VECTOR(31 downto 0);
              b : out STD LOGIC VECTOR(31 downto 0);
                 clk : in STD LOGIC;
                rst : in STD LOGIC;
                op : in STD LOGIC:
                 rezultat : out STD LOGIC VECTOR(31 downto 0));
13 architecture Behavioral of main is
14 \ominus component reg is
15 | Port(adress : in std logic vector(1 downto 0):
          dataOut : out std_logic_vector (31 downto 0));
17 \stackrel{.}{\ominus} end component;
19 component FSM is
20
       Port (clk: in std_logic;
            rst: in std_logic;
21
             a: out std_logic_vector(31 downto 0);
b: out std_logic_vector(31 downto 0);
22
                rezultat: out std_logic_vector(31 downto 0));
25 end component;
27 © component FSM2 is
28 Port (clk: in std_logic;
29 rst: in std_logic;
30 a: out std_logic_vector(31 downto 0);
31 b: out std_logic_vector(31 downto 0);
      rezultat: out std_logic_vector(31 downto 0));
```

```
33 \(\hat{\text{o}}\) end component;
34
     signal rezultat1, rezultat2: std_logic_vector(31 downto 0);
35
36 signal operatie : std_logic;
37 | signal data_a, data_b : std_logic_vector(31 downto 0);
38 | signal adress_a, adress_b: std_logic_vector(1 downto 0);
39
40 | begin
41
42 adress a <= "00";
43 | adress b <= "01";
44
45 primulNumar: reg port map
46
                    (adress => adress a,
47 🖨
                      dataOut => data a);
49 🖯 alDoileaNumar: reg port map
                  (adress => adress b,
50
51 🖨
                      dataOut => data b);
52
53 🖯 FSM mapare: FSM port map
54 (clk => clk,
55
               rst => rst,
56
                 a => a.
57
                 b => b.
                 rezultat => rezultat1);
58 🖨
59
60 🖯 FSM2_mapare: FSM2 port map
61
               (clk => clk,
62
                 rst => rst,
63
                 a => a,
64
                 b => b,
65 🖨
                  rezultat => rezultat2);
66
      rezultat <= rezultat1 when op = '0' else rezultat2;
68
69 \( \ho \) end Behavioral;
```

Acest cod VHDL implementează un shifter logic spre dreapta pentru mantise pe 23 de biți, extinzând mantisa de intrare cu un bit suplimentar (1) pentru a include bitul ascuns din formatul floating-point. Dacă semnalul enable este activ (1), valoarea mantisei este deplasată spre dreapta cu un număr specificat de poziții (shift_amount). Rezultatul deplasării este returnat ca o mantisă pe 24 de biți în semnalul mantissa_out.

6. Componenta de adunare a mantiselor-UAL2

library IEEE:

```
use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.NUMERIC_STD.ALL;
5 entity UAL2 is
       Port (
           mantisa_a : in std_logic_vector(23 downto 0);
           mantisa b : in std logic vector(22 downto 0);
9
           semn a : in std logic;
10
           semn_b : in std_logic;
11
           mantisa_out : out std_logic_vector(23 downto 0);
12
           semn_out : out std logic;
          carry_out_shift : out std_logic;
nrMare : in std_logic;
13
14
          aluCTRL: in std_logic;
16
           enable: in std logic);
17 \( \text{end UAL2;} \)
18
19 parchitecture Behavioral of UAL2 is
20
21
        signal carry_out_adunare : std_logic;
22
        signal carry_out_scadere : std_logic;
23
        signal suma_mantisa : std logic vector(23 downto 0);
24
        signal diferenta_mantisa : std_logic_vector(23 downto 0);
25
        signal diferenta_mantisa2 : std logic vector(23 downto 0);
26
27
        signal mantisa_a_aux : std logic vector(23 downto 0);
28
        signal mantisa_b_aux : std_logic_vector(23 downto 0);
29
30 🖨
        component sumatorMantise is
31
           Port (
32
               xi : in std logic vector(23 downto 0);
33
                 yi : in std_logic_vector(23 downto 0);
34
                 cIN : in std logic;
3.5
                 cOUT : out std logic;
36
                 suma : out std_logic_vector(23 downto 0)
37
            );
38 🖨
        end component;
39
40 🖨
         component scazatorMantise is
41
             Port (
                 xi : in std_logic_vector(23 downto 0);
42
                 yi : in std logic vector(23 downto 0);
43
44
                 cIN : in std logic;
45
                 cOUT : out std logic;
46
                  suma : out std_logic_vector(23 downto 0)
47
             ) :
48 🖨
         end component;
49
50
    begin
51
        mantisa a aux <= mantisa a;
        mantisa_b_aux <= '1' & mantisa_b;
53
54
55 □
         sumator: sumatorMantise
56
           port map (
57
                xi => mantisa_a_aux,
58
                 yi => mantisa_b_aux,
59
                 cIN => '0',
                 cour => carry_out_adunare,
60
61
                 suma => suma mantisa
62 🖨
             );
63
      scazator: scazatorMantise
64 👨
```

```
65
                  xi => mantisa_b_aux,
                 yi => mantisa_a_aux,
  67
  68
                  cIN => '0',
                  cOUT => carry_out_scadere,
  69
                  suma => diferenta_mantisa
  70
  71 🖒
  72
          process(semn a. semn b. suma mantisa, diferenta mantisa, carry out adunare, nrMare, enable)
  74
          begin
  75
  76 🖯
          if aluCTRL='1' then
            if enable='1' then
                 if carry_out_adunare = '1' then
  79
                     mantisa_out <= suma_mantisa;
                      carry_out_shift <= '1';
                     mantisa_out <= suma_mantisa;
  83
                     carry_out_shift <= '0';
  85 🖨
                  end if;
  86
                  semn_out <= semn_a;
            elsif aluCTRL = '0' then
  88
                if enable = '1' then
if nrMare = '0' then
  89 🖨
  90 🖃
  91
                     mantisa_out <= diferenta_mantisa;
  92
                      semn_out <= semn_a;
                 elsif nrMare = '1' then
  93
                     mantisa_out <= diferenta_mantisa;
  94
  95
                      semn_out <= semn_b;
             end if;
  96 🖨
 97 🖨
                      end if;
 98 🖨
                      end if;
 99 🗇
               end process;
100
101 \(\hat{\text{d}}\) end Behavioral;
102
```

Acest cod VHDL implementează o unitate aritmetică logică (UAL) care realizează adunarea sau scăderea între două mantise de 24 de biți, determină semnul rezultatului și gestionează transportul de deplasare (carry_out_shift), în funcție de semnalele de control (aluCTRL, nrMare) și de activare (enable).

7. Componenta de normalizare-normalizare

```
use ieee.std logic unsigned.all;
 5 \ominus entity normalizare is
      Port ( mantisa_in : in std_logic_vector(23 downto 0);
           exponent_in : in std_logic_vector ( 7 downto 0);
           mantisa_out : out std_logic_vector(22 downto 0);
           exponent out : out std logic vector ( 7 downto 0);
            carry_out : in std logic;
10
11 !
            enable: in std_logic);
12 \( \hat{\text{e}} \) end normalizare;
13 architecture Behavioral of normalizare is
14 | begin
15 🖨
       process(mantisa_in, exponent_in, carry_out, enable)
16
        variable exp : unsigned (7 downto 0) ;
17
        variable mantisaTemp : unsigned(23 downto 0);
18
        begin
      if enable = '1' then
19 🖨
20
           exp := unsigned(exponent in);
21
            mantisaTemp := unsigned(mantisa_in);
22 if carry_out = '1' then
23 mantisaTemp := mantisaTemp srl 1;
24 exp := exp + 1;
25 | elsif mantisaTemp(23) = '0' then
        while mantisaTemp(23) = '0' and exp > 0 loop
                 mantisaTemp:= mantisaTemp sll 1;
28
                   exp := exp - 1;
               end loop;
29 🖨
30 🖨
           end if;
31
         mantisa_out <= std_logic_vector(mantisaTemp(22 downto 0));
         exponent_out <= std logic vector(exp);
33 🖨
         end if;
34 🖨
        end process;
35 end Behavioral;
```

Acest cod VHDL implementează un modul de normalizare pentru numere floating-point, care ajustează mantisa și exponentul pe baza semnalului de transport (carry_out) și a biților mantisei; dacă există un transport, mantisa este deplasată spre dreapta, iar exponentul crește, iar în caz contrar, mantisa este deplasată spre stânga până ce bitul cel mai semnificativ devine 1, reducând corespunzător exponentul.

8. Componenta de rotunjire -rotunjire

```
1 library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
   use IEEE.STD LOGIC ARITH.ALL;
4 use IEEE.STD LOGIC UNSIGNED.ALL;
6  entity rotunjire is
    Port ( mantisa : in STD LOGIC VECTOR(22 downto 0);
    rezultat : out STD_LOGIC_VECTOR(22 downto 0);
8
            enable: in std logic);
10 end rotunjire;
11
12 architecture Behavioral of rotunjire is
13 | begin
     process (mantisa, enable)
14 🖯
15
      begin
     if enable = '1' then
16 🖯
17 □
        if mantisa(0) = '1' then
18
            19
20
           rezultat <= mantisa:
21 🛱
         end if:
     end if;
22 🖯
     end process;
23 🖹
24 d end Behavioral;
```

Acest cod VHDL implementează un modul de rotunjire pentru o mantisă pe 23 de biți, care adaugă 1 la mantisă dacă ultimul bit (mantisa(0)) este 1, realizând astfel o rotunjire către cel mai apropiat număr superior, activată de semnalul enable.

5.2 Inumltirea

Algoritmul de înmulțire în virgulă mobilă este un sistem complex care gestionează înmulțirea a două numere în format special. Acest sistem este construit modular, cu componente separate care lucrează împreună pentru a realiza toate operațiile necesare, începând cu organizarea exponenților și mantiselor numerelor de intrare A și B.

La baza sistemului se află mai multe componente specializate precum sumatorExponenti, inmultireaMantiselor, verificaExponenti, normalizareInmultire și incrementeazaExponent, fiecare având un rol specific în manipularea datelor. Rezultatul final combină exponentul rezultat, mantisa rezultantă și semnul rezultatului, toate respectând standardul virgulă mobilă.

În centrul acestui sistem se află componenta inmultireaMatricelor, care realizează înmulțirea mantiselor folosind o abordare similară înmulțirii matriceale. Aceasta folosește multiple sumatoare sumatorMantise conectate secvențial pentru a calcula produsul dintre fiecare bit al unei mantise cu întreaga mantisă a celuilalt număr. Rezultatul final este un vector de 48 de biți care conține produsul complet al mantiselor.

Componenta inmultireaMantiselor gestionează operația de înmulțire propriu-zisă a mantiselor, folosind inmultireaMatricelor ca motor de calcul. Aceasta procesează mantise de 48 de biți și un vector de control "zero" de 2 biți. Pentru calcule precise, primii 23 de biți sunt folosiți pentru mantisele a și b, cu al 24-lea bit setat la 1 pentru extinderea corectă a semnului.

În final, sumatorExponenti se ocupă de adunarea exponenților, procesând vectori de 8 biți și generând un rezultat de 8 biți. Această arhitectură complexă și precisă asigură că înmulțirea numerelor în virgulă mobilă este realizată eficient și corect, respectând toate cerințele și standardele necesare pentru calcule în virgulă mobilă.

1. Componenta de adunare a exponentilor- sumatorExponent

```
33
                                                                           yi => exp b(0),
1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
                                                            34
                                                                           cIN => '0',
                                                            35
                                                                          cOUT => c(0),
4 🖯 entity sumatorExponenti is
                                                            36 🖨
                                                                           si => aux(0));
    Port (exponent_a:in std logic vector(7 downto 0);
                                                            37
           exponent_b:in std_logic_vector(7 downto 0);
          rezultat: out std logic vector(7 downto 0);
                                                            38 | sumatori: for i in 1 to 7 generate
          enable: in std_logic); --aici
                                                            39 🖯 sumator: sumatorPelBit port map
9 dend sumatorExponenti;
                                                            40
                                                                            (xi => exp a(i),
10
                                                            41
                                                                             yi => exp_b(i),
11 architecture Behavioral of sumatorExponenti is
                                                            42
                                                                             cin => c(i-1),
12
                                                            43
                                                                             cour => c(i),
13 component sumatorPelBit is
14 Port (xi : in std logic;
                                                            44 🗇
                                                                              si => aux(i));
         yi : in std_logic;
15
                                                            45
16
          cIN : in std logic;
                                                            46 end generate;
17
          cOUT : out std logic;
                                                            47
         si : out std logic);
18
                                                            48 🖯 process(aux, enable)
19 end component;
20
                                                            49 begin
21 | signal exp_a: std_logic_vector(7 downto 0);
                                                            50 ⊖
                                                                    if enable = '1' then--aici
22 signal exp_b: std_logic_vector(7 downto 0);
                                                            51 🖯
                                                                    if exp a = "00000000" or exp b = "00000000" then
23
   signal aux: std logic vector(7 downto 0);
                                                            52
                                                                        rezultat <= "01111111";
24 | signal c: std_logic_vector(7 downto 0);
                                                            53
                                                                    else
25
26 | begin
                                                            54
                                                                       rezultat <= aux;
27
                                                            55 🖨
                                                                    end if;
28 exp_a <= exponent_a;
                                                            56 ⊝
                                                                  end if;
                                                                               --aici
29 | exp_b <= exponent_b;
                                                            57 \( \hat{\text{end process;}} \)
30
                                                            58
31 psymator0: sumatorPelBit port map
                                                            59 end Behavioral;
             (xi => exp_a(0),
```

Acest cod implementează un modul VHDL pentru un sumator de exponenți pe 8 biți, care utilizează componente de sumare pe 1 bit pentru a calcula suma celor două intrări exponent_a și exponent_b. Dacă oricare dintre exponenți este zero, rezultatul este setat la valoarea implicită 01111111. Operația este activată de semnalul enable.

2. Componenta de inmultire a mantiselor-inmultireaMantiselor

```
1 library IEEE;
2 | use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.NUMERIC STD.ALL;
 5 ☐ entity inmultireaMantiselor is
     Port (mantisa in: in std logic vector (47 downto 0);
           mantisa_out: out std logic vector(23 downto 0);
           rezultat: out std logic vector(47 downto 0);
          semn: out std logic;
9
           clk: in std logic;
11
           enable: in std logic); --aici
12 🖒 end inmultireaMantiselor;
13
14 🔾 architecture Behavioral of inmultireaMantiselor is
15
16 component inmultireaMatricelor is
    Port (a:in std_logic_vector(23 downto 0);
     b:in std_logic_vector(23 downto 0);
18
19
         rezultat: out std_logic_vector(47 downto 0));
20 @ end component;
21
22 signal a,b: std logic vector(23 downto 0);
23 | signal rezultat1: std_logic_vector(47 downto 0);
    signal mantisa_aux: std logic vector(23 downto 0);
25 | signal semn1: std logic;
26
27
28
29 | a <= "1" & mantisa in(22 downto 0);
30 | b <= "1" & mantisa_in(46 downto 24);
32 - inmultire: inmultireaMatricelor port map
33
                      (a => a,
34
                         b => b.
                        rezultat => rezultat1);
35 ⊝
36
37
    semn1 <= mantisa_in(23) xor mantisa_in(47);</pre>
38
39 process(clk, enable)
40 begin
41 \stackrel{-}{\ominus} if rising_edge(clk) then
42 \ominus if enable = '1' then--aici
mantisa_out <= (others => '0');
44
45
46
         mantisa out <= semn1 & rezultat1(47 downto 25);
      end if:
47 A
48 🛆
       end if:--aigi
49 A end if:
rezultat <= rezultat1;
51
52
       semn <= semn1;
```

Acest cod VHDL descrie un modul pentru multiplicarea mantiselor a două numere cu virgulă mobilă. Modulul primește o mantisă de intrare de 48 de biți și o împarte în două părți: una de 24 de biți pentru fiecare operand al multiplicării. Se folosește o componentă externă pentru efectuarea multiplicării celor două părți ale mantisei, iar rezultatul este redimensionat și semnul este calculat prin xor între semnele celor două mantise. Dacă oricare dintre părțile mantisei este zero, ieșirea este setată la zero, altfel rezultatul multiplicării este plasat într-o ieșire de 24 de biți. Modulul este sincronizat cu semnalul de ceas și controlat de un semnal de activare.

3. Componenta de verificare a exponentilor – verificaExponenti

```
library IEEE;
 1
   use IEEE.STD LOGIC 1164.ALL;
 2
    use IEEE.NUMERIC STD.ALL;
 4
 5 entity verificaExponenti is
    Port (exp in: in std logic vector(7 downto 0);
            exp out: out std logic vector(7 downto 0);
 8
            enable: in std logic); --aici
 9 d end verificaExponenti;
10
11 architecture Behavioral of verificaExponenti is
12
                                      entity
13 | begin
14 process(exp_in, enable)
15 | begin
16 🖯
       if enable = '1' then--aici
17 □
            if (exp in /= "VVVVVVV") then
18
                 exp out <= std logic vector(unsigned(exp in)-127);
19 🖨
            end if;
20 🖯
            end if; --aici
21 🖒
       end process;
22
23 @ end Behavioral;
```

Acest cod VHDL descrie un modul care verifică și ajustează exponentul unui număr cu virgulă mobilă. Modulul primește un exponent de 8 biți (exp_in) și, dacă semnalul de activare (enable) este activat, verifică dacă exponentul nu este invalid (adică nu este "UUUUUUUU", ceea ce ar însemna un exponent nedefinit). Dacă exponentul este valid, acesta este ajustat prin scăderea valorii 127 și rezultatul este transmis prin ieșirea exp_out. Astfel, se efectuează conversia exponentului pentru a-l adresa corect într-un sistem cu exponent de 8 biți, folosind ajustarea standard în formatul IEEE 754 pentru numerele în virgulă mobilă.

4. Componenta de normalizare a inmultirii – normalizareInmultire

```
library IEEE;
      use IEEE.STD LOGIC 1164.ALL;
      use IEEE.NUMERIC STD.ALL;
 4 use ieee.std_logic_unsigned.all;
 6 - entity normalizareInmultire is
       Port (mantisa_in: in std_logic_vector(23 downto 0);
              semn_a: in std logic;
              semn b: in std logic;
             ultimulBit: out std_logic;
11 !
              mantisa out: out std logic vector(23 downto 0);
              enable: in std logic); --aici
13 \( \hat{\text{end normalizareInmultire;}} \)
14
15 architecture Behavioral of normalizareInmultire is
16 signal semn: std logic;
17
18 | begin
19 ultimulBit <= mantisa in(22);
20 | semn <= semn_a xor semn_b;
21
22
23 🖯
         process(mantisa_in, enable)
24
         variable mant_aux: unsigned(23 downto 0);
25
26
27
28
             mant_aux := unsigned(mantisa_in);
if enable = '1' then---aici
if(mant_aux(23) = '1') then
29 🖯
30 🖨
                mant_aux(23) := '0';
32 😓
                     while mant_aux(23) = '0' loop
           mant_aux := mant_aux sll 1;
end loop;
                mantisa_out(23)<= semn;
mantisa_out(22 downto 0) <= std_logic_vector(mant_aux(22 downto 0));</pre>
            else
if mantisa_in = "0000000000000000000000" then
..._/23\ <= semn;
              mantisa_out(23) <= semn;
mantisa_out(22 downto 0) <= "1"& mantisa_in(22 downto 1);
mantisa_out(0) <= '0';</pre>
               else
while mant_aux(23) = '0' loop
mant_aux := mant_aux sll 1;
end loop;
mantisa_out(23) <= semn;
mantisa_out(23) <= semn;
mantisa_out(22 downto 0) <= std_logie_vector(mant_aux(22 downto 0));
end if;
        end process;
53 A end Behavioral;
```

Acest cod VHDL descrie un modul care normalizează mantisa într-un proces de multiplicare a numerelor cu virgulă mobilă. Primește o mantisă de 24 de biți și semnele celor două numere de intrare, calculând semnul rezultatului prin xor între semnele de intrare. Dacă bitul cel mai semnificativ al mantisei este 1, se elimină și se deplasează mantisa pentru a aduce primul 1 în poziția corespunzătoare. Rezultatul este plasat într-o ieșire de 24 de biți, iar semnul este setat corespunzător. Procesul este controlat de semnalul de activare enable.

5. Componenta de incrementare a exponentilor - oincrementareExponent

```
library IEEE;
 1
 2
    use IEEE.STD LOGIC 1164.ALL;
    use IEEE.NUMERIC STD.ALL;
 3
 4
 5 entity incrementeazaExponent is
      Port (exp in: in std logic vector(7 downto 0);
 7
            ultimulBit: in std logic;
            exp out: out std logic vector(7 downto 0);
 9
            enable: in std logic); --aici
10 end incrementeazaExponent;
11
12 - architecture Behavioral of incrementeazaExponent is
13 | begin
14
15 ☐ process(exp in, ultimulBit, enable)
    begin
17 ☐ if enable = '1' then --aici
18 🖯
         if(ultimulBit = '1') then
19
             exp out <= std logic vector(unsigned(exp in) +1);
20 !
         else
21
             exp out <= exp in;
        end if;
22 🖯
23 🖯
         end if; -- aici
24 🖨
         end process;
25
26 @ end Behavioral;
```


Acest cod VHDL implementează un modul care incrementează exponentul unui număr cu virgulă mobilă dacă semnalul ultimulBit este 1 și semnalul de activare enable este activ. Dacă ultimulBit este 0, exponentul rămâne neschimbat, iar rezultatul este transmis prin ieșirea expout.

Testare


Pentru a testa corectitudinea și funcționalitatea componentelor noastre, am efectuat simulări detaliate folosind mediul Vivado. Acest proces a implicat crearea unui mediu de testare în care am introdus diferite scenarii și date de intrare pentru a evalua comportamentul fiecărei componente în parte.

Adunarea:

Test1: a=0.1, b=0.023, rezultat=0.123



Test2: a=252.11, b=0.111234, rezultat= 252.22122



Test3: a=252.11, b=-0.111234, rezultat=251.99878

Name	Value		999,996 ps		999,998 ps	
¹⊌ clk	0					
¹⊌ rst	0					
> W a[31:0]	437c1c29		437	c1c29		
> ⊌ b[31:0]	bde3cea7		bde	3cea7		
> 💆 rezultat[31:0	437bffb0		437	bffb0		
□ clk_period	20000 ps		200	00 ps		

Test4: a=2305.232, b=2303.9873, rezultat=4609.2197

Name	Value		999,996 ps		999,998 ps	
¹⊌ clk	0					
¹⊌ rst	0					
> W a[31:0]	451013b6	•	451	013b6		
> ⊌ b[31:0]	450fffcc		450:	fffcc		
> 🚳 rezultat[31:0	459009c2		459	009c2		
⊌ clk_period	20000 ps		200	00 ps		

Inmultirea:

Test1: a=0.023, b=-3, rezultat= -0.0689

Name	Value		999,996 ps	ı	999,998 p
¹⊌ clk	1				
₩ rst	0				
> ₩ a[31:0]	3cbc6a7f		3cb	c6a7f	
> W b[31:0]	c0400000		c04	00000	
> 👼 rezultat[31:0	bd8d4fde		bd8	d4fde	

Test2: a= 2303.9873, b=1.245, rezultat= 2868.4639

	ŕ					
Name	Value	ı	999,996 ps		999,998 ps	
¹å clk	1					
¹⊌ rst	0					
> ₩ a[31:0]	450fffcc		450	fffcc		
> ₩ b[31:0]	3f9f5c29		3£9:	£5c29		
> 🚳 rezultat[31:0	4533476c		453	3476c		

Test3: a= 2305.232, b= 2303.9873, rezultat=5311224

	V 1					
Name	Value		999,996 ps		999,998 ps	
¹⊌ clk	1					
¹⊌ rst	0					
> ₩ a[31:0]	451013b6		451	013b6		
> ₩ b[31:0]	450fffcc		450	fffcc		
> 🚳 rezultat[31:0	4aa215f0		4aa	215£0		

Test4: a=-1.5, b= -1.245, rezultat=1.86749


Name	Value		999,996 ps		999,998 ps	
¹⊌ clk	1					
¹⊌ rst	0					
> W a[31:0]	bfc00000		bfc	00000		
> ⊌ b[31:0]	bf9f5c29		bf9	£5c29		
> 🍽 rezultat[31:0	3fef0a3c		3fe:	f0a3c		

Main:

Test1: a==-1.5, b=-1.245, rezultatAdunare=-2.745, rezultatInmultire=1.86749


Name	Value	995,210 ps	995,211 ps	995,212 ps	995,213 ps	995,214 ps	995,215 ps	995,216 p
> W a[31:0]	bfc00000						bfc0000	10
> W b[31:0]	bf9f5c29						bf9f5c2	9
¹⊌ clk	0							
¹⊌ rst	0							
№ ор	0							
> W rezultatAdunare[31:0]	c02fae14						c02fae1	4
> W rezultatlnmultire[31:0]	3fef0a3c						3fef0a3	ic .

Test2: a=0.1, b=0.023, rezultatAdunare=0.1229, rezultatInmultire=0.00229



Test3: a=0.111234, b=-0.111234, rezultatAdunare=0, rezultatInmultire=-0.012373

Name	Value	ı	999,996 ps	ı	999,998
> W a[31:0]	3de3cea7			3de3cea7	
> * b[31:0]	bde3cea7			bde3cea7	
¹⊌ clk	0				
¼ rst	0				
№ ор	0				
> W rezultatAdunare[31:0]	00000000			00000000	
> V rezultatlnmultire[31:0]	bc4ab822			bc4ab822	



Concluzii

Implementarea algoritmilor de adunare și înmulțire în virgulă mobilă reprezintă un fundament esențial în numeroase domenii precum calculul numeric, grafica computerizată și inginerie. Realizarea acestor operații necesită o atenție meticuloasă și o precizie deosebită în gestionarea reprezentării numerelor conform standardului IEEE 754.

Succesul acestor implementări se bazează pe manipularea exactă a exponenților și mantiselor, elemente critice pentru asigurarea acurateței operațiilor numerice. Aderarea la standardul IEEE 754 este vitală, deoarece garantează că rezultatele vor fi consistente și compatibile între diverse platforme și implementări.

Pentru a obține rezultate precise și fiabile, este esențială interacțiunea armonioasă între componentele principale ale sistemului. Acestea includ adunătoarele, înmulțitorii, precum și modulele responsabile cu verificarea și ajustarea exponenților, normalizarea și verificarea mantiselor. Fiecare componentă trebuie să își îndeplinească rolul specific cu maximă precizie, contribuind la funcționarea optimă a întregului sistem.

Astfel, crearea unor algoritmi robuști pentru operațiile în virgulă mobilă necesită o combinație de expertiză tehnică avansată și meticulozitate în abordarea detaliilor. Pilonii care susțin succesul acestor implementări sunt respectarea riguroasă a standardelor, integrarea eficientă a tuturor componentelor și procesul riguros de testare, toate acestea contribuind la asigurarea preciziei și fiabilității operațiilor numerice în virgulă mobilă.

Bibliografie

[1] Florin Oniga, De la bit la procesor. Introducere in arhitectura calculatoarelor, cap 5.5 Unitatea Aritmetica-Logica

[2] John L. Hennessy, David A. Patterson, Computer Architecture A Quantitative Approach (5th edition)

Floating-Point J.3 pag 1089

IEE format number cap J.3, J-16 pag 1091

Floating-Point Multiplication J.4, J-17 pag 1093

Floating-Point Addition J.5 pag 1097

[3]. "floating point arithmetic on division," [Online]

 $\underline{https://www.tutorialspoint.com/computer_organization/}$

floating point arithmetic on division.asp.

[4]. "Adunarea și scăderea în virgulă mobilă" [Online].

https://users.utcluj.ro/~baruch/book_ac/AC-Adunare-

VM.pdf