

Proiectarea unei unități aritmetico-logice în virgulă flotantă

Student: Jarda Adina-Ionela

Structura Sistemelor de Calcul Proiect

Universitatea Tehnica din Cluj-Napoca

2024

Cuprins

1. Introducere

- 1.1 Context
- 1.2 Obiective

2. Studiu Bibliografic

- 2.1 Ce este ALU?
- 2.2 Soluții pentru erorile de trunchiere și precizia calculelor
- 2.3 Reprezentarea numerelor în virgula mobilă (VM)
- 2.4 Reprezentarea numerelor în formatul IEEE 754
- 2.5 Adunarea și Înmulțirea în virgulă mobilă
- 2.6 Sumatorul Pe Un Bit
- 2.7 Inmultirea Matriceala

3. Analiza

- 3.1 Algoritmul De Adunare
- 3.2 FlowChart pentru algoritmul de adunare
- 3.3 Algoritmul De Inmultire
- 3.4 FlowChart pentru algoritmul de inmultire
- 3.5 FlowChart pentru ALU

4. Proiectare

- 4.1 Schema Bloc

5. Implementare

- 5.1 Adunarea
- 5.2 Inmultirea

6. Testare si Validare

7. Concluzii

Introducere

1.1 Context

Obiectivul acestui proiect este de a proiecta o unitate aritmetico-logică (ALU) în virgulă flotantă, capabilă să efectueze operații de adunare și înmulțire. Proiectul include atât realizarea arhitecturii, cât și simularea funcționalității unității ALU utilizând limbajul de descriere hardware VHDL.

Scopul este de a dezvolta o unitate performantă și precisă pentru operațiile în virgulă flotantă, aplicabilă în sisteme de calcul care necesită un nivel ridicat de precizie și optimizare a procesării datelor numerice complexe.

1.2 Obiective

Scopul principal al acestui proiect este proiectarea și implementarea unei unități aritmetico-logice (ALU) în virgulă flotantă, capabilă să efectueze operații de adunare și înmulțire asupra numerelor reprezentate conform standardului IEEE 754. Această unitate va fi implementată și simulată utilizând Xilinx, iar rezultatele vor fi testate pe un dispozitiv hardware FPGA.

Obiectivele specifice ale proiectului includ:

- Studiul reprezentării numerelor în virgulă flotantă conform standardului IEEE 754 și înțelegerea algoritmilor de bază pentru adunare și înmulțire.
- Proiectarea arhitecturii hardware pentru operațiile de adunare și înmulțire în virgulă flotantă, utilizând descriere hardware (VHDL).
- Implementarea pe un FPGA și testarea unității aritmetico-logice pe hardware real, evaluând performanțele acesteia în termeni de consum de resurse și viteză de execuție.
- Optimizarea arhitecturii pentru a asigura un echilibru între precizie, eficiența utilizării resurselor FPGA și performanța operațiilor.

Aceste obiective vor asigura integrarea unei unități ALU fiabile și precise, esențiale în sistemele de calcul ce necesită performanță și acuratețe în calcule numerice complexe.

Studiu Bibliografic

2.1 Ce este ALU?

Unitatea Aritmetico-Logică (ALU - Arithmetic Logic Unit) reprezintă una dintre componentele esențiale ale unui procesor, responsabilă de efectuarea operațiilor de bază, aritmetice și logice, asupra datelor. Printre aceste operații se numără adunarea, scăderea, multiplicarea și împărțirea, dar și operațiuni logice precum AND, OR, XOR și negarea.

Într-o arhitectură de calcul tradițională, ALU este coordonată de unitatea de control, care determină ce operații trebuie realizate și furnizează datele necesare. Datele procesate de ALU provin, de regulă, din registrele procesorului, iar rezultatele sunt salvate fie în aceleași registre, fie în memoria sistemului.

Deși ALU-urile clasice sunt concepute, în principal, pentru operații cu numere întregi, computerele moderne includ și unități specializate, precum unitatea de calcul în virgulă flotantă (FPU - Floating Point Unit), dedicată manipulării numerelor reale (în virgulă flotantă). În arhitecturile ce utilizează standardul IEEE 754, FPU este frecvent considerată o extensie a ALU, având rolul de a procesa operațiile complexe cu precizie ridicată.

Evoluția ALU-urilor a influențat semnificativ performanța calculatoarelor, optimizarea acestora fiind crucială pentru toate aplicațiile care cer procesare rapidă, cum ar fi grafica pe calculator, simulările științifice și procesarea avansată a semnalelor.

2.2 Soluții pentru erorile de trunchiere și precizia calculelor

Erorile de trunchiere, cauzate de limitările reprezentării binare, pot afecta precizia calculelor. Tehnicile de rotunjire și unitățile de verificare a depășirilor de capacitate (overflow) și subcapacitate (underflow) minimizează acumularea acestor erori. Totodată, se asigură conformitatea cu standardul IEEE 754, îmbunătățind astfel precizia calculelor.

Standardul IEEE 754 definește și modalități de reprezentare pentru valori speciale:

- **Zero:** Valoarea 0 este reprezentată distinct în formă pozitivă (+0) și negativă (-0) prin convenția semnului. În IEEE 754, un 0 binar în zona de exponent și mantisă indică această valoare.
- **NaN (Not a Number):** Reprezintă o valoare nedefinită sau rezultatul unei operații imposibile (precum 0/0 sau rădăcina pătrată a unui număr negativ). IEEE 754 definește două tipuri de NaN — *quiet NaN* (qNaN), utilizat pentru valori nedefinite, și *signaling NaN* (sNaN), folosit pentru operațiuni invalid.
- **Infinitul (∞):** Reprezintă valori foarte mari care depășesc capacitatea de stocare a formatului în virgulă flotantă. Infinitul pozitiv ($+\infty$) și infinitul negativ ($-\infty$) sunt

specificate în IEEE 754 prin setarea exponenților la valoarea maximă și a mantisei la zero.

Aceste valori speciale sunt esențiale în testarea și evaluarea unităților aritmetice pentru a asigura funcționarea corectă conform standardului IEEE 754. În testele de performanță și acuratețe pentru o ALU sau FPU, este crucial să verificăm:

1. **Comportamentul în prezența lui 0:** Verificarea operațiilor ce implică 0 (+0 și -0), cum ar fi $0 + X$ și $0 * X$, trebuie să returneze valori conforme cu semnul și valoarea.
2. **Detecția și propagarea valorilor NaN:** Asigurarea că operațiile care implică NaN returnează NaN, semnalând operații invalide unde este cazul.
3. **Depășiri și subcapacități în prezența ∞ :** Testarea calculului cu infinit pentru a garanta rezultate corecte (ex. $X + \infty = \infty$ sau $1/\infty = 0$), precum și identificarea corectă a overflow-ului și underflow-ului.

Astfel de teste contribuie la îmbunătățirea conformității cu IEEE 754 și la reducerea erorilor de trunchiere, contribuind la acuratețea și stabilitatea calculului în aplicațiile sensibile.

2.3 Reprezentarea numerelor în virgula mobilă (VM)

Un număr N poate fi reprezentat în virgula mobilă (VM) sub forma generală:

$$N = \pm M \cdot B^{\pm E}$$


unde avem două componente principale:

1. **Mantisa (M)** – Aceasta reflectă valoarea exactă a numărului în cadrul unui anumit interval și este, în general, exprimată ca un număr fracționar cu semn.

2. **Exponentul (E)** – Această componentă indică ordinul de mărime al numărului, definind scara la care se situează valoarea reprezentată.

În această formulă, B reprezintă baza exponentului, care determină scara numerică pe care o poate lua exponentul E și, implicit, influențează gama de valori ce pot fi reprezentate în virgula mobilă.

Această reprezentare poate fi memorată într-un cuvânt binar cu trei câmpuri: semnul, mantisa și exponentul. De exemplu, presupunând un cuvânt de 32 de biți, o asignare posibilă a biților la fiecare câmp poate fi următoarea:



Aceasta este o reprezentare în mărime și semn, deoarece semnul are un câmp separat față de restul numărului. Câmpul de semn constă dintr-un bit care indică semnul numărului, 0 pentru un număr pozitiv și 1 pentru un număr negativ. Nu există un câmp rezervat pentru baza B, deoarece această bază este implicită și ea nu trebuie memorată, fiind aceeași pentru toate numerele.

De obicei, câmpul rezervat exponentului nu conține exponentul real, ci o valoare numită caracteristică, care se obține prin adunarea unui deplasament la exponent, astfel încât să rezulte întotdeauna o valoare pozitivă. Astfel, nu este necesar să se rezerve un câmp separat pentru semnul exponentului. Caracteristica C este deci exponentul deplasat:

$$C = E + \text{deplasament} (\text{deplasament}=127)$$

2.4 Reprezentarea numerelor în formatul IEEE 754

Standardul IEEE 754 definește următoarele formate sau precizii: precizie simplă, precizie simplă extinsă, precizie dublă și precizie dublă extinsă. Parametrii principali ai acestor formate sunt prezentați în Tabelul 2.7. Standardul nu precizează ca obligatorie implementarea tuturor formatelor, dar recomandă implementarea combinației formatelor cu precizie simplă și precizie simplă extinsă, sau a formatelor cu precizie simplă, precizie dublă și precizie dublă extinsă.

	Precizie simplă	Precizie simplă extinsă	Precizie dublă	Precizie dublă extinsă
Biti ai mantisei	24	≥ 32	53	≥ 64
Exponent real maxim	127	≥ 1023	1023	≥ 16383
Exponent real minim	-126	≤ 1022	-1022	≤ 16382
Deplasament exponent	127	Nespecificat	1023	Nespecificat

Tabelul 2.1 Parametrii formatelor definite de standardul IEEE 754.

Pentru toate formatele, baza implicită este 2. Formatele cu precizie simplă, precizie dublă și precizie dublă extinsă sunt prezentate în Figura 2.2. Coprocesoarele matematice și unitățile de calcul în virgulă mobilă ale procesoarelor implementează de obicei aceste formate.




Figura 2.2. Formatele cu precizie simplă, precizie dublă și precizie dublă extinsă definite de standardul IEEE 754.

2.5 Adunarea și Înmulțirea în virgulă mobilă

Adunarea în virgulă flotantă

Adunarea în virgulă flotantă este mai complexă decât adunarea simplă în aritmetica pe numere întregi, din cauza formatului specific al numerelor în IEEE 754. Operația necesită următorii pași principali:

Alinierea exponenților

Dacă exponenții celor două numere sunt diferiți, este necesară alinierea acestora. Exponentul mai mic este crescut pentru a fi egal cu cel mai mare, ajustând mantisa corespunzătoare. Această aliniere asigură că cele două numere au aceeași ordine de mărime.

Adunarea mantiselor

Odată ce exponenții sunt aliniați, mantisele celor două numere pot fi adunate. Dacă unul dintre numere are semn negativ, operația va deveni o scădere a mantiselor (similară cu scăderea descrisă mai sus). Adunarea se efectuează folosind algoritmi clasici de adunare binară.

Normalizarea rezultatului

După adunarea mantiselor, rezultatul poate necesita normalizare pentru a respecta formatul IEEE 754, prin ajustarea exponenței și a mantisei astfel încât mantisa să fie în intervalul permis (de obicei, între 1 și 2 pentru numere normalizate).

Rotunjire

După normalizare, rezultatul este rotunjit conform regulilor IEEE 754, pentru a asigura precizia. Acest lucru ajută la minimizarea erorilor de trunchiere, păstrând cât mai exact rezultatul final.

Înmulțirea în virgulă flotantă

Înmulțirea în virgulă flotantă este o operație care combină componentele celor două numere în mod diferit față de adunare. Pașii pentru înmulțirea numerelor în virgulă flotantă sunt următorii:

Adunarea exponenților

Exponenții celor două numere sunt adunați pentru a obține exponentul rezultatului. Dacă baza sistemului este 2 (cum este în majoritatea calculatoarelor), adunarea exponenților se face în binar, luând în considerare deplasarea exponenților (bias-ul).

Înmulțirea mantiselor

Mantisele celor două numere sunt înmulțite între ele. Întrucât mantisele sunt reprezentate în format binar fracționar, înmulțirea se efectuează folosind algoritmi clasici de înmulțire binară, ținând cont de orice cifre care depășesc intervalul standardizat.

Normalizarea rezultatului

După înmulțirea mantiselor, rezultatul poate necesita normalizare. Aceasta implică ajustarea mantisei și a exponentului pentru a păstra forma standard IEEE 754, astfel încât mantisa să se încadreze în intervalul dorit.

Rotunjire

Rezultatul final este rotunjit conform standardului IEEE 754, pentru a păstra precizia maximă în limitele reprezentării. Acest pas minimizează erorile de trunchiere și asigură conformitatea cu standardul de precizie dorit.

2.6 Sumatorul Pe Un Bit

Sumatorul este un element fundamental în arhitectura circuitelor digitale, având un rol esențial în funcționarea Unității Aritmetico-Logice (UAL). Importanța sa este atât de mare încât performanța întregului sistem depinde în mod direct de eficiența sumatoarelor utilizate cu cât acestea operează mai rapid, cu atât viteza de calcul a întregului circuit crește.

La nivel elementar, sumatorul este un circuit combinațional care operează cu:

Intrări:

- Doi biți care trebuie adunați (a și b)
- Un bit de transport (carry) de la poziția precedentă, mai puțin semnificativă (cin)

Ieșiri:

- Bitul sumă (s)
- Bitul de transport (carry) generat pentru poziția următoare, mai semnificativă (cout)

Această structură de bază permite efectuarea operațiilor de adunare la nivel de bit, reprezentând fundamentul pentru operații aritmetice mai complexe.

Expresiile booleene ale ieșirilor sunt după cum urmează:

- $s_i = (x_i \text{ XOR } y_i) \text{ XOR } c_{i-1}$.
- $c_{OUT} = (x_i \text{ AND } y_i) \text{ OR } ((x_i \text{ XOR } y_i) \text{ AND } c_{i-1})$.

Operația “sau exclusiv” () are următoarea formulă de calcul:

- $x_i \text{ XOR } y_i = x_i \bar{y}_i + \bar{x}_i y_i$

x_i	y_i	T_i	T_{i+1}	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Tabel 2.2 Tabelul de adevar al Sumatorului pe un bit.




Figura 2.3 Schema sumatorului elementar

Sumator pe 24 de biți adună doi vectori de 24 de biți (x_i și y_i), folosind un **sumator pe 1 bit** pentru fiecare poziție, într-o arhitectură de tip "ripple-carry".

- Fiecare poziție calculează suma folosind transportul de la poziția anterioară.
- **cOUT** reprezintă transportul final (bitul de transport al rezultatului).

Componenta folosește un semnal intermediar carry pentru a propaga transportul între biți.




Figura 2.4 Schema sumatorului pe 24 de biti

Scăzător se bazează pe metoda complementului față de 2 pentru scădere:

- Complementul față de 2 al unui număr se obține prin inversarea tuturor bitilor ($\text{not}(y_i)$) și adăugarea unei unități ($\text{cIN}='1'$).
- Similar cu sumatorul, folosește un **sumator pe 1 bit** pentru fiecare poziție, iar rezultatul este obținut prin propagarea transportului.

Ieșirea finală suma este diferența, iar cOUT reprezintă transportul complementar.




Figura 2.5 Schema sumatorului pe 24 de biti

2.7 Înmulțirea Matriceala

Circuitele de înmulțire matriceală au o caracteristică distinctivă care le diferențiază de circuitele secvențiale: ele folosesc logică combinațională suplimentară pentru a efectua înmulțirea într-o singură etapă. Această operație este realizată prin componente combinaționale simple, care îndeplinesc două funcții de bază:

- Adunarea biților
- Deplasarea biților

Aceste operații elementare sunt aplicate fie la nivel de bit individual, fie pe grupuri mici de biți, permițând astfel un calcul rapid și eficient al produsului final.

Înmulțirea se va realiza pentru două numere întregi fără semn, X și Y , fiind reprezentați sub formele binare corespunzătoare: $X = x_{n-1}, \dots, x_1, x_0$, respectiv $Y = y_{n-1}, \dots, y_1, y_0$. În acest caz, produsul P se poate scrie sub forma:

$$P = X * \left(\sum_{i=0}^{n-1} 2^i * y_i \right)$$

Ecuatița de mai sus se poate rescrie astfel:

$$P = \sum_{i=0}^{n-1} 2^i * \left(\sum_{j=0}^{n-1} x_i * y_j * 2^j \right)$$

Pentru realizarea înmulțirii, avem nevoie de două componente principale:

1. Blocul de Calcul al Produsului Elementar:
 - Se folosesc porți ȘI pentru această operație
 - Alegerea porților ȘI este naturală deoarece înmulțirea aritmetică a doi biți este identică cu înmulțirea lor logică
 - Toate produsele elementare dintre biții înmulțitorului și deînmulțitului sunt calculate simultan (concurrent)
2. Blocul de Însurare:
 - Utilizează sumatoare elementare aranjate într-o matrice
 - Funcționează similar cu un sumator bidimensional cu propagare succesivă a transportului
 - În anumite poziții, sumatoarele complete pot fi înlocuite cu semisumatoare pentru optimizare
3. Mecanismul de Deplasare:
 - Deplasarea biților (reprezentată de factorii 2^i și 2^j în formula înmulțirii)
 - Se realizează prin poziționarea fizică deplasată a nivelurilor de sumatoare
 - Deplasarea se face pe două direcții (x și y)

Această arhitectură permite calculul eficient al produsului final prin combinarea calculului paralel al produselor elementare cu însumarea și deplasarea corespunzătoare a rezultatelor intermediare.

Exemplul unei astfel de înmulțiri descrise până acum este redat în figura.

				x_3	x_2	x_1	x_0^*
				y_3	y_2	y_1	y_0
0	0	0	0	x_3*y_0	x_2*y_0	x_1*y_0	x_0*y_0
0	0	0	x_3*y_1	x_2*y_1	x_1*y_1	x_0*y_1	0
0	0	x_3*y_2	x_2*y_2	x_1*y_2	x_0*y_2	0	0
0	x_3*y_3	x_2*y_3	x_1*y_3	x_0*y_3	0	0	0
P_7	P_6	P_5	P_4	P_3	P_2	P_1	P_0

Figura 2.6 Inmultirea matriceala pe 4 biti

Biții produsului final se pot calcula după următoarele formule:

$$P_0 = x_0 y_0$$

$$P_1 = x_1 y_0 + x_0 y_1$$

$$P_2 = x_2 y_0 + x_1 y_1 + x_0 y_2$$

$$P_3 = x_3 y_0 + x_2 y_1 + x_1 y_2 + x_0 y_3$$

$$P_4 = x_3 y_1 + x_2 y_2 + x_1 y_3$$

$$P_5 = x_3 y_2 + x_2 y_3$$

$$P_6 = x_3 y_3$$

Analiza

3.1 Algoritmul De Adunare

Algoritmul de adunare în virgulă mobilă este un proces complex care necesită mai multe componente interconectate. Adunătorul reprezintă elementul central al acestui sistem, iar eficiența sa influențează direct performanța întregului proces.

COMPONENTE PRINCIPALE:

1. Scăzător pe 8 biți

- Calculează diferența dintre exponenții numerelor ($E_A - E_B$)
- Determină direcția de aliniere a mantiselor

2. Componentă de deplasare (shifter) pe 24 biți

- Deplasează mantisa numărului cu exponentul mai mic
- Aliniază mantisele pentru adunarea corectă

3. Adunător pe 24 biți

- Realizează adunarea mantiselor aliniate
- Gestionează complementarea când este necesar

ALGORITMUL DE ADUNARE (Pași):

1. Încărcarea Operanzilor Exemplu:

- $X = 1.010$ (1.25 în zecimal)
- $Y = 0.110$ (0.75 în zecimal)

2. Compararea Exponenților - 5 Cazuri Posibile:

a) Exponenți egali ($e_x = e_y$)

- Se adună direct mantisele
- Se păstrează exponentul

b) $e_x > e_y$, diferență $<$ lungime_mantisă

- Deplasare mantisă Y la dreapta

- Se păstrează exponentul lui X

c) $e_x > e_y$, diferență \geq lungime_mantisă

- Se păstrează X ca rezultat
- Y este prea mic pentru a influența rezultatul

d) $e_x < e_y$, diferență $<$ lungime_mantisă

- Deplasare mantisă X la dreapta
- Se păstrează exponentul lui Y

e) $e_x < e_y$, diferență \geq lungime_mantisă

- Se păstrează Y ca rezultat
- X este prea mic pentru a influența rezultatul

3. Adunarea Mantiselor

- Se adună mantisele aliniate

4. Determinarea Semnului

- Negativ dacă unul din operanzi este negativ
- Pozitiv în caz contrar

5. Formarea Rezultatului Final

- Combinarea semnului, exponentului și mantisei rezultate

3.2 FlowChart pentru algoritmul de adunare

FlowChart-ul pentru algoritmul de adunare:




Figura 2.8 Diagrama de flux de date pentru adunare

3.3 Algoritmul De Inmultire

PROCESUL DE ÎNMULȚIRE ÎN VIRGULĂ MOBILĂ

1. Calculul Exponentului Final:

- Se adună exponenții celor doi operanzi
- Se scade bias-ul (127) din rezultat
- Aceasta dă exponentul final al rezultatului

2. Înmulțirea Mantiselor:

- Se utilizează o componentă de înmulțire specializată
- Intrare: două mantise pe 24 de biți fiecare
- Ieșire: produs pe 48 de biți

3. Normalizarea Rezultatului:

- Cazul 1: Primul bit este 1
 - Se selectează următorii 23 de biți pentru mantisa finală
 - Se normalizează rezultatul
- Cazul 2: Primul bit este 0
 - Se selectează 23 de biți începând cu al treilea bit
 - Se ajustează rezultatul corespunzător

4. Calculul Semnului:

- Se aplică operația XOR între semnele operanzilor inițiali
- Aceasta determină semnul rezultatului final

5. Componenta de Adunare:

- Se utilizează un adunător cu propagare anticipată a transportului
- Dimensionat la 24 de biți (nu 23)
- Bitul extra (al 24-lea) este "bitul ascuns"
 - Nu apare în rezultatul final în virgulă mobilă
 - Este esențial pentru precizia calculelor intermediare

Această arhitectură asigură precizia calculelor și respectă standardele pentru operațiile în virgulă mobilă, păstrând atât acuratețea cât și eficiența computațională.

3.4 FlowChart pentru algoritmul de inmultire

FlowChart pentru algoritmul de inmultire:




Figura 2.8 Diagrama de flux de date pentru inmultii

3.5 FlowChart pentru ALU

FlowChart pentru cei doi algoritmi:





Figura 2.9 Diagrama de flux de date pentru ALU


Proiectare

4.1 Schema Bloc

Schema bloc a algoritmului de adunare:



Schema bloc a algoritmului de înmulțire:



Implementare

5.1 Adunarea

Implementarea operațiilor în virgulă mobilă necesită o arhitectură complexă de componente interconectate care lucrează împreună pentru a asigura precizia calculelor. În centrul acestui sistem se află procesul de manipulare a exponenților și mantiselor extrase din operanzii A și B.

Arhitectura include componenta UAL1, care are rolul crucial de a calcula diferența dintre exponenți și de a determina când și cum trebuie ajustate mantisele. Sistemul integrează module specializate precum reg, sumatorMantise, UAL2, rightShifter, normalizare și rotunjire fiecare având un rol specific în manipularea precisă a exponenților și mantiselor pentru a asigura acuratețea operației de adunare.

Pentru adunarea mantiselor pe 24 de biți, implementarea folosește o combinație de componente fundamentale. La bază se află elementele sumatorMantise și sumatorPeBit, care sunt integrate într-un sumator cu propagare în cascadă succesivă a transportului (ripple carry adder). sumatorMantise procesează doi biți de intrare împreună cu un bit de transport anterior (carry-in), generând suma și bitul de transport pentru următoarea poziție (carry-out).

Sumatorul cu propagare în cascadă succesivă a transportului gestionează întregul proces de adunare a celor 24 de biți ai mantiselor, asigurând propagarea corectă a transportului între poziții. Această arhitectură garantează că rezultatul final, stocat în componenta rezultat, respectă cu strictețe formatul numerelor în virgulă mobilă, incluzând semnul, exponenții calculați și mantisa rezultată.

Întregul sistem este proiectat pentru a asigura nu doar corectitudinea matematică a operațiilor, ci și precizia necesară în manipularea numerelor în virgulă mobilă, făcând posibilă efectuarea calculelor complexe cu un grad înalt de acuratețe.

1.Componenta de stocare a datelor- reg

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity reg is
6  Port(address : in std_logic_vector(1 downto 0);
7        dataOut : out std_logic_vector (31 downto 0));
8  end reg;
9
10 architecture Behavioral of reg is
11     type reg is array (0 to 3) of std_logic_vector(31 downto 0);
12
13     signal valori : reg := (
14         "10111111110000000000000000000000", -- -1.5
15         "01000000001000000000000000000000", -- -2.5
16         "0100010100001111111111111001100", -- 2303.9873
17         "11000101000100000001001110110110", -- -2305.232
18     );
19
20
21 begin
22
23     dataOut <= valori(to_integer(unsigned(address)));
24
25 end Behavioral;
```

Este ca o mini memorie ROM cu 4 sertare (poziții de memorie), unde fiecare sertar conține un număr în virgulă mobilă stocat în format binar. Când primește o adresă (0-3), componenta returnează numărul

stocat în acea poziție - similar cu un bibliotecar care găsește rapid cartea cerută după numărul raftului.

2. Sumator pe 1 bit

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity sumatorPe1Bit is
5      Port (
6          xi : in std_logic;
7          yi : in std_logic;
8          cIN : in std_logic;
9          cOUT : out std_logic;
10         si : out std_logic
11     );
12 end sumatorPe1Bit;
13
14 architecture Behavioral of sumatorPe1Bit is
15
16     begin
17         process(xi, yi, cIN)
18         begin
19
20             si <= (xi xor yi) xor cIN;
21             cOUT <= (xi and yi) or ((xi xor yi) and cIN);
22
23         end process;
24
25 end Behavioral;
```

Acest cod VHDL implementează un sumator pe 1 bit, care calculează suma a două biți de intrare (xi și yi) și a unui bit de transport (cIN), generând un bit de sumă (si) și un bit de transport de ieșire (cOUT) pe baza expresiilor logice corespunzătoare.

3. Sumator pe 24 de biti

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  entity sumatorMantise is
4  Port (xi: in std_logic_vector(23 downto 0);
5        yi: in std_logic_vector(23 downto 0);
6        cIN: in std_logic;
7        cOUT: out std_logic;
8        suma: out std_logic_vector(23 downto 0));
9  end sumatorMantise;
10
11 architecture Behavioral of sumatorMantise is
12
13     component sumatorPe1Bit is
14     Port (
15         xi : in std_logic;
16         yi : in std_logic;
17         cIN : in std_logic;
18         cOUT : out std_logic;
19         si : out std_logic
20     );
21 end component;
22
23 signal carry: std_logic_vector(23 downto 0);
24
25 begin
26
27     sumator0: sumatorPe1Bit port map
28     (xi=>xi(0),
29      yi=>yi(0),
30      cIN=>cIN,
31      cOUT=>carry(0),
32      si=>suma(0));
33
34     sumatori: for i in 1 to 23 generate
35     sumator: sumatorPe1Bit port map
36     (xi=>xi(i),
37      yi=>yi(i),
38      cIN=>carry(i-1),
39      cOUT=>carry(i),
40      si=>suma(i));
41
42 end generate;
43 cOUT<=carry(23);
44 end Behavioral;
```

Acest cod VHDL implementează un sumator pentru mantise pe 24 de biți, folosind o structură ierarhică în care un sumator pe 1 bit este instanțiat în mod repetat printr-o generație iterativă (generate), pentru a calcula suma pe toți cei 24 de biți, propagând transportul între etape.

4. Componentea ce verifica exponentii-UAL1

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_UNSIGNED.ALL;
4  use IEEE.NUMERIC_STD.ALL;
5
6  entity uall1 is
7  Port ( a: in std_logic_vector(31 downto 0);
8        b: in std_logic_vector(31 downto 0);
9        diferentaExponenti: out std_logic_vector(7 downto 0);
10        nrMaiMare: out std_logic;
11        enable: in std_logic);
12 end uall1;
13
14 architecture Behavioral of uall1 is
15
16     signal exponent_a: std_logic_vector(7 downto 0);
17     signal exponent_b: std_logic_vector(7 downto 0);
18
19     signal mantisa_a: std_logic_vector(23 downto 0);
20     signal mantisa_b: std_logic_vector(23 downto 0);
21
22     signal diferenta: std_logic_vector(7 downto 0);
23
24     signal mare: std_logic;
25
26 begin
27
28     exponent_a <= a(30 downto 23);
29     exponent_b <= b(30 downto 23);
30     mantisa_a <= '1' & a(22 downto 0);
31     mantisa_b <= '1' & b(22 downto 0);
```

```

33 process(exponent_a, exponent_b, mantisa_a, mantisa_b, enable)
34 begin
35 if enable = '1' then
36 if unsigned(exponent_a) > unsigned(exponent_b) then
37 mare <= '0';
38 elsif unsigned(exponent_a) < unsigned(exponent_b) then
39 mare <= '1';
40 elsif unsigned(exponent_a) = unsigned(exponent_b) then
41 if unsigned(mantisa_a) >= unsigned(mantisa_b) then
42 mare <= '0';
43 elsif unsigned(mantisa_a) < unsigned(mantisa_b) then
44 mare <= '1';
45 end if;
46 end if;
47 end if;
48 end process;
49
50 nrMaiMare <= mare;
51
52 process(mare, exponent_a, exponent_b, enable)
53 begin
54 if enable = '1' then
55 if mare = '0' then
56 diferenta <= std_logic_vector(unsigned(exponent_a) - unsigned(exponent_b));
57 elsif mare = '1' then
58 diferenta <= std_logic_vector(unsigned(exponent_b) - unsigned(exponent_a));
59 end if;
60 end if;
61 end process;
62
63 process(diferenta, enable)
64 begin
65 if enable = '1' then
66 if diferenta <= "00011000" then
67 diferentaExponenti <= diferenta;
68 else
69 diferentaExponenti <= "00011001";
70 end if;
71 end if;
72 end process;
73
74 end Behavioral;

```

Acest cod VHDL implementează o unitate aritmetică logică (UAL) care compară două numere pe 32 de biți în format floating-point. Extrage exponenții și mantisele numerelor de intrare, determină care dintre ele este mai mare și calculează diferența dintre exponenți. Rezultatul este limitat la o valoare maximă de 25 (în binar 00011001) dacă diferența depășește această valoare. Semnalul nrMaiMare indică care număr este mai mare, iar diferența exponenților este returnată în diferentaExponenti.

5. Componenta de shiftare rightShifter

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity main is
5 Port ( a : out STD_LOGIC_VECTOR(31 downto 0);
6       b : out STD_LOGIC_VECTOR(31 downto 0);
7       clk : in STD_LOGIC;
8       rst : in STD_LOGIC;
9       op : in STD_LOGIC;
10      rezultat : out STD_LOGIC_VECTOR(31 downto 0));
11 end main;
12
13 architecture Behavioral of main is
14 component reg is
15 Port(address : in std_logic_vector(1 downto 0);
16      dataOut : out std_logic_vector (31 downto 0));
17 end component;
18
19 component FSM is
20 Port (clk: in std_logic;
21      rst: in std_logic;
22      a: out std_logic_vector(31 downto 0);
23      b: out std_logic_vector(31 downto 0);
24      rezultat: out std_logic_vector(31 downto 0));
25 end component;
26
27 component FSM2 is
28 Port ( clk : in std_logic;
29      rst : in std_logic;
30      a: out std_logic_vector(31 downto 0);
31      b: out std_logic_vector(31 downto 0);
32      rezultat: out std_logic_vector(31 downto 0));

```



```

33 end component;
34
35 signal rezultat1, rezultat2: std_logic_vector(31 downto 0);
36 signal operatie : std_logic;
37 signal data_a, data_b : std_logic_vector(31 downto 0);
38 signal adres_a, adres_b: std_logic_vector(1 downto 0);
39
40 begin
41
42 adres_a <= "00";
43 adres_b <= "01";
44
45 primulNumar: reg port map
46     (address => adres_a,
47      dataOut => data_a);
48
49 alDoileaNumar: reg port map
50     (address => adres_b,
51      dataOut => data_b);
52
53 FSM_mapare: FSM port map
54     (clk => clk,
55      rst => rst,
56      a => a,
57      b => b,
58      rezultat => rezultat1);
59
60 FSM2_mapare: FSM2 port map
61     (clk => clk,
62      rst => rst,
63      a => a,
64      b => b,
65      rezultat => rezultat2);
66
67 rezultat <= rezultat1 when op = '0' else rezultat2;
68
69 end Behavioral;

```

Acest cod VHDL implementează un shifter logic spre dreapta pentru mantise pe 23 de biți, extinzând mantisa de intrare cu un bit suplimentar (1) pentru a include bitul ascuns din formatul floating-point. Dacă semnalul enable este activ (1), valoarea mantisei este deplasată spre dreapta cu un număr specificat de poziții (shift_amount). Rezultatul deplasării este returnat ca o mantisă pe 24 de biți în semnalul mantissa_out.

6. Componenta de adunare a mantiselor-UAL2

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity UAL2 is
6      Port (
7          mantisa_a : in std_logic_vector(23 downto 0);
8          mantisa_b : in std_logic_vector(22 downto 0);
9          semn_a : in std_logic;
10         semn_b : in std_logic;
11         mantisa_out : out std_logic_vector(23 downto 0);
12         semn_out : out std_logic;
13         carry_out_shift : out std_logic;
14         nrMare : in std_logic;
15         aluCTRL: in std_logic;
16         enable: in std_logic);
17 end UAL2;
18
19 architecture Behavioral of UAL2 is
20
21     signal carry_out_adunare : std_logic;
22     signal carry_out_scadere : std_logic;
23     signal suma_mantisa : std_logic_vector(23 downto 0);
24     signal diferenta_mantisa : std_logic_vector(23 downto 0);
25     signal diferenta_mantisa2 : std_logic_vector(23 downto 0);
26
27     signal mantisa_a_aux : std_logic_vector(23 downto 0);
28     signal mantisa_b_aux : std_logic_vector(23 downto 0);
29
30     component sumatorMantise is
31         Port (
32             xi : in std_logic_vector(23 downto 0);
33             yi : in std_logic_vector(23 downto 0);
34             cIN : in std_logic;
35             cOUT : out std_logic;
36             suma : out std_logic_vector(23 downto 0)
37         );
38     end component;
39
40     component scazatorMantise is
41         Port (
42             xi : in std_logic_vector(23 downto 0);
43             yi : in std_logic_vector(23 downto 0);
44             cIN : in std_logic;
45             cOUT : out std_logic;
46             suma : out std_logic_vector(23 downto 0)
47         );
48     end component;
49
50     begin
51
52         mantisa_a_aux <= mantisa_a;
53         mantisa_b_aux <= '1' & mantisa_b;
54
55         sumator: sumatorMantise
56             port map (
57                 xi => mantisa_a_aux,
58                 yi => mantisa_b_aux,
59                 cIN => '0',
60                 cOUT => carry_out_adunare,
61                 suma => suma_mantisa
62             );
63
64         scazator: scazatorMantise
```

```

65     port map (
66         xi => mantisa_b_aux,
67         yi => mantisa_a_aux,
68         cIN => '0',
69         cOUT => carry_out_scadere,
70         suma => diferenta_mantisa
71     );
72
73     process(semn_a, semn_b, suma_mantisa, diferenta_mantisa, carry_out_adunare, nrMare, enable)
74     begin
75
76         if aluCTRL='1' then
77             if enable='1' then
78                 if carry_out_adunare = '1' then
79                     mantisa_out <= suma_mantisa;
80                     carry_out_shift <= '1';
81                 else
82                     mantisa_out <= suma_mantisa;
83                     carry_out_shift <= '0';
84                 end if;
85             end if;
86             semn_out <= semn_a;
87
88         elsif aluCTRL = '0' then
89             if enable = '1' then
90                 if nrMare = '0' then
91                     mantisa_out <= diferenta_mantisa;
92                     semn_out <= semn_a;
93                 elsif nrMare = '1' then
94                     mantisa_out <= diferenta_mantisa;
95                     semn_out <= semn_b;
96                 end if;
97             end if;
98         end if;
99     end process;
100
101 end Behavioral;
102

```

Acest cod VHDL implementează o unitate aritmetică logică (UAL) care realizează adunarea sau scăderea între două mantise de 24 de biți, determină semnul rezultatului și gestionează transportul de deplasare (carry_out_shift), în funcție de semnalele de control (aluCTRL, nrMare) și de activare (enable).

7. Componenta de normalizare-normalizare

```
4 use ieee.std_logic_unsigned.all;
5 entity normalizare is
6     Port ( mantisa_in : in std_logic_vector(23 downto 0);
7           exponent_in : in std_logic_vector ( 7 downto 0);
8           mantisa_out : out std_logic_vector(22 downto 0);
9           exponent_out : out std_logic_vector ( 7 downto 0);
10          carry_out   : in std_logic;
11          enable: in std_logic);
12 end normalizare;
13 architecture Behavioral of normalizare is
14 begin
15     process(mantisa_in, exponent_in, carry_out, enable)
16         variable exp : unsigned (7 downto 0) ;
17         variable mantisaTemp : unsigned(23 downto 0);
18     begin
19         if enable = '1' then
20             exp := unsigned(exponent_in);
21             mantisaTemp := unsigned(mantisa_in);
22         if carry_out = '1' then
23             mantisaTemp := mantisaTemp srl 1;
24             exp := exp + 1;
25         elsif mantisaTemp(23) = '0' then
26             while mantisaTemp(23) = '0' and exp > 0 loop
27                 mantisaTemp:= mantisaTemp sll 1;
28                 exp := exp - 1;
29             end loop;
30         end if;
31         mantisa_out <= std_logic_vector(mantisaTemp(22 downto 0));
32         exponent_out <= std_logic_vector(exp);
33     end if;
34 end process;
35 end Behavioral;
```

Acest cod VHDL implementează un modul de normalizare pentru numere floating-point, care ajustează mantisa și exponentul pe baza semnalului de transport (carry_out) și a biților mantisei; dacă există un transport, mantisa este deplasată spre dreapta, iar exponentul crește, iar în caz contrar, mantisa este deplasată spre stânga până ce bitul cel mai semnificativ devine 1, reducând corespunzător exponentul.

8. Componenta de rotunjire -rotunjire

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity rotunjire is
7      Port ( mantisa : in  STD_LOGIC_VECTOR(22 downto 0);
8            rezultat : out STD_LOGIC_VECTOR(22 downto 0);
9            enable: in std_logic);
10 end rotunjire;
11
12 architecture Behavioral of rotunjire is
13 begin
14     process (mantisa, enable)
15     begin
16         if enable = '1' then
17             if mantisa(0) = '1' then
18                 rezultat <= mantisa + "0000000000000000000001";
19             else
20                 rezultat <= mantisa;
21             end if;
22         end if;
23     end process;
24 end Behavioral;
```

Acest cod VHDL implementează un modul de rotunjire pentru o mantisă pe 23 de biți, care adaugă 1 la mantisă dacă ultimul bit (mantisa(0)) este 1, realizând astfel o rotunjire către cel mai apropiat număr superior, activată de semnalul enable.

5.2 Inumltirea

Algoritmul de înmulțire în virgulă mobilă este un sistem complex care gestionează înmulțirea a două numere în format special. Acest sistem este construit modular, cu componente separate care lucrează împreună pentru a realiza toate operațiile necesare, începând cu organizarea exponenților și mantiselor numerelor de intrare A și B.

La baza sistemului se află mai multe componente specializate precum sumatorExponenti, inmultireaMantiselor, verificaExponenti, normalizareInmultire și incrementeazaExponent, fiecare având un rol specific în manipularea datelor. Rezultatul final combină exponentul rezultat, mantisa rezultantă și semnul rezultatului, toate respectând standardul virgulă mobilă.

În centrul acestui sistem se află componenta inmultireaMatricelor, care realizează înmulțirea mantiselor folosind o abordare similară înmulțirii matriceale. Aceasta folosește multiple sumatoare sumatorMantise conectate secvențial pentru a calcula produsul dintre fiecare bit al unei mantise cu întreaga mantisă a celuiilalt număr. Rezultatul final este un vector de 48 de biți care conține produsul complet al mantiselor.

Componenta inmultireaMantiselor gestionează operația de înmulțire propriu-zisă a mantiselor, folosind inmultireaMatricelor ca motor de calcul. Aceasta procesează mantise de 48 de biți și un vector de control "zero" de 2 biți. Pentru calcule precise, primii 23 de biți sunt folosiți pentru mantisele a și b, cu al 24-lea bit setat la 1 pentru extinderea corectă a semnului.

În final, sumatorExponenti se ocupă de adunarea exponenților, procesând vectori de 8 biți și generând un rezultat de 8 biți. Această arhitectură complexă și precisă asigură că înmulțirea numerelor în virgulă mobilă este realizată eficient și corect, respectând toate cerințele și standardele necesare pentru calcule în virgulă mobilă.

1. Componenta de adunare a exponentilor- sumatorExponent

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity sumatorExponenti is
5      Port (exponent_a:in std_logic_vector(7 downto 0);
6            exponent_b:in std_logic_vector(7 downto 0);
7            rezultat: out std_logic_vector(7 downto 0);
8            enable: in std_logic);--aici
9  end sumatorExponenti;
10
11  architecture Behavioral of sumatorExponenti is
12
13      component sumatorPe1Bit is
14          Port (xi : in std_logic;
15                yi : in std_logic;
16                cIN : in std_logic;
17                cOUT : out std_logic;
18                si : out std_logic);
19      end component;
20
21      signal exp_a: std_logic_vector(7 downto 0);
22      signal exp_b: std_logic_vector(7 downto 0);
23      signal aux: std_logic_vector(7 downto 0);
24      signal c: std_logic_vector(7 downto 0);
25
26      begin
27
28          exp_a <= exponent_a;
29          exp_b <= exponent_b;
30
31          sumator0: sumatorPe1Bit port map
32              (xi => exp_a(0),
33
34              yi => exp_b(0),
35              cIN => '0',
36              cOUT => c(0),
37              si => aux(0));
38
39          sumatori: for i in 1 to 7 generate
40              sumator: sumatorPe1Bit port map
41                  (xi => exp_a(i),
42                  yi => exp_b(i),
43                  cIN => c(i-1),
44                  cOUT => c(i),
45                  si => aux(i));
46          end generate;
47
48          process(aux, enable)
49          begin
50              if enable = '1' then--aici
51                  if exp_a = "00000000" or exp_b = "00000000" then
52                      rezultat <= "01111111";
53                  else
54                      rezultat <= aux;
55                  end if;
56              end if; --aici
57          end process;
58
59      end Behavioral;
```

Acest cod implementează un modul VHDL pentru un sumator de exponenți pe 8 biți, care utilizează componente de sumare pe 1 bit pentru a calcula suma celor două intrări exponent_a și exponent_b. Dacă oricare dintre exponenți este zero, rezultatul este setat la valoarea implicită 01111111. Operația este activată de semnalul enable.

2. Componenta de inmultire a mantiselor-inmultireaMantiselor

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity inmultireaMantiselor is
6      Port (mantisa_in: in std_logic_vector(47 downto 0);
7            mantisa_out: out std_logic_vector(23 downto 0);
8            rezultat: out std_logic_vector(47 downto 0);
9            semn: out std_logic;
10           clk: in std_logic;
11           enable: in std_logic); --aici
12 end inmultireaMantiselor;
13
14 architecture Behavioral of inmultireaMantiselor is
15
16     component inmultireaMatricelor is
17         Port (a: in std_logic_vector(23 downto 0);
18               b: in std_logic_vector(23 downto 0);
19               rezultat: out std_logic_vector(47 downto 0));
20     end component;
21
22     signal a, b: std_logic_vector(23 downto 0);
23     signal rezultat1: std_logic_vector(47 downto 0);
24     signal mantisa_aux: std_logic_vector(23 downto 0);
25     signal semn1: std_logic;
26
27     begin
28
29         a <= "1" & mantisa_in(22 downto 0);
30         b <= "1" & mantisa_in(46 downto 24);
31
32         inmultire: inmultireaMatricelor port map
33             (a => a,
34              b => b,
35              rezultat => rezultat1);
36
37         semn1 <= mantisa_in(23) xor mantisa_in(47);
38
39     process(clk, enable)
40     begin
41         if rising_edge(clk) then
42             if enable = '1' then --aici
43                 if a(22 downto 0) = "000000000000000000000000" or b(22 downto 0) = "000000000000000000000000" then
44                     mantisa_out <= (others => '0');
45                 else
46                     mantisa_out <= semn1 & rezultat1(47 downto 25);
47                 end if;
48             end if; --aici
49         end if;
50     end process;
51     rezultat <= rezultat1;
52     semn <= semn1;
53 end Behavioral;
```

Acest cod VHDL descrie un modul pentru multiplicarea mantiselor a două numere cu virgulă mobilă. Modulul primește o mantisă de intrare de 48 de biți și o împarte în două părți: una de 24 de biți pentru fiecare operand al multiplicării. Se folosește o componentă externă pentru efectuarea multiplicării celor două părți ale mantisei, iar rezultatul este redimensionat și semnul este calculat prin xor între semnele celor două mantise. Dacă oricare dintre părțile mantisei este zero, ieșirea este setată la zero, altfel rezultatul multiplicării este plasat într-o ieșire de 24 de biți. Modulul este sincronizat cu semnalul de ceas și controlat de un semnal de activare.

3. Componenta de verificare a exponentilor – verificaExponenti

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity verificaExponenti is
6      Port (exp_in: in std_logic_vector(7 downto 0);
7            exp_out: out std_logic_vector(7 downto 0);
8            enable: in std_logic);--aici
9  end verificaExponenti;
10
11  architecture Behavioral of verificaExponenti is
12
13      begin
14  process(exp_in, enable)
15      begin
16          if enable = '1' then--aici
17              if(exp_in /= "UUUUUUUU") then
18                  exp_out <= std_logic_vector(unsigned(exp_in)-127);
19              end if;
20              end if;--aici
21          end process;
22
23  end Behavioral;
```

Acest cod VHDL descrie un modul care verifică și ajustează exponentul unui număr cu virgulă mobilă. Modulul primește un exponent de 8 biți (exp_in) și, dacă semnalul de activare (enable) este activat, verifică dacă exponentul nu este invalid (adică nu este "UUUUUUUU", ceea ce ar însemna un exponent nedefinit). Dacă exponentul este valid, acesta este ajustat prin scăderea valorii 127 și rezultatul este transmis prin ieșirea exp_out. Astfel, se efectuează conversia exponentului pentru a-l adresa corect într-un sistem cu exponent de 8 biți, folosind ajustarea standard în formatul IEEE 754 pentru numerele în virgulă mobilă.

4. Componenta de normalizare a inmultirii – normalizeInmultire

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4  use ieee.std_logic_unsigned.all;
5
6  entity normalizeInmultire is
7      Port (mantisa_in: in std_logic_vector(23 downto 0);
8            semn_a: in std_logic;
9            semn_b: in std_logic;
10           ultimulBit: out std_logic;
11           mantisa_out: out std_logic_vector(23 downto 0);
12           enable: in std_logic);--aici
13 end normalizeInmultire;
14
15 architecture Behavioral of normalizeInmultire is
16     signal semn: std_logic;
17
18     begin
19         ultimulBit <= mantisa_in(22);
20         semn <= semn_a xor semn_b;
21
22
23         process(mantisa_in, enable)
24             variable mant_aux: unsigned(23 downto 0);
25
26             begin
27
28                 mant_aux := unsigned(mantisa_in);
29                 if enable = '1' then--aici
30                     if(mant_aux(23) = '1') then
31                         mant_aux(23) := '0';
32                         while mant_aux(23) = '0' loop
33                             mant_aux := mant_aux all 1;
34                         end loop;
35                         mantisa_out(23) <= semn;
36                         mantisa_out(22 downto 0) <= std_logic_vector(mant_aux(22 downto 0));
37                     else
38                         if mantisa_in = "000000000000000000000000" then
39                             mantisa_out(23) <= semn;
40                             mantisa_out(22 downto 0) <= "1"s mantisa_in(22 downto 1);
41                             mantisa_out(0) <= '0';
42                         else
43                             while mant_aux(23) = '0' loop
44                                 mant_aux := mant_aux all 1;
45                             end loop;
46                             mantisa_out(23) <= semn;
47                             mantisa_out(22 downto 0) <= std_logic_vector(mant_aux(22 downto 0));
48                         end if;
49                     end if;
50                 end if;--aici
51             end process;
52
53 end Behavioral;
```

Acest cod VHDL descrie un modul care normalizează mantisa într-un proces de multiplicare a numerelor cu virgulă mobilă. Primește o mantisă de 24 de biți și semnele celor două numere de intrare, calculând semnul rezultatului prin xor între semnele de intrare. Dacă bitul cel mai semnificativ al mantisei este 1, se elimină și se deplasează mantisa pentru a aduce primul 1 în poziția corespunzătoare. Rezultatul este plasat într-o ieșire de 24 de biți, iar semnul este setat corespunzător. Procesul este controlat de semnalul de activare enable.

5. Componenta de incrementare a exponentilor - oincrementareExponent

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.NUMERIC_STD.ALL;
4
5  entity incrementeazaExponent is
6      Port (exp_in: in std_logic_vector(7 downto 0);
7            ultimulBit: in std_logic;
8            exp_out: out std_logic_vector(7 downto 0);
9            enable: in std_logic);--aici
10 end incrementeazaExponent;
11
12 architecture Behavioral of incrementeazaExponent is
13 begin
14
15 process(exp_in, ultimulBit, enable)
16 begin
17 if enable = '1' then --aici
18     if(ultimulBit = '1') then
19         exp_out <= std_logic_vector(unsigned(exp_in) +1);
20     else
21         exp_out <= exp_in;
22     end if;
23 end if;--aici
24 end process;
25
26 end Behavioral;
```

Acest cod VHDL implementează un modul care incrementează exponentul unui număr cu virgulă mobilă dacă semnalul ultimulBit este 1 și semnalul de activare enable este activ. Dacă ultimulBit este 0, exponentul rămâne neschimbat, iar rezultatul este transmis prin ieșirea exp_out.

Testare

Pentru a testa corectitudinea și funcționalitatea componentelor noastre, am efectuat simulări detaliate folosind mediul Vivado. Acest proces a implicat crearea unui mediu de testare în care am introdus diferite scenarii și date de intrare pentru a evalua comportamentul fiecărei componente în parte.

Adunarea:

Test1: $a=0.1$, $b=0.023$, rezultat= 0.123

Name	Value	
clk	0	
rst	0	
> a[31:0]	3dcccccd	
> b[31:0]	3cbc6a7f	
> rezultat[31:0]	3dfbe76c	
clk_period	20000 ps	

Test2: $a=252.11$, $b=0.111234$, rezultat= 252.22122

Name	Value	
clk	0	
rst	0	
> a[31:0]	437c1c29	
> b[31:0]	3de3cea7	
> rezultat[31:0]	437c38a2	
clk_period	20000 ps	

Test3: $a=252.11$, $b=-0.111234$, rezultat= 251.99878


Name	Value	
clk	0	
rst	0	
> a[31:0]	437c1c29	
> b[31:0]	bde3cea7	
> rezultat[31:0]	437bffb0	
clk_period	20000 ps	

Test4: $a=2305.232$, $b=2303.9873$, rezultat= 4609.2197


Name	Value	
clk	0	
rst	0	
> a[31:0]	451013b6	
> b[31:0]	450fffcc	
> rezultat[31:0]	459009c2	
clk_period	20000 ps	

Inmultirea:


Test1: a=0.023, b=-3, rezultat= -0.0689




Test2: a= 2303.9873, b=1.245, rezultat= 2868.4639



Test3: a= 2305.232, b= 2303.9873, rezultat=5311224



Test4: a=-1.5, b= -1.245, rezultat=1.86749



Main:

Test1: a=-1.5, b=-1.245, rezultatAdunare=-2.745, rezultatInmultire=1.86749

Name	Value	995,210 ps	995,211 ps	995,212 ps	995,213 ps	995,214 ps	995,215 ps	995,216 ps
> a[31:0]	bfc00000	bfc00000						
> b[31:0]	bf9f5c29	bf9f5c29						
clk	0							
rst	0							
op	0							
> rezultatAdunare[31:0]	c02fae14	c02fae14						
> rezultatInmultire[31:0]	3fef0a3c	3fef0a3c						

Test2: a=0.1, b=0.023, rezultatAdunare=0.1229, rezultatInmultire=0.00229

Name	Value	999,996 ps	999,998 ps
> a[31:0]	3dcccccd	3dcccccd	
> b[31:0]	3cbc6a7f	3cbc6a7f	
clk	0		
rst	0		
op	0		
> rezultatAdunare[31:0]	3dfbe76c	3dfbe76c	
> rezultatInmultire[31:0]	3b16bb98	3b16bb98	

Test3: a=0.111234, b=-0.111234, rezultatAdunare=0, rezultatInmultire=-0.012373

Name	Value	999,996 ps	999,998 ps
> a[31:0]	3de3cea7	3de3cea7	
> b[31:0]	bde3cea7	bde3cea7	
clk	0		
rst	0		
op	0		
> rezultatAdunare[31:0]	00000000	00000000	
> rezultatInmultire[31:0]	bc4ab822	bc4ab822	

Test4: a=13.3, b=2303.9873, rezultatAdunare= 2317.287, rezultatInmultire= 30643.031

Name	Value	999,996 ps	999,998 ps
> a[31:0]	4154cccd	4154cccd	
> b[31:0]	450fffcc	450fffcc	
clk	0		
rst	0		
op	0		
> rezultatAdunare[31:0]	4510d498	4510d498	
> rezultatInmultire[31:0]	46ef6610	46ef6610	

Concluzii

Implementarea algoritmilor de adunare și înmulțire în virgulă mobilă reprezintă un fundament esențial în numeroase domenii precum calculul numeric, grafica computerizată și inginerie. Realizarea acestor operații necesită o atenție meticuloasă și o precizie deosebită în gestionarea reprezentării numerelor conform standardului IEEE 754.

Succesul acestor implementări se bazează pe manipularea exactă a exponenților și mantiselor, elemente critice pentru asigurarea acurateței operațiilor numerice. Aderarea la standardul IEEE 754 este vitală, deoarece garantează că rezultatele vor fi consistente și compatibile între diverse platforme și implementări.

Pentru a obține rezultate precise și fiabile, este esențială interacțiunea armonioasă între componentele principale ale sistemului. Acestea includ adunătoarele, înmulțitorii, precum și modulele responsabile cu verificarea și ajustarea exponenților, normalizarea și verificarea mantiselor. Fiecare componentă trebuie să își îndeplinească rolul specific cu maximă precizie, contribuind la funcționarea optimă a întregului sistem.

Astfel, crearea unor algoritmi robuști pentru operațiile în virgulă mobilă necesită o combinație de expertiză tehnică avansată și meticulozitate în abordarea detaliilor. Pilonii care susțin succesul acestor implementări sunt respectarea riguroasă a standardelor, integrarea eficientă a tuturor componentelor și procesul riguros de testare, toate acestea contribuind la asigurarea preciziei și fiabilității operațiilor numerice în virgulă mobilă.

Bibliografie

[1] Florin Oniga, De la bit la procesor. Introducere în arhitectura calculatoarelor, cap 5.5
Unitatea Aritmetica-Logica

[2] John L. Hennessy, David A. Patterson, Computer Architecture A Quantitative
Approach (5th edition)

Floating-Point J.3 pag 1089

IEEE format number cap J.3, J-16 pag 1091

Floating-Point Multiplication J.4, J-17 pag 1093

Floating-Point Addition J.5 pag 1097

[3]. "floating point arithmetic on division," [Online]

[https://www.tutorialspoint.com/computer_organization/
floating_point_arithmetic_on_division.asp](https://www.tutorialspoint.com/computer_organization/floating_point_arithmetic_on_division.asp).

[4]. "Adunarea și scăderea în virgulă mobilă" [Online].

[https://users.utcluj.ro/~baruch/book_ac/AC-Adunare-
VM.pdf](https://users.utcluj.ro/~baruch/book_ac/AC-Adunare-VM.pdf)