



UNIVERSIDADE FEDERAL DO CEARÁ
CENTRO DE TECNOLOGIA
DEPARTAMENTO DE ENGENHARIA DE TELEINFORMÁTICA
CURSO DE ENGENHARIA DE COMPUTAÇÃO

PEDRO LUCAS FALCÃO LIMA

PROJETO DE UM IP SOFT CORE PARA DETECÇÃO DE ATAQUES DDOS

FORTALEZA, CEARÁ

2017

PEDRO LUCAS FALCÃO LIMA

PROJETO DE UM IP SOFT CORE PARA DETECÇÃO DE ATAQUES DDOS

Monografia apresentada ao Curso de Engenharia de Computação da Universidade Federal do Ceará, como requisito parcial para obtenção do Título de Bacharel em Engenharia de Computação.

Orientador: Prof. Msc. Ricardo Jardel Nunes da Silveira

FORTALEZA, CEARÁ

2017

Dados Internacionais de Catalogação na Publicação
Universidade Federal do Ceará
Biblioteca Universitária

Gerada automaticamente pelo módulo Catalog, mediante os dados fornecidos pelo(a) autor(a)

F164p Falcão Lima, Pedro Lucas.
Projeto de um IP Soft Core para Detecção de Ataques DDoS / Pedro Lucas Falcão Lima.
– 2017.
65 f. : il. color.

Trabalho de Conclusão de Curso (graduação) – Universidade Federal do Ceará, Centro de Tecnologia, Curso de Engenharia de Computação, Fortaleza, 2017.
Orientação: Prof. Me. Ricardo Jardel Nunes da Silveira.

1. FPGA. 2. Segurança. 3. Módulo. 4. Tempo Real. 5. Hardware. I. Título.

CDD 621.39

PEDRO LUCAS FALCÃO LIMA

PROJETO DE UM IP SOFT CORE PARA DETECÇÃO DE ATAQUES DDOS

Monografia apresentada ao Curso de Engenharia de Computação da Universidade Federal do Ceará, como requisito parcial para obtenção do Título de Bacharel em Engenharia de Computação.

Aprovada em: 18/12/2017.

BANCA EXAMINADORA

Prof. Msc. Ricardo Jardel Nunes da Silveira (Orientador)
Universidade Federal do Ceará (UFC)

Prof. Dr. Jarbas Aryel da Silveira
Universidade Federal do Ceará (UFC)

Prof. Dr. Otávio Alcântara de Lima Júnior
Instituto Federal do Ceará (IFCE)

Dedico este trabalho a Deus. Se hoje estou aqui, é por sua graça e amor,
transmitidos por meio de meus familiares.

AGRADECIMENTOS

Agradeço a Deus, pois sem Ele eu seria incapaz de estar aqui hoje, mostrando que tudo que Ele faz é bom e que com minha vida posso honrar o nome daquele que morreu por mim.

Aos meus pais, pois são eles que sempre estão do meu lado em todos os momentos, amo vocês. Ao meu pai Sérgio, minha maior inspiração de fé e dedicação. À minha mãe Regiane, que é a mulher que me mostra todos os dias que não existem limites para os que confiam no Senhor. Aos meus irmãos Marcos André e Sérgio Felipe, que durante toda a minha vida me incentivaram muito, vocês sempre serão referenciais de boa conduta e amizade. À Família Falcão Lima, representados pelos meus Avôs Mariano e Osvaldo, dois guerreiros que nunca vão morrer em nossas mentes.

À minha namorada, Vanessa Rodrigues, sempre presente e dedicada a estar me auxiliando sem nenhuma objeção, você tem uma participação muito grande nas minhas conquistas. Ao meu orientador, Prof. Ricardo Jardel Nunes da Silveira, sempre disponível para orientar questões da faculdade e questões da vida. Que a caridade que Deus colocou em vosso coração não se perca e continue sendo influenciadora nas próximas gerações .

Aos meus amigos da Universidade Federal do Ceará, componentes do 8086FC, que me ensinaram que ”dava pra ter ganho”. Além dos mitos do 8086*Team*, que me ”carregaram ao ouro”. Aos meus amigos de curso pela amizade e pelos momentos de descontração e estudo. À todos os amigos em geral, sei que todos contribuíram para minha formação.

Fortaleza, Dezembro de 2017.

Pedro Lucas Falcão Lima

”É necessário que Ele cresça e que eu diminua.”
(João 3:30)

RESUMO

Sistemas de detecção de intrusão são cada vez mais necessários para garantir a segurança de serviços na internet, uma vez que as ameaças na rede vem desenvolvendo-se cada vez mais. Ataques do tipo DDoS são muito comuns atualmente, uma vez que já existem recursos suficientes para realizar esse tipo de ataque em tempo real. Apesar de existirem soluções em softwares para detectar ataques DDoS, muitas são ineficientes. Nesse trabalho foi implementado um *soft ip core* para *FPGAs* que realiza a detecção de ataque DDoS em tempo real, em um tempo de menos de $1\mu s$. Além disso, o módulo implementado alia baixa utilização de recursos, pois faz uso de aritmética de ponto fixo, com uma elevada precisão quando comparado a implementação em software com ponto flutuante. O módulo foi implementado em nível RTL e sintetizado em uma *FPGA Artix* da Série 7 da *Xilinx*.

Palavras-chaves: Módulo, FPGA, Segurança, Tempo Real, Correlação, Hardware.

ABSTRACT

Intrusion detection systems are increasingly necessary to ensure the security of services on the internet, as threats on the network have been developing more and more. DDoS-type attacks are very common these days, since there are enough resources to perform this type of attack in real time. Although there are solutions in software to detect DDoS attacks, but these are inefficient to perform for real time detection. In this work, a soft ip core was implemented for FPGAs that performs DDoS attack detection in real time, in a time of less than 1 μ s. In addition, the implemented module combines low utilization of resources, because it makes use of fixed-point arithmetic, with a high precision when compared to the implementation in software with floating point. The module was implemented at RTL level and synthesized in a Xilinx 7-Series Artix FPGA.

Key-words: Network Security, Real-time, Module, Hardware, FPGA, Correlation.

LISTA DE FIGURAS

Figura 2.1 – Representação de aritmética de ponto fixo	19
Figura 2.2 – Comparativo de potência e performance entre as famílias da série 7 da Xilinx	22
Figura 3.1 – Operações que o Módulo em <i>hardware</i> efetua	24
Figura 3.2 – Módulo Nahid	24
Figura 3.3 – Design do Datapath desenvolvido por (HOQUE; KASHYAP; BHATTA- CHARYYA, 2017)	26
Figura 3.4 – Componente extend	27
Figura 3.5 – Componente Reduce	27
Figura 3.6 – Tipos do componente Mux no módulo	28
Figura 3.7 – Componente Mul	29
Figura 3.8 – Componente Adder	30
Figura 3.9 – Componente Divider	31
Figura 3.10–Componente Sqrt	31
Figura 3.11–Componente Register	32
Figura 3.12–Esquemático do controller, ciclos de entrada e saídas para as entradas do datapath num dado ciclo de <i>clock</i>	33
Figura 3.13–Ciclos do Módulo Nahid 4.3	34
Figura 4.1 – Simulação 1 da tabela 4.3	38

LISTA DE TABELAS

Tabela 4.1 – Relatório de Utilização do artigo de comparação	36
Tabela 4.2 – Relatório de Utilização do trabalho proposto	37
Tabela 4.3 – Comparativo de resultados do Nahid implementado em software e hardware	37
Tabela 4.4 – Tempo de detecção	38

LISTA DE ABREVIATURAS E SIGLAS

DoS	<i>Denial of Service</i>
DDoS	<i>Distributed Denial of Service</i>
FPGA	<i>Field Programmable Gate Array</i>
IDS	<i>Intrusion Detection System</i>
CPU	<i>Central Processing Unit</i>
ASIC	<i>Application Specific Integrated Circuits</i>
IP	<i>Intellectual property</i>

SUMÁRIO

1	INTRODUÇÃO	14
1.1	Objetivos	15
<i>1.1.1</i>	<i>Objetivos Gerais</i>	<i>15</i>
<i>1.1.2</i>	<i>Objetivos Específicos</i>	<i>15</i>
1.2	Organização da monografia	15
2	REVISÃO BIBLIOGRÁFICA	16
2.1	Ataques	16
2.2	DoS	16
2.3	DDoS	16
2.4	Detecção	17
2.5	Correlação	17
2.6	Soluções em <i>Hardware</i>	18
2.7	Técnicas Utilizadas	18
<i>2.7.1</i>	<i>Soma:</i>	<i>18</i>
<i>2.7.2</i>	<i>Módulo:</i>	<i>18</i>
<i>2.7.3</i>	<i>Divisão:</i>	<i>18</i>
<i>2.7.3.1</i>	<i>Aritmética de Ponto Fixo</i>	<i>19</i>
<i>2.7.4</i>	<i>Média aritmética:</i>	<i>20</i>
<i>2.7.5</i>	<i>Desvio padrão:</i>	<i>20</i>
2.8	FPGA	20
2.9	FPGA'S Xinlix de série 7	21
3	METODOLOGIA	23
3.1	Módulo Nahid	23
<i>3.1.1</i>	<i>Datapath</i>	<i>24</i>
<i>3.1.1.1</i>	<i>Extend</i>	<i>27</i>
<i>3.1.1.2</i>	<i>Reduce</i>	<i>27</i>
<i>3.1.1.3</i>	<i>Mux</i>	<i>27</i>
<i>3.1.1.4</i>	<i>Mul</i>	<i>28</i>
<i>3.1.1.5</i>	<i>Adder</i>	<i>29</i>
<i>3.1.1.6</i>	<i>Divider</i>	<i>30</i>
<i>3.1.1.7</i>	<i>Sqrt</i>	<i>31</i>
<i>3.1.1.8</i>	<i>Register</i>	<i>32</i>
<i>3.1.2</i>	<i>Controller</i>	<i>32</i>
4	RESULTADOS	36
5	CONCLUSÕES E TRABALHOS FUTUROS	39
	BIBLIOGRAFIA	40

6	CÓDIGOS DO MÓDULO	41
6.1	Código Nahid	41
6.2	Código Datapath	43
6.3	Código Extend	48
6.4	Código Reduce	49
6.5	Código Mux	49
6.6	Código Mul	49
6.7	Código Adder	49
6.8	Código Register	50
6.9	Código Controller	50

1 INTRODUÇÃO

Com a crescente difusão da *internet* e sistemas *web* na atualidade, cada vez mais serviços são disponibilizados por meio da rede mundial de computadores. Serviços tais como armazenamento, transações financeiras e plataformas de dados cadastrais são cada vez mais comuns. Por isso, é necessário que tais serviços cumpram os requisitos de disponibilidade e segurança. Assim, sistemas de detecção de intrusão (IDS), são comumente usados para garantir a segurança por meio de análise e detecção de tráfegos maliciosos, bem como tomar medidas corretivas em caso de tráfegos maliciosos.

Mediante a esse crescimento de usuários e serviços na *internet*, ameaças na rede vem desenvolvendo-se cada vez mais. Por isso, nota-se uma maior complexidade nessas ameaças. De acordo com Mandia e PROSISE (2001) são considerados ataques a segurança quaisquer eventos que interrompam os procedimentos normais causando algum nível de crise, tais como invasões de computador, ataques de negação de serviço, furto de informações por pessoal interno. Ataques podem ser do tipo de negação de serviços.

Os ataques *DoS* (sigla para Denial of Service), que podem ser interpretados como "Ataques de Negação de Serviços", consistem em tentativas de fazer com que computadores - servidores *Web*, por exemplo tenham dificuldade ou mesmo sejam impedidos de executar suas tarefas. Para isso, em vez de "invadir" o computador ou mesmo infectá-lo com *malwares*, o autor do ataque faz com que a máquina receba tantas requisições que esta chega ao ponto de não conseguir dar conta delas. Em outras palavras, o computador fica tão sobrecarregado que nega o serviço (HOQUE; KASHYAP; BHATTACHARYYA, 2017). Ataques do tipo *DoS* distribuídos são chamados de ataques *DDoS*.

DDoS, sigla para *Distributed Denial of Service*, é um tipo de ataque *DoS* de grandes dimensões, ou seja, que utiliza até milhares de computadores para atacar uma determinada máquina, distribuindo a ação entre elas. Trata-se de uma forma que aparece constantemente no noticiário, já que é o tipo de ataque mais comum na *internet* (ALECRIM, 2008).

Para detectar ataques *DDoS* em tempo real, o mecanismo de detecção deve ser capaz de detectar ataques de forma eficiente de um pequeno conjunto de características relevantes. Portanto, é necessária uma medida efetiva para classificar um tráfego em tempo real.

Essa detecção passa, por uma série de análises de dados, por isso é necessário a utilização de medidas estatísticas, consequentemente cálculos computacionalmente complexos. O alto rendimento é essencial para a escalabilidade da detecção, o que é necessário no caso de ataques *DDoS*.

Diante disso, soluções baseadas em software são ineficientes para aplicações de tempo real, uma vez que eles exigem grande quantidade de ciclos de *CPU* de propósitos gerais. Logo, é

necessário que soluções em *hardware* estejam presentes nas detecções de ataques *DDoS*. Podendo assim, ser gerados sistemas híbridos (*hardware* e *software*) que possuem alto desempenho e precisão.

Os tipos de Hardware que possuem características para acomodar grandes lógicas e possuem alto desempenho são as *FPGAs* e *ASICs*, porém as *FPGAs* oferecem adaptabilidade dinâmica, que é importante para aplicações que requerem mudanças frequentes em suas configurações, como a detecção de ataques *DDoS* que evoluem com frequência.

Por isso foi proposto um módulo de detecção, afim de garantir desempenho e precisão de ataques, utilizando *FPGA*, que junto a sistemas de *softwares* consigam detectar ataques *DDoS*.

1.1 Objetivos

Este trabalho tem os seguintes objetivos gerais e específicos.

1.1.1 Objetivos Gerais

- A implementação de um módulo em hardware capaz de detectar de ataques em tempo real.
- A implementação de um módulo em hardware que possua um ganho de desempenho e possua precisão satisfatória em relação a módulos em softwares.
- Ganhos de desempenho em relação a trabalhos similares.

1.1.2 Objetivos Específicos

- Estudo de métodos que utilizam aproximação aos resultados de cálculos em softwares de maneira otimizada.
- A Utilização de IP cores no desenvolvimento, para uma maior agilidade e confiabilidade na construção do código.

1.2 Organização da monografia

Este documento está organizado da seguinte forma: No Capítulo 2 é apresentado um estudo bibliográfico sobre ameaças de rede e ataques *DDoS*, detecção e solução em *hardware*. No Capítulo 3, a modelagem do módulo Nahid é descrita e no Capítulo 4, apresentamos os resultados do módulo implementado por meio da taxa de correlação calculada na detecção e tempo de computação de detecção. Por fim, o último capítulo deste trabalho apresenta as conclusões realizadas a partir dos resultados obtidos, além de algumas perspectivas para a continuação deste trabalho.

2 REVISÃO BIBLIOGRÁFICA

2.1 Ataques

Ataques a uma rede de computadores são ações maliciosas em que *softwares* são utilizados para de alguma forma prejudicar, interromper uma ação ou invadir uma rede ou máquina, afim de se beneficiar com tal ação. Todavia um ataque, deve ser caracterizado a partir de que se comprova que ele não é apenas ameaça e sim uma atividade maliciosa. Por isso, vale ressaltar que o ataque é a ação propriamente dita, enquanto, uma ameaça a um sistema é algo que possa afetar ou atingir o seu funcionamento, operação, disponibilidade e integridade. Podemos dizer que um ataque ocorre quando uma ameaça intencional é realizada (PINHEIRO, 2017). Outra definição de ataque está relacionada com um tráfego não desejado, que é qualquer tipo de tráfego de rede não requisitado e/ou inesperado, cujo único propósito é consumir recursos computacionais da rede, desperdiçar tempo e dinheiro dos usuários e empresas e que pode gerar algum tipo de vantagem ou benefício (lucro) para seus criadores (FEITOSA; SOUTO; SADOK, 2008).

2.2 DoS

Um dos tipos mais comuns de ataque é o DoS (Denial Of Service), que é um tipo de ataque no qual se lança um grande número de requisições sobre uma vítima, de forma a sobrecarregar a vítima, evitando assim que a mesma faça algum tipo de trabalho "útil" (HANDLEY; RESCORLA, 2006). Uma característica importante desses tipos de ataques é que o objetivo principal desse tipo de ataque não é a invasão em busca de dados ou informações, mas a negação do serviço que a vítima está utilizando ou oferecendo. Uma das estratégias mais utilizadas para a realização desse tipo de ataque é o envio de múltiplas requisições à vítima em questão, de forma a gerar uma sobrecarga tal que ela não suporte tantas requisições e comece a negar serviços, o que fora da situação de ataque ela seria capaz de realizar normalmente (MANDIA; PROSISE, 2001).

2.3 DDoS

DDoS (Distributed Denial of Service) é um tipo específico de ataque DoS de grandes dimensões, ou seja, que utiliza até milhares de computadores para atacar uma determinada máquina, distribuindo a ação entre elas (ALECRIM, 2008). Trata-se de uma forma muito utilizada, já que é o tipo de ataque mais comum na internet. Esta é uma outra definição "Um ataque DDoS usa muitos computadores para lançar um ataque DoS coordenado contra um ou mais alvos. Usando a tecnologia cliente / servidor, o atacante é capaz de multiplicar a eficácia do DoS significativamente, aproveitando os recursos de vários computadores cúmplices involuntários, que servem como plataformas de ataque" (STEIN, 2002).

2.4 Detecção

A detecção de um ataque DDoS é um trabalho relativamente complexo, uma vez que esse tipo de ataque ocorre em tempo real, e muitas vezes é difícil de ser identificado a máquina que é o atacante principal, por isso utilizamos o conceito de "tráfego não desejado". Como visto anteriormente, antes da ação do ataque acontecer, existem as ameaças aquela rede ou máquina, por isso tráfegos que não são desejados (que podem ser vistos como ameaça anteriormente a ação do ataque propriamente dito) devem ser identificados e o sistema de segurança podem tomar as devidas medidas. Existem muitas técnicas de detecção de ataques DDoS que fazem uso de cálculos estatísticos (AHMED *et al.*, 2014), porém essas soluções não proporcionam alta precisão de detecção DdoS, pois fazem uso de apenas um pequeno conjunto de recursos de tráfego, ou seja, com poucos dados de tráfego a detecção se torna inviável. A Correlação é uma medida estatística que é muito utilizada nas detecções de ataques (YU *et al.*, 2012).

2.5 Correlação

Correlação é uma medida que mede o relacionamento entre duas variáveis. Uma das maiores vantagens da correlação é que ela não necessita de uma grande quantidade de variáveis, para chegar a uma conclusão de relacionamento entre dois conjuntos. Portanto para uma detecção de ataques consistentes é necessária uma medida de correlação efetiva para classificar ataques DDoS em tempo real, mesmo quando usa um pequeno número de recursos de tráfego. Uma correlação de forma resumida, é um conjunto de cálculos que, a partir das variáveis de entrada, retorna o relacionamento (similaridade, linearidade e direção) entre as variáveis, em um valor entre -1 e 1. Para calcular a correlação, é necessário se ter os valores de entrada, e um módulo (de *software* ou *hardware*) que realize os cálculos abaixo descritos, retornando o resultado da correlação. Segue abaixo a fórmula da correlação, conhecida como NaHiD, implementada em hardware neste trabalho para detecção de ataques DDoS.

$$NaHiD(X,Y) = 1 - \frac{1}{n} \sum_{i=1}^n \frac{(|X(i) - Y(i)|)}{||\mu X - sX| - X(i)| + ||\mu Y - sY| - Y(i)|} \quad (2.1)$$

onde

- μX : Média aritmética do objeto de tráfego X.
- μY : Média aritmética do objeto de tráfego Y.
- sX : Desvio padrão do objeto de tráfego X.
- sY : Desvio Padrão do objeto de tráfego Y.

2.6 Soluções em *Hardware*

Quando é necessário realizar um considerável número de cálculos em um dado sistema computacional, pode-se utilizar uma abordagem baseada em *hardware*, em *software* ou ainda uma abordagem mista. As utilizações de soluções baseadas em *software* possuem duas grandes vantagens: Podem ser reutilizadas para soluções de propósitos gerais, além serem de fácil implementação. Já as soluções baseadas em *hardware*, tendem a oferecer um alto desempenho e baixo consumo de energia (HOQUE; KASHYAP; BHATTACHARYYA, 2017). Na abordagem de Ataques DDoS, utilizamos um sistema misto, baseado em *hardware* e *software*, para detectar, em tempo de acontecimento, os ataques. Precisa-se portanto de velocidade e precisão numérica suficiente para diferenciar ataques de situações normais. *Softwares* contendo cálculos matemáticos complexos, em geral exigem grande quantidade de ciclos de CPU, o que pode implicar em uma detecção atrasada. Entretanto, uma arquitetura baseada em solução mista, de *hardware* e *software*, pode oferecer o desempenho e precisão necessários, uma vez que tenhamos a flexibilidade de portabilidade do *software*, e pelo lado do *hardware*, ciclos de execução implementados de acordo com o problema específico (MIRANDA *et al.*, 2002).

2.7 Técnicas Utilizadas

Nota-se que a correlação proposta por (HOQUE; KASHYAP; BHATTACHARYYA, 2017), necessita de uma certa precisão, pois a mesma é uma medida de detecção. Para tal é necessário que os resultados de suas operações aritméticas tenham uma certa precisão. É necessário estudar cada componente dessa formulação, e realizar a implementação em *hardware* de forma que o sistema possa tirar conclusões assertivas, a partir de cálculos precisos. Serão descritas as operações e as formas em *hardware* de se realizar esses cálculos:

2.7.1 Soma:

A soma pode ser implementada, com componentes do tipo somador aritmético, já bem conhecidos pela comunidade. Vale ressaltar que a soma pode ser utilizada no módulo, média e desvio padrão.

2.7.2 Módulo:

O módulo pode ser facilmente implementado em *hardware* com componentes do tipo somador. Vale ressaltar que o módulo pode ser utilizado no desvio padrão.

2.7.3 Divisão:

A divisão de dois números quaisquer possui uma certa complexidade em *hardware*, por não utilizar em suas operações apenas o conjunto dos números naturais, tendo que utilizar os conjuntos dos números fracionários. Para isso, utilizou-se um IP da plataforma VIVADO da


Xilinx, chamado *Divider Generator*, esse IP realiza possui uma implementação de divisão de dois números, e retorna um resultado em uma representação de números fracionários com uma precisão escolhida de forma personalizada *Divider Generator v5.1 LogiCORE IP Product Guide*. Um conjunto opções de configuração desse IP, implica em uma latência específica (quantos ciclos de clock, são necessários para um término de operação) da computação da de divisão. Uma dessas opções consiste justamente no uso de aritmética de ponto fixo, em particular na quantidade de bits utilizada para representar a parte inteira, assim como a parte fracionária.

2.7.3.1 Aritmética de Ponto Fixo

Para a representação de números fracionários, tem-se duas abordagens mais conhecidas: Ponto fixo e Ponto Flutuante. A representação em ponto flutuante trás consigo grande flexibilidade e precisão, porém a um custo muito elevado em termos de *hardware*, adotando uma representação baseada em mantissa e expoente, requer circuitos de hardware com complexidade que vão muito além dos somadores aritméticos comuns de números naturais, que são os mesmos utilizados para aritmética de ponto fixo. A representação em ponto fixo divide a palavra binária em duas partes com quantidades de bits pré-determinadas (parte que representa o número inteiro e parte que representa em decimal), deixando portanto a precisão de ambas as partes sempre constante. A vantagem da representação em ponto fixo é facilidade e custo da implementação em *hardware* frente a representação em ponto flutuante, gerando um excelente desempenho e uma certa precisão nos resultados (WOODS *et al.*, 2008), desde de que se faça uma boa escolha da quantidade de bits a atribuir para cada uma das duas partes, o que requer um conhecimento prévio da faixa numérica a ser representada em cada parte (inteira e fracionária).

Na Figura 2.1 podemos ver um exemplo de um número fracionário representado em ponto 4.4, ou seja, 4 bits representando a parte inteira e 4 bits representado a parte decimal.

Figura 2.1 – Representação de aritmética de ponto fixo



Fonte: <www.linkedin.com/pulse/difference-between-floating-fixed-point-alvaro-pa>

2.7.4 Média aritmética:

A média aritmética é um tipo de soma de variáveis seguido por uma divisão, sendo esta última a parte mais complexa da média aritmética. Uma alternativa viável é utilizar divisão aritmética binária, de forma que, com pequenos ajustes em uma operação (ajustes que não influenciem no resultado dessa operação), seja gerado um resultado aproximado. No caso da média, seriam uma operação de soma de todos os elementos em questão, dividido pelo número de elementos, segundo a divisão por números pares são aproximadas do resultado apenas pelo deslocamento de algum bit, desprezando a parte fracionária. Vale ressaltar que a Média Aritmética pode ser utilizada no desvio padrão.

2.7.5 Desvio padrão:

O Desvio padrão é a variável em questão subtraída da média, após isso elevada ao quadrado. Após essa série de cálculos, calcula-se a raiz quadrada, tendo então o desvio padrão. Então é necessário um multiplicador para realizar essa potenciação, bem como um módulo calculador de raiz quadrada. Multiplicadores são facilmente encontrados implementados em silício nas FPGAs. Já a raiz quadrada, por ser um cálculo mais específico, requer a utilização de um IP core que faça o cálculo. Para isso pode-se utilizar um IP da plataforma VIVADO da Xilinx, chamado CORDIC v6.0, que realiza implementação de cálculo de raiz quadrada. Basicamente esse IP recebe uma variável como entrada, e em sua saída retorna a raiz quadrada aproximada do número de entrada. A configuração das opções desse IP implica em uma certa latência (quantos ciclos de clock, são necessários para um término de operação) da computação.

2.8 FPGA


Quanto mais se conhece a respeito do problema a ser resolvido, mais acertada será a escolha de que tipo de abordagem se deve utilizar, para acomodar a lógica do problema em questão. Como foi pontuado acima, o problema da detecção de ataques em tempo real, requer duas características principais, desempenho e precisão. Para realizar essa detecção poderíamos utilizar dois tipos de unidade de processamento mais conhecidas ASICs (Circuitos integrados para uma aplicação específica) e as FPGAs (Arranjo de Portas Programáveis em Campo). Porém segundo Hoque, Kashyap e Bhattacharyya (2017), as FPGAs oferecem adaptabilidade dinâmica, que é importante para aplicações que requerem mudanças frequentes em suas configurações, como a detecção de ataques DDoS que evoluem com frequência. Além disso segundo Heath (2002) O tempo de projetos baseados em FPGA é normalmente conhecido com muita precisão a priori, o que trás um certo conforto para a equipe de projeto.

2.9 FPGA'S Xilinx de série 7

As FPGAs da série Xilinx 7 compreendem quatro famílias de FPGA que abordam uma gama completa de requisitos nos sistemas como: baixo custo, pequenos tamanhos, sensíveis ao custo, aplicações de alto volume de largura para altas conectividades, capacidade lógica e capacidade de processamento de sinal para aplicações de alto desempenho (PRZYBUS, 2010).

Artix (Baixo custo) , Kintex (Balanço de alta performance com baixo custo), Virtex (Sistemas de alta performance) e ZYNQ (Aplicações em sistemas embarcados em geral). A diferença entre essas famílias está basicamente em sua performance e baixo consumo , consequentemente para qual finalidade elas deverão ser usadas, vale ressaltar que custo e energia está diretamente ligado a baixo consumo de potência como podemos ver na Figura 2.2. Para corroborar com isso nota-se que cada família tem variações em relação máxima capacidade dos recursos que ambas possuem, como Células Lógicas, Blocos de RAM , pinos E/S e etc . Cada bloco lógico configurável (CLB) é composto por dois *Slices* que podem ser do tipo M (SLICEM) , podem ser utilizados para memória e lógica, ou do tipo L (SLICEL), podem ser utilizados apenas para lógica e aritmética. Cada *Slice* pode ter como recursos gerenciáveis 4 LUTs(Look-up Tables) de 6 entradas , multiplexadores , *carry chains* e 4 flip-flops/latches. As interfaces E/S, em geral, trabalham pra proporcionar altas velocidades de resposta sem tentar perder integridade no sinal. Além de serem projetadas para diferentes padrões (Voltagens, larguras e protocolos). Nas famílias da 7 series elas podem ser caracterizados por dois tipos : High Range (HR), suportando padrões I/O de tensões de ate 3.3 V, e High Performance (HP), suportando somente padrões I/O de tensões de até 1.8V e projetado para alta performance, por isso dependente da família. Todos os membros das famílias de série 7 tem o mesmo bloco *RAM/FIFO(First in first out)* , operação totalmente síncrona, muitas opções de configurações (*true dual port, simple dual-port, single-port*) e etc (DEMETRIO; CONSTANTE; ARRIGONI,).

Figura 2.2 – Comparativo de potência e performance entre as famílias da série 7 da Xilinx



Fonte: <https://www.eetimes.com/document.asp?doc_id=1278724>

3 METODOLOGIA

Neste capítulo, detalha-se a implementação do módulo Nahid em linguagem de descrição de Hardware SystemVerilog. Este módulo de detecção em hardware é basicamente a implementação da formulação dos passos da correlação proposta como mostrado na Figura 3.1, utilizando uma *FPGA*. Para isso, é necessário adequar as operações para os componentes que estão disponíveis e foram escolhidos para realizar a computação de uma dada operação. Além disso, para otimizar o tempo de resposta é necessário uma organização dessas operações em ciclos de *clock*, para ter uma referência de tempo para cada computação realizada e assim organizar a sequência das operações. Com isso, a arquitetura de detecção de ataques é proposta com o nome de Nahid. Essa arquitetura possui componentes de diversos níveis, nos quais estão dispostos dependendo da operação que esteja sendo feita no momento, vale ressaltar que essas operações são aritméticas, mudança no tamanho da palavra, registro e seleção. Segue abaixo as operações que o módulo em hardware realiza para efetuar a detecção de ataques.

Para o módulo de correlação em *hardware* receber as instâncias de tráfego no trabalho (HOQUE; KASHYAP; BHATTACHARYYA, 2017), foi implementado um módulo chamado de pré-processador e ao final da computação, o módulo de hardware envia para outro módulo que irá realizar algum tratamento no sistema, chamado de gerenciador de segurança. Nota-se que os módulos do pré-processador e do gerenciador de segurança são implementados separadamente usando *software*. As máquinas que implementam esses módulos e o *FPGA* podem comunicar-se usando as interfaces de E/S de alta velocidade suportadas pelos *FPGAs* modernos, como *PCI* e *Ethernet*. O módulo de detecção de ataque recebe a instância de tráfego do módulo pré-processador. Além disso, ele recebe o perfil normal e um valor limiar do banco de dados do perfil criado pelo gerenciador de segurança. Cada uma das instâncias de tráfego e o perfil normal são vetores que consistem em três recursos de tráfego. O módulo de detecção de ataque calcula primeiro o NaHiD VERC entre a instância de tráfego de entrada e o perfil normal. O valor de correlação calculado é comparado com o limite para classificar a ocorrência de tráfego recebido como ataque ou normal. O resultado da classificação é armazenado no banco de dados *log* para análise *off-line* pelo gerenciador de segurança. Além disso, um alarme é gerado no caso de a instância ser classificada como um ataque.

3.1 Módulo Nahid

Nahid é o componente de mais alto nível, conforme mostrado na Figura 3.2, sendo ele quem recebe as entradas (perfil normal e instâncias de tráfego em análise) do módulo pré-processador e envia a saída (resultado da análise) para o gerenciador de segurança. O Nahid é composto basicamente por dois componentes internos, são esses: Datapath e Controller. Além dos vetores de entrada citados anteriormente, o componente Nahid recebe os sinais de controle,


Figura 3.1 – Operações que o Módulo em *hardware* efetua

<p>$(X[3], Y[3]) = \text{Vectors to be measured}$ $TH = \text{Threshold}$</p> <ol style="list-style-type: none"> 1. $M_X = \frac{X_1 + X_2 + X_3}{3}, \quad M_Y = \frac{Y_1 + Y_2 + Y_3}{3}$ 2. $(M_X)^2 = M_X \times M_X, \quad (M_Y)^2 = M_Y \times M_Y$ 3. $M_{X^2} = \frac{X_1^2 + X_2^2 + X_3^2}{3}, \quad M_{Y^2} = \frac{Y_1^2 + Y_2^2 + Y_3^2}{3}$ 4. $SD_X = \sqrt{ M_{X^2} - (M_X)^2 }, \quad SD_Y = \sqrt{ M_{Y^2} - (M_Y)^2 }$ 5. $N_1 = X_1 - Y_1 , \quad N_2 = X_2 - Y_2 , \quad N_3 = X_3 - Y_3$ 6. $D_1 = M_X - SD_X - X_1 + M_Y - SD_Y - Y_1 ,$ $D_2 = M_X - SD_X - X_2 + M_Y - SD_Y - Y_2 ,$ $D_3 = M_X - SD_X - X_3 + M_Y - SD_Y - Y_3$ 7. $NaHiD_{VERC}(X, Y) = 1 - \frac{N_1}{D_1} + \frac{N_2}{D_2} + \frac{N_3}{D_3}$ 8. $A \Leftrightarrow TH > NaHiD_{VERC}(X, Y)$ 	<p>$ax_1 = X_1 + X_2, \quad ay_1 = Y_1 + Y_2, \quad M_X = \frac{ax_1 + X_3}{4}$ $M_Y = \frac{ay_1 + Y_3}{4}, \quad mx_1 = X_1^2, \quad mx_2 = X_2^2$ $mx_3 = X_3^2, \quad my_1 = Y_1^2, \quad my_2 = Y_2^2, \quad my_3 = Y_3^2$ $(M_X)^2 = M_X \times M_X, \quad (M_Y)^2 = M_Y \times M_Y$ $amx_1 = mx_1 + mx_2, \quad amy_1 = my_1 + my_2$ $M_{X^2} = \frac{amx_1 + mx_3}{4}, \quad M_{Y^2} = \frac{amy_1 + my_3}{4}$ $V_X = M_{X^2} - (M_X)^2 , \quad V_Y = M_{Y^2} - (M_Y)^2$ $SD_X = \sqrt{V_X}, \quad SD_Y = \sqrt{V_Y}$ $MSD_X = M_X - SD_X , \quad MSD_Y = M_Y - SD_Y$ $DX_1 = MSD_X - X_1 , \quad DY_1 = MSD_Y - Y_1$ $DX_2 = MSD_X - X_2 , \quad DY_2 = MSD_Y - Y_2$ $DX_3 = MSD_X - X_3 , \quad DY_3 = MSD_Y - Y_3$ $D_1 = DX_1 + DY_1, \quad D_2 = DX_2 + DY_2, \quad D_3 = DX_3 + DY_3$ $N_1 = X_1 - Y_1 , \quad N_2 = X_2 - Y_2 , \quad N_3 = X_3 - Y_3$ $Q_1 = \frac{N_1}{D_1}, \quad Q_2 = \frac{N_2}{D_2}, \quad Q_3 = \frac{N_3}{D_3}$ $aQ_1 = Q_1 + Q_2, \quad aQ_2 = \frac{aQ_1 + Q_3}{4}$ $NaHiD_{VERC} = 1 - aQ_2 , \quad aT = NaHiD_{VERC} - TH$</p>
---	---

Fonte: <<http://www.sciencedirect.com/science/article/pii/S0140366416306442>>

clock e *start* (que são os sinais que indicaram o início da detecção e as mudanças de ciclos). Esse componente abstrai toda a combinação lógica que foi implementado nos componentes internos, sendo este de suma importância para realizar a junção de entradas e saídas entre componentes internos, módulos e gerenciadores. O código do módulo Nahid está no apêndice 6.1.

Figura 3.2 – Módulo Nahid




Fonte: Elaborada pelo autor

3.1.1 Datapath

O componente responsável por alocar todos os componentes que realizam as operações da detecção é o Datapath. Por isso, o mesmo comporta no mínimo um dos componentes de mais

baixo nível, que serão descritos posteriormente. O Datapath recebe os vetores de entradas(perfil normal e instâncias de tráfego em análise) do Nahid, pois esses dados são selecionados, tratados e registrados pelos componentes internos do Datapath. Porém para isso é necessário que seja indicado ao componente quais são as entradas a serem processadas num dado ciclo, por isso o Datapath recebe como entrada seletores provindos do Controller . Entretanto , o Datapath possui saídas para o controller, pois em alguns ciclos é necessário de alguma confirmação de algum componente interno ao Datapath, além disso a saída do sistema será um resultado registrado num componente interno e será em enviado ao componente de mais alto nível (Nahid). A Figura 3.3 mostra sua estrutura. Segue abaixo, uma breve explicação de cada componente do Datapath. O código do Datapath está no apêndice 6.2.

Figura 3.3 – Design do Datapath desenvolvido por (HOQUE; KASHYAP; BHATTACHARYYA, 2017)




Fonte: <<http://www.sciencedirect.com/science/article/pii/S0140366416306442>>

3.1.1.1 Extend

Esse componente possui a função de estender o tamanho de uma palavra de bits de qualquer tamanho (menor que 23), para uma palavra de mesmo conteúdo com tamanho de 23 bits. Basicamente, ele completa com 0's o a esquerda da palavra, até o tamanho desta ser de 23 bits. Esse componente é de suma importância nas operações de soma, uma vez que o componentes de soma Adder possuem entradas de tamanho de 23 bits. O Datapath possui 12 componentes do tipo extend. Esse componente é do tipo de mudança no tamanho da palavra e em um ciclo ele completa sua computação. O código do componente extende está no apêndice 6.3. A Figura 3.4 mostra seu funcionamento.

Figura 3.4 – Componente extend




Fonte: Elaborada pelo autor

3.1.1.2 Reduce

Esse componente possui a função de reduzir o tamanho de uma palavra de bits de qualquer tamanho (maior que 11), para uma palavra de mesmo conteúdo com tamanho de 11 bits. Basicamente, ele pega os 11 bits mais significativos da palavra. Esse componente é de suma importância nas operações de multiplicação, uma vez que o componentes de multiplicação (Mul) possuem entradas de tamanho de 11 bits. O Datapath possui 4 componentes do tipo reduce. Esse componente é do tipo de mudança no tamanho da palavra e em um ciclo ele completa sua computação. O código do componente reduce está no apêndice 6.4. A Figura 3.5 mostra seu funcionamento.

Figura 3.5 – Componente Reduce




Fonte: Elaborada pelo autor

3.1.1.3 Mux

Esse componente possui a função de ter na entrada várias opções, porém a cada iteração, existe um seletor que indica que entrada será utilizada num dado momento, levando para saída do componente essa escolha. Esse componente é de suma importância para reutilização de componentes, deixando a arquitetura mais enxuta e coesa, sendo muito utilizado no Controller,

pois para cada ciclo existem determinadas escolhas nesses multiplexadores. É importante ressaltar, que no Datapath existem mux de diversos tamanhos (2 entradas, 4 entradas e 6 entradas), isso está diretamente relacionado com o componente que recebe a saída do mux, pois quanto mais ele pode ser utilizado por entradas diferentes, maior será o número de entradas no multiplexador combinado a esse componente. Devido aos multiplexadores terem grande importância na reutilização de componentes, existem duas principais frentes de alocação de mux no Datapath. Nas operações aritméticas (Multiplicadores e Somadores) e de registro (Registradores). Esse componente é do tipo de seleção de dados e em um ciclo ele completa sua computação. O código do componente mux está no apêndice 6.5. A Figura 3.6 mostra seu funcionamento.

Figura 3.6 – Tipos do componente Mux no módulo




Fonte: Elaborada pelo autor

3.1.1.4 Mul

Esse componente possui a função de receber duas entradas, e realizar a multiplicação aritmética das mesmas, gerando uma saída do resultado. Foi utilizado um mul que recebe entradas de 11 bits podendo gerar até 22 bits no resultado dessa multiplicação. Existem 3 multiplicadores no Datapath, que em nosso módulo realizam operação de quadrado de um número, ou seja as multiplicações tem as mesmas entradas num dado momento. Esse componente é do tipo operações aritméticas e em um ciclo ele completa sua computação. O código do componente mul está no apêndice 6.6. A Figura 3.7 mostra seu funcionamento.

Figura 3.7 – Componente Mul



Fonte: Elaborada pelo autor


3.1.1.5 Adder

Esse componente possui a função de receber duas entradas, e realizar a soma aritmética das mesmas, gerando uma saída do resultado. Foi utilizado um adder que recebe entradas de 23 bits podendo gerar até 24 bits no resultado dessa soma. Vale ressaltar que o componente possui 4 modos de operação, o que caracteriza diferentes formas de somar as entradas. Esses modos são:

- O modo 0: A soma padrão de dois números positivos.
- O modo 1: A soma de dois números positivos, com o resultado dividido por 4.
- O modo 2: O módulo de dois números positivos
- O modo 3: O módulo de dois números positivos, com o resultado dividido por 4.

Esses modos de operação, são necessários pelos diversos “cálculos” que são necessários na formulação da correlação que o módulo implementa, por isso é necessário que algum componente implemente essas adições, sendo escolhido o Somador. Existem 5 somadores no Datapath, que no módulo realizam operações de adição necessárias. Vale ressaltar que o seletor de operação, também é uma entrada do adder. Esse componente é do tipo operações aritméticas e em um ciclo ele completa sua computação. O código do componente adder está no apêndice 6.7. A Figura 3.8 mostra seu funcionamento.

Figura 3.8 – Componente Adder



Fonte: Elaborada pelo autor


3.1.1.6 Divider

Esse componente possui a função de receber duas entradas, e realizar a divisão aritmética das mesmas, gerando uma saída do resultado. Esse componente possui certas peculiaridades, pois uma divisão em hardware é mais custosa, pela existência de números fracionários nos resultados de divisões decimais, que interferem diretamente nas operações e no resultado do módulo. Por isso existe a necessidade da utilização de alguma representação numérica que possa trazer resultados fracionários, foi utilizado nesse caso representação em ponto fixo como falado anteriormente. O componente Divider utilizado foi o IP core da *xilinx* “*Divider Generator*”, que foi configurado da seguinte forma:

- Dividendo: 12 bits
- Divisor: 12 bits
- Quociente: 12 bits
- Parte Fracionária: 8 bits

Em outras palavras, temos 2 entradas de 12 bits e uma saída de 20 bits, porém na representação de ponto fixa, tem-se 12.8(12 números na parte inteira e 8 na decimal). Além dessas instâncias, existem dois sinais de controle no módulo, o “*valid in*” (responsável por indicar que o componente está pronto para receber as entradas e iniciar a computação) e o “*valid out*” (responsável por indicar que o componente acabou de realizar a operação por completo e já tem o resultado), esses sinais são de suma importância para a organização do módulo e regulação dos ciclos. Existe apenas um componente do tipo do Divider, que realiza divisões que não possuem divisor diferente de potências de 2 (pois pode-se utilizar mecanismos mais simples, para realizar essas divisões, mantendo o resultado no universo dos inteiros). Esse componente é do tipo operações aritméticas e em 22 ciclos ele completa sua computação. A Figura 3.9 mostra seu funcionamento.

Figura 3.9 – Componente Divider



Fonte: Elaborada pelo autor


3.1.1.7 Sqrt

Esse componente possui a função de receber uma entrada, e realizar a raiz quadrada aritmética da mesma, gerando uma saída do resultado. Esse componente possui resultados inteiros, porém o resultado é um inteiro aproximado para números que não possuem raízes fechadas, pois é possível os números de entradas não serem quadrados perfeitos e o resultado da raiz ser número com casas decimais. Para realizar a busca e aproximação de resposta, é necessário algum algoritmo de busca dessa raiz, gerando um certo custo de ciclos, como no divisor. Para tal o componente *sqrt* utilizado foi o *IP core* da *xilinx* “*Cordic*” (função Raiz), que foi configurado da seguinte forma:

- Entrada: 22 bits
- Saída: 12 bits

Logo, temos 1 entrada de 22 bits e uma saída de 12 bits. Além dessas instâncias, existem dois sinais de controle no módulo, o “*valid in*” (responsável por indicar que o componente está pronto para receber a entrada e iniciar a computação) e o “*valid out*” (responsável por indicar que o componente acabou de realizar a operação por completo e já tem o resultado), esses sinais são de suma importância para a organização do módulo e regulação dos ciclos. Existe apenas um componente do tipo do *sqrt*, esse componente é do tipo operações aritméticas e em 6 ciclos ele completa sua computação. A Figura 3.10 mostra seu funcionamento.

Figura 3.10 – Componente Sqrt




Fonte: Elaborada pelo autor

3.1.1.8 Register

Esse componente possui a função de receber uma entrada, e armazenar o valor recebido a partir da próxima subida do *clock* e atualizar o valor que estiver na entrada na próxima subida do *clock*. De forma que pelo menos durante um ciclo o registrador terá o valor recebido num dado momento, por isso podemos considerar o conjunto de registradores como a memória do módulo. Os registradores são de suma importância para a realizar as operações, uma vez que não para realizar todos os passos da correlação, “guardam-se” variáveis de uma operação para utilizar nas próximas operações. O Registrador implementado por padrão recebe entradas de 24 bits e a saída tem o mesmo tamanho, porém existem registradores específicos que possuem tamanhos diferentes do padrão, por serem usados para em fins específicos. Além da entrada, o Registrador recebe o sinal *enable* (responsável para habilitar ou não o registro do componente, no próximo ciclo de *clock*) e *clr* (responsável por zerar o registro do componente, no próximo ciclo de *clock*). Existem 11 registradores no Datapath, que realizam o registro necessários no módulo. Esse componente é do tipo registro e em um ciclo ele completa sua computação. O código do componente register está no apêndice 6.8. A Figura 3.11 mostra seu funcionamento.

Figura 3.11 – Componente Register




Fonte: Elaborada pelo autor

3.1.2 Controller

O componente responsável por organizar os ciclos das operações do Módulo Nahid é o Controller. Quais componentes do Datapath que serão utilizados num determinado ciclo de computação e em que ciclo teremos os resultados de uma dada operação, são as principais funções desse componente. Esse componente, utiliza o conceito de máquina de estados, para realizar uma computação cíclica e prática, afim dos cálculos serem realizados de forma otimizada. O Controller recebe o *clk* (*clock* do sistema) e o *start* (sinal que indica o início do módulo) do Nahid, para que o componente garanta que o sistema está síncrono. Além dessas entradas, como dito anteriormente, recebe os sinais “*valid out*” dos componentes Divider e Sqrt, conforme mostrado na Figura 3.12. O Controller possui saídas para o Datapath, para indicar a esse componente o que será utilizado num dado ciclo. A estrutura do controller pode ser dividida em dois cases:


1. Case de operações: Esse case é responsável por indicar todas as operações que serão feitas em todos os ciclos.
2. Case de transições de ciclos: Esse case é responsável por indicar quando haverá as transições de um ciclo para outro.

Figura 3.12 – Esquemático do controller, ciclos de entrada e saídas para as entradas do datapath num dado ciclo de *clock*



Fonte: Elaborada pelo autor

Figura 3.13 – Ciclos do Módulo Nahid 4.3



Fonte: Elaborada pelo autor

A figura 3.13, representa os ciclos que o módulo Nahid segue, para realizar a computação de detecção. Vale ressaltar que existem operações que possuem latência de vários ciclos de *clock*. O código do Controller está no apêndice 6.9.

4 EXPERIMENTOS E RESULTADOS

O *ip soft core* proposto possui duas grandes principais motivações: desempenho e precisão nas detecções de ataques *DDoS*. Para isso foi feita a implementação do core em nível *RTL(register-transfer level)*, seguido pela síntese. Diante disso, é possível quantificar a utilização dos componentes do módulo dentro de uma *FPGA*. Apresentamos nas duas tabelas a seguir, respectivamente, o relatório de utilização da implementação do módulo Nahid encontradas no artigo (HOQUE; KASHYAP; BHATTACHARYYA, 2017) e em seguida, os resultados deste trabalho.

Tabela 4.1 – Relatório de Utilização do artigo de comparação

Tipo	Usado	Disponível	Utilização%
CLB LUTs*	1905	28800	0.60
LUT as Logic	1891	28800	0.60
LUT as Memory	14	7860	0.01
LUT as Shift Register	14		
CLB Registers	1131	28800	0.3
Register as Flip Flop	1255	2386	52
Frequency	118Mhz		

A Tabela 4.1 traz os recursos disponíveis na *FPGA*, bem como o que foi utilizado e a taxa de utilização, uma vez que é possível identificar através da síntese física o que é utilizado no dispositivo escolhido, que no caso da implementação original do Nahid, é uma *FPGA high end* Virtex LX50 da Série 5 da Xilinx. Semelhantemente, A tabela 4.2 traz valores de utilização, porém para o módulo implementado nesse trabalho, que utiliza uma *FPGA low end* Artix 7 da Série 7 da Xilinx. Comparando as duas tabelas, podemos ver uma menor utilização dos componentes (coluna Usado), no trabalho proposto, além de uma maior frequência de operação, o que garante uma detecção em um menor tempo, visto que o número de ciclos é o mesmo, conforme explicado no capítulo anterior.

Tabela 4.2 – Relatório de Utilização do trabalho proposto

Tipo	Usado	Disponível	Utilização%
CLB LUTs*	1302	216960	0.60
LUT as Logic	1301	216960	0.60
LUT as Memory	1	99840	<0.01
LUT as Shift Register	1		
CLB Registers	1180	433920	0.27
Register as Flip Flop	1122	433920	0.26
Frequency 120 MHZ			


Outro importante fator de validação do módulo, é o quão os valores computados pela saída do módulo, se aproximam dos valores computados num computador de uso geral usando uma unidade de ponto flutuante. Para isso, foi feito um *TestBench* (um teste não sintetizável, através do qual se verifica o funcionamento, pelo uso de simulações) em *systemverilog*. Foi comparado os valores adquiridos nos testes com valores calculados no *Matlab*, com os devidos truncamentos das operações da Figura 3.6.

Tabela 4.3 – Comparativo de resultados do Nahid implementado em software e hardware

Detecção	Matlab	Módulo	Erro (%)
1 (P1=365,P2=252,P3=953,D1=140,D2=200,D3=970)	0,82493	0,82812	1
2 (P1=128,P2=515,P3=852,D1=130,D2=470,D3=970)	0,96874	0,96625	1.02
3 (P1=150,P2=300,P3=853,D1=123,D2=340,D3=876)	0,95585	0,95468	0.9

Na Tabela 4.3 apresentamos e comparamos os valores obtidos pelo hardware e pelo software (com ponto flutuante), de três exemplos distintos. As siglas P1,P2 e P3 são os vetores de perfil normal, já as siglas D1,D2 e D3 (Coluna Detecção), são os vetores que foram examinados. Importante ressaltar que esses valores representam situações reais de detecção, de acordo com Hoque, Kashyap e Bhattacharyya (2017) . Podemos ver que as taxas de erros são de aproximadamente um por cento, o que mostra uma precisão considerável nos resultados do módulo implementado com aritmética de ponto fixo, visto que esses valores calculados representam limiares a serem comparados para apontar se trata-se ou não de um ataque. A Figura 4.1, mostra um exemplo de simulação dos últimos ciclos de computação.

Figura 4.1 – Simulação 1 da tabela 4.3



Fonte: Elaborada pelo autor

Tabela 4.4 – Tempo de detecção

Detector	Artigo de comparação	Trabalho Proposto	Software(Matlab)
Tempo de Detecção	354 ns	350 ns	296 μ s

A Tabela 4.4 mostra que existe um pequeno ganho de desempenho de aceleração, desse trabalho em relação ao artigo de comparação (também implementado em hardware), e obviamente um ganho significativo em relação ao detector em software.

5 CONCLUSÕES E TRABALHOS FUTUROS

Foi construído um módulo em hardware que se mostrou capaz de detectar ataques do tipo DDoS em tempo real, uma vez que foi comparado com um trabalho já validado, tendo obtido inclusive ganhos em tempo de execução e de utilização de recursos. Como podemos ver na Tabela 4.4, temos um ganho de tempo, significativo do módulo em hardware em relação a solução em *software*. Além disso temos uma precisão com erros pequenos, como podemos ver na Tabela 4.3. Vale ressaltar que o core desenvolvido é de código aberto, disponível sobre a licença GPLv3, disponível em: <<https://github.com/jardelufc/RTDDoS/tree/master/Detection/Hardware>>.

Como podemos ver nas tabelas 4.1, 4.2, 4.3 e 4.4 temos um ganho, tanto de utilização mínima de componentes como no tempo de detecção. Vale ressaltar que a *FPGA* que esse trabalho utiliza é a *Artix Série 7*, como vimos no Capítulo ??, trata-se de uma *FPGA* de baixo custo. Já o artigo de comparação usa uma *Virtex Série 5*, que possui alta performance e custo muito mais elevado do que aquela utilizada neste trabalho. Mesmo assim, os resultados desse trabalho foram melhores.

Esses resultados foram alcançados devido a estudos prévios de aritmética de ponto fixo, e a implementação dos mesmos, conforme também feito pelo artigo de comparação. Conforme mostrado da metodologia, buscou-se otimizar o tempo de execução, através da redução e consequente minimização da latência de execução de circuitos combinacionais.

Ressaltamos ainda a utilização de componentes, da IDE vivado da Xilinx, que foram essenciais para a realização de detecção, pois as operações que esses ip's implementam, são complexas e custosas. Também, existe uma maior confiabilidade nos resultados, mediante a credibilidade da ferramenta utilizada.

Vislumbramos uma continuação desse trabalho, com a implementação de Um sistema completo de verificação funcional do módulo implementado, bem como a realização de testes do mesmo em uma *FPGA* inserida em um ambiente de rede real, submetido um ataque DDoS intencional. Mais ainda, visualizamos oportunidade de redução do número de ciclos, através de uma paralelização ainda mais massiva das operações de cálculo do Nahid.

BIBLIOGRAFIA

- AHMED, H. A. *et al.* Shifting-and-scaling correlation based biclustering algorithm. **IEEE/ACM Transactions on Computational Biology and Bioinformatics**, v. 11, n. 6, p. 1239–1252, Nov 2014. ISSN 1545-5963. 17
- ALECRIM, E. **Ataques DoS (Denial of Service) e DDoS (Distributed DoS)**. [S.l.]: Disponível na Internet em< <http://www.infowester.com/col120904.php>> em, 2008. 14, 16
- DEMETRIO, A. *et al.* Arquitetura fpgas e cplds da xilinx. 21
- FEITOSA, E. *et al.* Tráfego internet não desejado: Conceitos, caracterização e soluções. **Proc. VIII SBSeg, SBC**, p. 91–137, 2008. 16
- HANDLEY, M. J.; RESCORLA, E. Internet denial-of-service considerations. 2006. 16
- HEATH, S. **Embedded systems design**. [S.l.]: Newnes, 2002. 20
- HOQUE, N. *et al.* Real-time DDoS Attack Detection Using FPGA. **Computer Communications**, v. 110, n. Supplement C, p. 48 – 58, 2017. ISSN 0140-3664. Disponível em: <<http://www.sciencedirect.com/science/article/pii/S0140366416306442>>. 9, 14, 18, 20, 23, 26, 36, 37
- MANDIA, K.; PROSISE, C. Hackers resposta e contraataque. **Rio de Janeiro: Campus**, 2001. 14, 16
- MIRANDA, L. C. *et al.* O computador na educação do eletrotécnico. Florianópolis, SC, 2002. 18
- PINHEIRO, J. M. dos S. Ameaças e ataques aos sistemas de informação: Prevenir e antecipar. **Cadernos UniFOA**, v. 3, n. 5, p. 11–21, 2017. 16
- PRZYBUS, B. Xilinx redefines power, performance, and design productivity with three new 28 nm fpga families: Virtex-7, kintex-7, and artix-7 devices. **Xilinx White Paper**, 2010. 21
- STEIN, L. D. **World Wide Web Security FAQ**. [S.l.]: Lincoln D. Stein., 2002. 16
- WOODS, J. B. R. *et al.* Reconfigurable computing: Architectures, tools and applications. Springer, 2008. 19
- YU, S. *et al.* Discriminating ddos attacks from flash crowds using flow correlation coefficient. **IEEE Transactions on Parallel and Distributed Systems**, IEEE, v. 23, n. 6, p. 1073–1080, 2012. 17

6 CÓDIGOS DO MÓDULO

6.1 Código Nahid

```
1 module Nahid(clk,reset,Rx1,Rx2,Rx3,Ry1,Ry2,Ry3,R11resul,threshold);
2 //entrada do controller
3 input clk,reset;
4 //entrada do datapath
5 input [10:0] Rx1,Rx2,Rx3,Ry1,Ry2,Ry3;
6 output [19:0] R11resul;
7 input [19:0] threshold;
8 reg selmul3_1,selmul3_2,seladd5_2,seladd5_1,selr7,selsqrt,clr1,clr2,
9 clr3,clr4,clr5,clr6,clr7,clr8,clr9,clr10,clr11,enable1,enable2,
10 enable3,enable4,enable5,enable6,enable7,enable8,enable9,enable10,
11 enable11,valid,insqrt,valid2,inbottom,intop;
12 reg clrx1,clrx2,clrx3,clry1,clry2,clry3,enablex1,enablex2,enablex3,
13 enabley1,enabley2,enabley3;
14 reg [1:0] selmul2_2,selmul2_1,selmul1_2,selmul1_1,seladd2_2,seladd1_1,
15 seldiv_2,seldiv_1,selr11,selr10,selr9,selr8,selr6,selr4,selr3,
16 selr2,selr1;
17 reg [2:0] seladd4_2,seladd4_1,seladd3_2,seladd3_1,seladd2_1,seladd1_2;
18 reg [1:0] opadd1,opadd2,opadd3,opadd4,opadd5;
19 reg [19:0] R11resul;
20 reg attack,finish;
21 Datapath data1 (.Rx1(Rx1),.Rx2(Rx2),.Rx3(Rx3),.Ry1(Ry1),.Ry2(Ry2),
22 .Ry3(Ry3),.selmul3_1(selmul3_1),.selmul3_2(selmul3_2),
23 .seladd5_2(seladd5_2),.seladd5_1(seladd5_1),.selr7(selr7),
24 .selsqrt(selsqrt),.selmul2_2(selmul2_2),.selmul2_1(selmul2_1),
25 .selmul1_2(selmul1_2),.selmul1_1(selmul1_1),.seladd2_2(seladd2_2),
26 .seladd1_1(seladd1_1),.seldiv_2(seldiv_2),.seldiv_1(seldiv_1),
27 .selr11(selr11),.selr10(selr10),.selr9(selr9),.selr8(selr8),
28 .selr6(selr6),.selr4(selr4),.selr3(selr3),.selr2(selr2),
29 .selr1(selr1),.seladd4_2(seladd4_2),.seladd4_1(seladd4_1),
30 .seladd3_2(seladd3_2),.seladd3_1(seladd3_1),.seladd2_1(seladd2_1),
31 .seladd1_2(seladd1_2),.clk(clk),.clr1(clr1),.clr2(clr2),
32 .clr3(clr3),.clr4(clr4),.clr5(clr5),.clr6(clr6),.clr7(clr7)
33 ,.clr8(clr8),.clr9(clr9),.clr10(clr10),.clr11(clr11),
34 .enable1(enable1),.enable2(enable2),.enable3(enable3),
35 .enable4(enable4),.enable5(enable5),.enable6(enable6),
36 .enable7(enable7),.enable8(enable8),.enable9(enable9),
```

```

37 .enable10(enable10),.enable11(enable11), .opadd1(opadd1),.opadd2(opadd2),
38 .opadd3(opadd3),.opadd4(opadd4),.opadd5(opadd5),
39 .clrx1(clrx1),.clrx2(clrx2),.clrx3(clrx3),
40 .clry1(clry1),.clry2(clry2),
41 .clry3(clry3),.enablex1(enablex1),.enablex2(enablex2),
42 .enablex3(enablex3),.enabley1(enabley1),.enabley2(enabley2),
43 .enabley3(enabley3),.insqrt(insqrt),.valid(valid),
44 .valid2(valid2),.inbottom(inbottom),
45 .intop(intop),.R11resul(R11resul));
46
47 controller c1 (.clk(clk),.reset(reset),.selmul3_1(selmul3_1),
48 .selmul3_2(selmul3_2),.seladd5_2(seladd5_2),.seladd5_1(seladd5_1),
49 .selr7(selr7),.selsqrt(selsqrt),.selmul2_2(selmul2_2),
50 .selmul2_1(selmul2_1),.selmul1_2(selmul1_2),.selmul1_1(selmul1_1),
51 .seladd2_2(seladd2_2),.seladd1_1(seladd1_1),.seldiv_2(seldiv_2),
52 .seldiv_1(seldiv_1),.selr11(selr11),.selr10(selr10),.selr9(selr9),
53 .selr8(selr8),.selr6(selr6),.selr4(selr4),.selr3(selr3),
54 .selr2(selr2),.selr1(selr1),.seladd4_2(seladd4_2),
55 .seladd4_1(seladd4_1),.seladd3_2(seladd3_2),
56 .seladd3_1(seladd3_1),.seladd2_1(seladd2_1),
57 .seladd1_2(seladd1_2),.clr1(clr1),.clr2(clr2),
58 .clr3(clr3),.clr4(clr4),.clr5(clr5),.clr6(clr6),
59 .clr7(clr7),.clr8(clr8),.clr9(clr9),.clr10(clr10),
60 .clr11(clr11),.enable1(enable1),.enable2(enable2),
61 .enable3(enable3),.enable4(enable4),.enable5(enable5),
62 .enable6(enable6),.enable7(enable7),.enable8(enable8),
63 .enable9(enable9),.enable10(enable10),.enable11(enable11),
64 .opadd1(opadd1),.opadd2(opadd2),.opadd3(opadd3),.opadd4(opadd4)
65 ,.opadd5(opadd5),.clrx1(clrx1),.clrx2(clrx2),.clrx3(clrx3),
66 .clry1(clry1),.clry2(clry2),.clry3(clry3),.enablex1(enablex1),
67 .enablex2(enablex2),.enablex3(enablex3),.enabley1(enabley1),
68 .enabley2(enabley2),.enabley3(enabley3),
69 .insqrt(insqrt),.valid(valid),.valid2(valid2),.inbottom(inbottom),
70 .intop(intop),.finish(finish));
71
72 always_comb
73     begin
74         begin
75             attack=0;
76             if (finish)
77                 if(threshold>R11resul)
78                     attack=1;

```

```

79                                     else
80                                     attack=0;
81                                     end
82                                 end
83 endmodule

```

6.2 Código Datapath

```

1
2 module Datapath(Rx1,Rx2,Rx3,Ry1,Ry2,Ry3,
3 selmul3_1,selmul3_2,seladd5_2,seladd5_1,selr7,selsqrt,selmul2_2
4 ,selmul2_1,selmul1_2,selmul1_1,seladd2_2,seladd1_1,seldiv_2
5 ,seldiv_1,selr11,selr10,selr9,selr8,selr6,selr4,selr3,selr2
6 ,selr1,seladd4_2,seladd4_1,seladd3_2,seladd3_1,seladd2_1
7 ,seladd1_2,clk,clr1,clr2,clr3,clr4,clr5,clr6,clr7,clr8,clr9
8 ,clr10,clr11,clrx1,clrx2,clrx3,clry1,clry2,clry3,enable1
9 ,enable2,enable3,enable4,enable5,enable6,enable7,enable8
10 ,enable9,enable10,enable11,enablex1,enablex2,enablex3,enabley1
11 ,enabley2,enabley3,datasqrt,datadiv,datar11,datar10,datar9
12 ,datar8,datar7,datar6,datar5,datar4,datar3,datar2,datar1
13 ,opadd1,opadd2,opadd3,opadd4,opadd5,R11resul
14 ,valid,insqrt,valid2,inbottom,intop);
15 input  [10:0] Rx1,Rx2,Rx3,Ry1,Ry2,Ry3;
16 //Seletores
17 input  selmul3_1,selmul3_2,seladd5_2,seladd5_1,selr7,selsqrt,clk,clr1
18 ,clr2,clr3,clr4,clr5,clr6,clr7,clr8,clr9,clr10,clr11,clrx1
19 ,clrx2,clrx3,clry1,clry2,clry3,enable1,enable2,enable3,enable4
20 ,enable5,enable6,enable7,enable8,enable9,enable10,enable11
21 ,enablex1,enablex2,enablex3,enabley1,enabley2,enabley3,datasqrt
22 ,datadiv,datar11,datar10,datar9,datar8,datar7,datar6,datar5
23 ,datar4,datar3,datar2,datar1,insqrt,inbottom,intop;
24 input  [1:0] selmul2_2,seladd4_1,selmul2_1,selmul1_2,selmul1_1,seladd2_2
25 ,seladd1_1,seldiv_2,seldiv_1,selr11,selr10,selr9,selr8
26 ,selr6,selr4,selr3,selr2,selr1,opadd1,opadd2,opadd3,opadd4,opadd5;
27 input  [2:0] seladd4_2,seladd3_2,seladd3_1,seladd2_1,seladd1_2;
28 output valid,valid2;
29 output [19:0] R11resul ;
30 wire  clrx1,clrx2,clrx3,clry1,clry2,clry3,enablex1,enablex2,enablex3
31 ,enabley1,enabley2,enabley3,valid,valid2;
32 wire [23:0] op2add5,op1add5,op2add4,op1add4,op2add3,op1add3
33 ,op2add2,op1add2,op2add1,op1add1;
34 wire [23:0] add5resul,add4resul,add3resul,add2resul,add1resul,add5shifted

```

```

35 ,add4shifted,add3shifted,add2shifted,add1shifted;
36 wire [23:0] mul3resul,mul2resul,mul1resul,
37 op2div,op1div,sqrtresul,
38 div;
39 wire [10:0] op2mul3,op1mul3,op2mul2,op1mul2,op2mul1,op1mul1,x1r,x2r,x3r
40 ,y1r,y2r,y3r;
41 wire [22:0] Rx1new,Rx2new,Rx3new,Ry1new,Ry2new,Ry3new,R7ex,R5ex
42 ,R11ex,divnew;
43 wire [19:0] divresul;
44 wire [23:0] opR1,opR2,opR3,opR4,opR5,opR6,opR7,opR8,opR9,opR10,opR11,
45 opsqrt,sqrtresulnew;
46 wire [23:0] R10resul,R9resul,R8resul,R7resul,R6resul,R5resul,R4resul,
47 R3resul,R2resul,R1resul;
48 wire [10:0] R7resulnew,R1resulnew;
49 wire [11:0] op1divnew,op2divnew;
50 //extends (Modulo para ajustar entradas de 11 para 23 bits)
51 extend ex1 (.a(x1r),.y(Rx1new));
52 extend ex2 (.a(x2r),.y(Rx2new));
53 extend ex3 (.a(x3r),.y(Rx3new));
54 extend ey1 (.a(y1r),.y(Ry1new));
55 extend ey2 (.a(y2r),.y(Ry2new));
56 extend ey3 (.a(y3r),.y(Ry3new));
57 extend #(12) er7 (.a(R7resul),.y(R7ex));
58 extend #(16) sqrt (.a(sqrtresul),.y(sqrtresulnew));
59 extend er5 (.a(R5resul),.y(R5ex));
60 extend er1 (.a(R1resul),.y(R1ex));
61 extend #(20) er11 (.a(R11resul),.y(R11ex));
62 extend #(20) ediv (.a(divresul),.y(divnew));
63 //Reduce(Modulo para ajustar Saidas de 24 para 12 bits)
64
65 reduce rr7 (.a(R7resul),.y(R7resulnew));
66 reduce rr1 (.a(R1resul),.y(R1resulnew));
67
68
69 reduce rop1 (.a(op1div),.y(op1divnew));
70 reduce rop2 (.a(op2div),.y(op2divnew));
71
72
73
74 /*Multiplexadores parte 1
75 Primeira coluna da arquitetura
76 -- 0 que recebe?

```

```

77  Entradas dos dados e a
78  realimentacao de registradores e variaveis,
79  alem disso coloca as entradas em nos valores dos adders.
80  */
81
82  //Mux dos multiplicadores
83  //Multiplexadores do Multiplicador 3
84  mux2 mux2mul3(.a(y3r),.b(x3r),.sel(selmul3_2),.y(op2mul3));
85  mux2 mux1mul3(.a(y3r),.b(x3r),.sel(selmul3_1),.y(op1mul3));
86  //Multiplexadores do Multiplicador 2
87  mux4 mux2mul2(.a(R7resulnew),.b(y2r),.c(x2r),.d(0),.sel(selmul2_2)
88  ,.y(op2mul2));
89  mux4 mux1mul2(.a(R7resulnew),.b(y2r),.c(x2r),.d(0),.sel(selmul2_1)
90  ,.y(op1mul2));
91  //Multiplexadores do Multiplicador 1
92  mux4 mux2mul1(.a(R1resulnew),.b(y1r),.c(x1r),.d(0),.sel(selmul1_2)
93  ,.y(op2mul1));
94  mux4 mux1mul1(.a(R1resulnew),.b(y1r),.c(x1r),.d(0),.sel(selmul1_1)
95  ,.y(op1mul1));
96
97
98
99  //Mux dos Somadores
100
101  //Multiplexadores do Somador 5
102  mux2 mux2add5(.a(R11ex),.b(divnew),.sel(seladd5_2),.y(op2add5));
103  mux2 mux1add5(.a(24'b0000000000000000100000000),.b(R11ex)
104  ,.sel(seladd5_1),.y(op1add5));
105  //Multiplexadores do Somador 4
106  mux6 mux2add4(.a(R1resul),.b(R2resul),.c(Ry3new),.d(Ry2new)
107  ,.e(Ry1new),.f(0),.g(0),.h(0),.sel(seladd4_2),.y(op2add4));
108  mux4 mux1add4(.a(R8resul),.b(Rx3new),.c(Rx2new),.d(Rx1new)
109  ,.sel(seladd4_1),.y(op1add4));
110  //Multiplexadores do Somador 3
111  mux6 mux2add3(.a(R10resul),.b(Ry2new),.c(Rx2new),.d(R9resul)
112  ,.e(R4resul),.f(R7ex),.g(0),.h(0),.sel(seladd3_2),.y(op2add3));
113  mux6 mux1add3(.a(R8resul),.b(R2resul),.c(R10resul),.d(R6resul)
114  ,.e(Ry3new),.f(0),.g(0),.h(0),.sel(seladd3_1),.y(op1add3));
115  //Multiplexadores do Somador 2
116  mux4 mux2add2(.a(R6resul),.b(R9resul),.c(R3resul),.d(Ry2new)
117  ,.sel(seladd2_2),.y(op2add2));
118  mux6 mux1add2(.a(R7ex),.b(R1resul),.c(R8resul),.d(R2resul)

```

```

119 ,.e(Ry1new),.f(0),.g(0),.h(0),.sel(seladd2_1),.y(op1add2));
120 //Multiplexadores do Somador 1
121 mux6 mux2add1(.a(Ry1new),.b(R10resul),.c(R4resul),.d(Rx3new)
122 ,.e(Rx1new),.f(0),.g(0),.h(0),.sel(seladd1_2),.y(op2add1));
123 mux4 mux1add1(.a(R8resul),.b(R2resul),.c(R1resul),.d(Rx2new)
124 ,.sel(seladd1_1),.y(op1add1));
125
126 /*Multiplicadores e Somadores
127 segunda coluna da arquitetura
128 -- 0 que recebe?
129 Os dados que os multiplexadores parte 1 selecionam.
130 */
131 mul mul3 (.a(op1mul3),.b(op2mul3),.mul(mul3resul));
132 mul mul2 (.a(op1mul2),.b(op2mul2),.mul(mul2resul));
133 mul mul1 (.a(op1mul1),.b(op2mul1),.mul(mul1resul));
134
135 adder add5(.a(op1add5),.b(op2add5),.op(opadd5),.o(add5resul));
136 adder add4(.a(op1add4),.b(op2add4),.op(opadd4),.o(add4resul));
137 adder add3(.a(op1add3),.b(op2add3),.op(opadd3),.o(add3resul));
138 adder add2(.a(op1add2),.b(op2add2),.op(opadd2),.o(add2resul));
139 adder add1(.a(op1add1),.b(op2add1),.op(opadd1),.o(add1resul));
140
141 /*Multiplexadores parte 2
142 terceira coluna da arquitetura
143 -- 0 que recebe?
144 Saida dos modulos da parte 2 e variaveis.
145 */
146
147 //mux raiz quadrada
148 mux2r muxsqrt(.a(R9resul),.b(R3resul),.sel(selsqrt),.y(opsqrt));
149 //mux divisor
150 mux4r mux2div(.a(R10resul),.b(R6resul),.c(R1resul),.sel(seldiv_2)
151 ,.y(op2div));
152 mux4r mux1div(.a(R3resul),.b(R4resul),.c(R5ex)
153 ,.sel(seldiv_1),.y(op1div));
154 //mux dos registradores
155 mux4r muxr11(.a(add5resul),.b(add5resul),.c(divresul),.sel(selr11)
156 ,.y(opR11));
157
158 mux4r muxr10(.a(add3resul),.b(add4resul),.c(add1resul),.d(mul3resul)
159 ,.sel(selr10),.y(opR10));
160

```

```

161 mux4r muxr9(.a(add3resul),.b(sqrtresulnew),.c(mul2resul),.sel(selr9)
162 ,.y(opR9));
163
164 mux4r muxr8(.a(add1resul),.b(add2resul),.c(mul1resul),.sel(selr8)
165 ,.y(opR8));
166
167 mux2r muxr7(.a(add3resul),.b(add2resul),.sel(selr7),.y(opR7));
168
169 mux4r muxr6(.a(sqrtresulnew),.b(add4resul),.c(add1resul),.d(add2resul)
170 ,.sel(selr6),.y(opR6));
171
172 mux4r muxr4(.a(add4resul),.b(mul1resul),.c(mul3resul),.sel(selr4)
173 ,.y(opR4));
174
175 mux4r muxr3(.a(add4resul),.b(add3resul),.c(mul2resul),.d(0)
176 ,.sel(selr3),.y(opR3));
177
178 mux4r muxr2(.a(add2resul),.b(add3resul),.c(mul1resul),.sel(selr2)
179 ,.y(opR2));
180
181 mux4r muxr1(.a(add4resul),.b(add1shifted),.c(add1resul),.sel(selr1)
182 ,.y(opR1));
183
184 /*Registradores, div e sqrt
185 quarta coluna da arquitetura
186 -- 0 que recebe?
187 Os dados que os multiplexadores parte 3 selecionam.
188 */
189 //div div1 (.a(op1divnew),.b(op2divnew),.div(divresul));
190
191 div_gen_1 divider (clk,inbottom,op2div,intop,op1div,valid2,divresul);
192
193 //sqrt sqrt1(.b(opsqrt),.square(sqrtresul));
194
195 cordic_1 sqrtcalc (clk,insqrt,opsqrt,valid,sqrtresul);
196
197
198 register r1 (.in(opR1),.clk(clk),.clr(clr1)
199 ,.enable(enable1),.o(R1resul));
200 register r2 (.in(opR2),.clk(clk),.clr(clr2)
201 ,.enable(enable2),.o(R2resul));
202 register r3 (.in(opR3),.clk(clk),.clr(clr3)

```



```

203 ,.enable(enable3),.o(R3resul));
204 register r4 (.in(opR4),.clk(clk),.clr(clr4)
205 ,.enable(enable4),.o(R4resul));
206 register #(11) r5 (.in(add4resul),.clk(clk),.clr(clr5)
207 ,.enable(enable5),.o(R5resul));
208 register r6 (.in(opR6),.clk(clk),.clr(clr6)
209 ,.enable(enable6),.o(R6resul));
210 register #(12) r7 (.in(opR7),.clk(clk),.clr(clr7)
211 ,.enable(enable7),.o(R7resul));
212 register r8 (.in(opR8),.clk(clk),.clr(clr8)
213 ,.enable(enable8),.o(R8resul));
214 register r9 (.in(opR9),.clk(clk),.clr(clr9)
215 ,.enable(enable9),.o(R9resul));
216 register r10 (.in(opR10),.clk(clk),.clr(clr10)
217 ,.enable(enable10),.o(R10resul));
218 register #(20) r11 (.in(opR11),.clk(clk),.clr(clr11)
219 ,.enable(enable11),.o(R11resul));
220
221 register #(11) x1 (.in(Rx1),.clk(clk),.clr(clrx1)
222 ,.enable(enablex1),.o(x1r));
223 register #(11) x2 (.in(Rx2),.clk(clk),.clr(clrx2)
224 ,.enable(enablex2),.o(x2r));
225 register #(11) x3 (.in(Rx3),.clk(clk),.clr(clrx3)
226 ,.enable(enablex3),.o(x3r));
227 register #(11) y1 (.in(Ry1),.clk(clk),.clr(clry1)
228 ,.enable(enabley1),.o(y1r));
229 register #(11) y2 (.in(Ry2),.clk(clk),.clr(clry2)
230 ,.enable(enabley2),.o(y2r));
231 register #(11) y3 (.in(Ry3),.clk(clk),.clr(clry3)
232 ,.enable(enabley3),.o(y3r));
233 endmodule

```

6.3 Código Extend

```

1 module extend #(parameter WIDTH=11) (input [WIDTH-1:0] a
2 ,output reg [23:0] y);
3
4     always_comb
5
6         y = {0, a};
7
8 endmodule

```

6.4 Código Reduce

```

1 module reduce(input [23:0] a,
2 output reg [10:0] y);
3
4     always_comb
5
6         y =a[10:0];
7
8 endmodule

```

6.5 Código Mux

```

1 module mux2(input [22:0] a,b,
2 input sel,
3 output reg [22:0] y );
4     always_comb
5         begin
6             case(sel)
7                 0: y =a;
8                 1: y =b;
9                 default: y=23'b x;
10            endcase
11        end
12
13 endmodule

```

6.6 Código Mul

```

1 module mul(a,b,mul);
2 input [10:0] a,b;
3 output [23:0]mul;
4
5     assign mul=a*b;
6
7 endmodule

```

6.7 Código Adder

```

1 module adder #(parameter WIDTH=23)
2 (input [WIDTH-1:0] a,b,
3 input [1:0]op,
4 output reg [WIDTH:0] o);
5     always_comb

```

```

6         begin
7             case (op)
8                 2'b00:o = a+b;
9                 2'b01:o = (a+b)>>2;
10                2'b10:
11                    if(a>b)
12                        begin
13                            o=a-b;
14                        end
15                    else
16                        o=b-a;
17                2'b11:o=$unsigned(b-a)>>2;
18                default:o=24'bx;
19            endcase
20        end
21    endmodule

```

6.8 Código Register

```

1
2    module register #(parameter WIDTH=24) (input [WIDTH-1:0] in
3    , input clk,clr,enable, output reg [WIDTH-1:0] o);
4
5        always@(posedge clk)
6
7            if(enable)
8                begin
9                    if(clr)
10                        o=0;
11                    else
12                        o=in;
13                end

```

6.9 Código Controller

```

1
2    module controller(clk,reset,valid,valid2,selmul3_1,selmul3_2,seladd5_2,
3    seladd5_1,selr7,selsqrt,clr1,clr2,clr3,clr4,clr5,clr6,clr7,clr8,clr9,
4    clr10,clr11,enable1,enable2,enable3,enable4,enable5,enable6,enable7,
5    enable8,enable9,enable10,enable11,insqrt,inbottom,intop,
6    clrx1,clrx2,clrx3,clry1,clry2,clry3,enablex1,enablex2,enablex3,enabley1,
7    enabley2,enabley3,
8    selmul2_2,selmul2_1,selmul1_2,selmul1_1,seladd2_2,seladd1_1,seldiv_2,

```

```

9  seldiv_1,selr11,selr10,selr9,selr8,selr6,selr4,selr3,selr2,selr1,
10 seladd4_2,seladd4_1,seladd3_2,seladd3_1,seladd2_1,seladd1_2,
11 opadd1,opadd2,opadd3,opadd4,opadd5,
12 finish
13 );
14
15 //Parametros da maquina de estado
16 input  clk,reset,valid,valid2;
17 reg [5:0] cycle;
18 //Parametros de controle do datapath
19 output reg finish;
20 output reg selmul3_1,selmul3_2,seladd5_2,seladd5_1,
21 selr7,selsqrt,clr1,clr2,clr3,clr4,clr5,clr6,clr7,
22 clr8,clr9,clr10,clr11,enable1,enable2,enable3,
23 enable4,enable5,enable6,enable7,enable8,enable9,
24 enable10,enable11,insqrt,inbottom,intop;
25 output reg clrx1,clrx2,clrx3,clry1,clry2,clry3,enablex1,
26 enablex2,enablex3,enabley1,enabley2,enabley3;
27 output reg [1:0] selmul2_2,selmul2_1,selmul1_2,selmul1_1,
28 seladd2_2,seladd1_1,seldiv_2,seldiv_1,selr11,selr10,
29 selr9,selr8,selr6,selr4,selr3,selr2,selr1;
30 output reg [2:0] seladd4_2,seladd4_1,seladd3_2,seladd3_1,
31 eladd2_1,seladd1_2;
32 output reg [1:0] opadd1,opadd2,opadd3,opadd4,opadd5;
33
34
35 always @(*)
36 begin
37     case(cycle)
38         6'b0:
39             begin
40                 enablex1=1;
41                 enablex2=1;
42                 enablex3=1;
43                 enabley1=1;
44                 enabley2=1;
45                 enabley3=1;
46                 finish=0;
47             end
48         6'b000001:
49             begin
50                 //disabled

```

```

51         enable5=0;
52         enable6=0;
53         enable8=0;
54         enable9=0;
55         enable10=0;
56         enable11=0;
57         //ax1//
58         //add
59         seladd1_2=3'b100;
60         seladd1_1=2'b11;
61         opadd1=2'b00;
62         //register
63         selr1=2'b10;
64         clr1=0;
65         enable1=1;
66         //ay1//
67         //add
68         seladd2_2=2'b11;
69         seladd2_1=3'b100;
70         opadd2=2'b0;
71         //register
72         selr7=2'b01;
73         clr7=0;
74         enable7=1;
75         //mx1//
76         //mult
77         selmul1_1=2'b10;
78         selmul1_2=2'b10;
79         //register
80         selr2=2'b10;
81         clr2=0;
82         enable2=1;
83         //mx2//
84         //mult
85         selmul2_1=2'b10;
86         selmul2_2=2'b10;
87         //register
88         selr3=2'b10;
89         clr3=0;
90         enable3=1;
91         //mx3//
92         //mult

```

```

93         selmul3_1=1'b1;
94         selmul3_2=1'b1;
95         //register
96         selr4=2'b10;
97         clr4=0;
98         enable4=1;
99     end
100     6'b000010:
101     begin
102         //disabled
103         enable3=0;
104         enable4=0;
105         enable5=0;
106         enable6=0;
107         enable11=0;
108         //Mx//
109         //add
110         seladd1_2=3'b011;
111         seladd1_1=2'b10;
112         opadd1=2'b01;
113         //register
114         clr1=0;
115         enable1=1;
116         selr1=2'b10;
117         //My//
118         //add
119         seladd3_2=3'b101; //ok
120         seladd3_1=3'b100; //ok
121         opadd3=2'b01; //ok
122         //register
123         clr1=0;
124         enable1=1;
125         selr7=0;
126         //amx1//
127         //add
128         seladd2_2=2'b10;
129         seladd2_1=3'b011;
130         opadd2=2'b00;
131         //register
132         clr2=0;
133         enable2=1;
134         selr2=2'b00;

```

```

135         //my1//
136         //mult
137         selmul1_1=2'b01;
138         selmul1_2=2'b01;
139         //register
140         clr8=0;
141         enable8=1;
142         selr8=2'b10;
143         //my2//
144         //mult
145         selmul2_1=2'b01;
146         selmul2_2=2'b01;
147         //register
148         clr9=0;
149         enable9=1;
150         selr9=2'b10;
151         //my3//
152         //mult
153         selmul3_1=0;
154         selmul3_2=0;
155         //register
156         clr10=0;
157         enable10=1;
158         selr10=2'b11;
159         end
160         6'b000011:
161         begin
162             // disabled
163             enable1=0;
164             enable2=0;
165             enable3=0;
166             enable7=0;
167             enable10=0;
168             enable11=0;
169             //Mx2
170             //mult
171             selmul1_2=2'b00;
172             selmul1_1=2'b00;
173             //register
174             enable4=1;
175             selr4=2'b01;
176             //amy1

```

```

177         //add
178         seladd2_2=2'b01;
179         seladd2_1=3'b010;
180         opadd2=0;
181         //register
182         selr8=2'b01;
183         clr8=0;
184         enable8=1;
185         //N1
186         //add
187         seladd4_2=3'b100;
188         seladd4_1=2'b11;
189         opadd4=2'b10;
190         //register
191         clr5=0;
192         enable5=1;
193         //Mx2
194         //add
195         seladd1_2=3'b010;
196         seladd1_1=2'b01;
197         opadd1=2'b01;
198         //register
199         selr6=2'b10;
200         clr6=0;
201         enable6=1;
202         //My2
203         //mult
204         selmul2_2=2'b00;
205         selmul2_1=2'b00;
206         //register
207         selr9=2'b10;
208         clr9=0;
209         enable9=1;
210         end
211     6'b000100:
212         begin
213             enable1=0;
214             enable2=0;
215             enable4=0;
216             enable5=0;
217             enable6=0;
218             enable7=0;

```



```

219         enable8=0;
220         enable9=0;
221         enable11=0;
222         //Vx
223         //add
224         seladd3_2=3'b100;
225         seladd3_1=3'b011;
226         opadd3=2'b10;
227         //register
228         selr3=2'b01;
229         clr3=0;
230         enable3=1;
231         //N2
232         seladd4_2=3'b011;
233         seladd4_1=2'b10;
234         opadd4=10;
235         //register
236         selr4=2'b00;
237         clr4=0;
238         enable4=1;
239         //M2
240         seladd1_2=3'b001;
241         seladd1_1=2'b00;
242         opadd1=2'b01;
243         //register
244         selr10=2'b10;
245         clr10=0;
246         enable10=1;
247         end
248         6'b000101:
249         begin
250             enable1=0;
251             enable2=0;
252             enable4=0;
253             enable5=0;
254             enable7=0;
255             enable8=0;
256             enable10=0;
257             enable11=0;
258             //SDx
259             //sqrt
260             selsqrt=1;

```

```

261         insqrt=1;
262         //register
263         selr6=2'b00;
264         clr6=0;
265         enable6=1;
266         //N3
267         //add
268         seladd4_2=3'b010;
269         seladd4_1=2'b01;
270         opadd4=2'b10;
271         //register
272         selr3=2'b00;
273         clr3=0;
274         enable3=1;
275         //Vy
276         //add
277         seladd3_2=3'b011;
278         seladd3_1=3'b010;
279         opadd3=2'b10;
280         //register
281         selr9=2'b00;
282         clr9=0;
283         enable9=1;
284         end
285     6'b000110:
286         begin
287             enable1=0;
288             enable2=0;
289             enable3=0;
290             enable4=0;
291             enable5=0;
292             enable7=0;
293             enable8=0;
294             enable10=0;
295             enable11=0;
296             //SDy
297             //sqrt
298             selsqrt=0;
299             insqrt=1;
300             //register
301             selr9=2'b01;
302             clr9=0;

```

```

303         enable9=1;
304     end
305     6'b001101:
306     begin
307         enable1=0;
308         enable3=0;
309         enable4=0;
310         enable5=0;
311         enable6=0;
312         enable7=0;
313         enable8=0;
314         enable10=0;
315         enable11=0;
316         //MSDx
317         //add
318         seladd2_2=2'b00;
319         seladd2_1=3'b001;
320         opadd2=2'b10;
321         //register
322         selr2=2'b0;
323         clr2=0;
324         enable2=1;
325     end
326     6'b001110:
327
328     begin
329         enable3=0;
330         enable4=0;
331         enable5=0;
332         enable7=0;
333         enable9=0;
334         enable10=0;
335         enable11=0;
336         //DX1
337         //add
338         seladd1_2=3'b100;
339         seladd1_1=2'b01;
340         opadd1=2'b10;
341         //register
342         selr1=2'b10;
343         clr1=0;
344         enable1=1;

```

```

345         //DX2
346         //add
347         seladd3_2=3'b010;
348         seladd3_1=3'b001;
349         opadd3=2'b10;
350         //register
351         selr2=2'b01;
352         clr2=0;
353         enable2=1;
354         //DX3
355         //add
356         seladd4_2=3'b001;
357         seladd4_1=2'b01;
358         opadd4=2'b10;
359         //register
360         selr6=2'b01;
361         clr6=0;
362         enable6=1;
363         //MSDY
364         //add
365         seladd2_2=2'b01;
366         seladd2_1=3'b000;
367         opadd2=2'b10;
368         //register
369         selr8=2'b01;
370         clr8=0;
371         enable8=1;
372         end
373         6'b001111:
374         begin
375         enable1=0;
376         enable2=0;
377         enable3=0;
378         enable4=0;
379         enable5=0;
380         enable6=0;
381         enable7=0;
382         enable11=0;
383         //DY
384         //add
385         seladd1_2=3'b000;
386         seladd1_1=2'b00;

```

```

387         opadd1=2'b10;
388         //register
389         selr8=2'b00;
390         clr8=0;
391         enable8=1;
392         //DY2
393         //add
394         seladd3_2=3'b001;
395         seladd3_1=3'b000;
396         opadd3=2'b10;
397         //register
398         selr9=2'b00;
399         clr9=0;
400         enable9=1;
401         //DY3
402         //add
403         seladd4_2=3'b010;
404         seladd4_1=2'b00;
405         opadd4=2'b10;
406         //register
407         selr10=2'b01;
408         clr10=0;
409         enable10=1;
410         end
411     6'b010000:
412         begin
413             enable2=0;
414             enable3=0;
415             enable4=0;
416             enable5=0;
417             enable7=0;
418             enable8=0;
419             enable9=0;
420             enable11=0;
421             //D1
422             //add
423             seladd4_2=3'b0;
424             seladd4_1=2'b0;
425             opadd4=2'b0;
426             //register
427             selr1=2'b00;
428             clr1=0;

```

```

429         enable1=1;
430         //D2
431         //add
432         seladd2_2=2'b01;
433         seladd2_1=3'b011;
434         opadd2=2'b0;
435         //register
436         selr6=2'b11;
437         clr6=0;
438         enable6=1;
439         //D3
440         //add
441         seladd3_2=3'b000;
442         seladd3_1=3'b011;
443         opadd3=2'b0;
444         //register
445         selr10=2'b00;
446         clr10=0;
447         enable10=1;
448         end
449         6'b010001:
450         begin
451             enable10=0;
452             enable1=0;
453             //Q1
454             inbottom=1;
455             intop=1;
456             //div
457             seldiv_2=2'b10;
458             seldiv_1=2'b10;
459             //register
460             selr11=2'b10;
461             clr11=0;
462             enable11=1;
463         end
464         6'b010010:
465         begin
466             //Q2
467             inbottom=1;
468             intop=1;
469             //div
470             seldiv_2=2'b01;

```

```

471                                     seldiv_1=2'b01;
472                                     end
473         6'b010011:
474             begin
475                                     //Q3
476                                     inbottom=1;
477                                     intop=1;
478                                     //div
479                                     seldiv_2=2'b00;
480                                     seldiv_1=2'b00;
481             end
482         6'b100111:
483             begin
484                                     //aQ1
485                                     //add
486                                     seladd5_2=1;
487                                     seladd5_1=1;
488                                     opadd5=2'b00;
489                                     //register
490                                     selr11=2'b00;
491                                     clr11=0;
492                                     enable11=1;
493             end
494         6'b101000:
495             begin
496                                     //aQ2
497                                     seladd5_2=1;
498                                     seladd5_1=1;
499                                     opadd5=2'b01;
500                                     //register
501                                     selr11=2'b01;
502                                     clr11=0;
503                                     enable11=1;
504             end
505         6'b101001:
506             begin
507                                     //Verc
508                                     seladd5_2=0;
509                                     seladd5_1=0;
510                                     opadd5=2'b10;
511                                     //register
512                                     selr11=2'b01;

```

```

513             clr11=0;
514             enable11=1;
515             end
516             6'b101010:
517             begin
518                 finish =1;
519                 clr1=1;
520                 clr2=1;
521                 clr3=1;
522                 clr4=1;
523                 clr5=1;
524                 clr6=1;
525                 clr7=1;
526                 clr8=1;
527                 clr9=1;
528                 clr10=1;
529                 clr11=1;
530             end
531         endcase
532     end
533
534     always@(posedge clk, negedge reset)
535
536         if(~reset)
537             cycle <= 6'b0;
538         else
539             case(cycle)
540                 6'b0:
541                     cycle <= 6'b0000001;
542                 6'b0000001:
543                     cycle <= 6'b0000010;
544                 6'b0000010:
545                     cycle <= 6'b0000011;
546                 6'b0000011:
547                     cycle <= 6'b000100;
548                 6'b000100:
549                     cycle <= 6'b000101;
550                 6'b000101:
551                     cycle <= 6'b000110;
552                 6'b000110:
553                     if(valid)
554                         cycle <= 6'b001101;

```



```

555                                     6'b001101:
556                                     if(valid)
557                                         cycle <= 6'b001110;
558         6'b001110:
559             cycle <= 6'b001111;
560         6'b001111:
561             cycle <= 6'b010000;
562         6'b010000:
563             cycle <= 6'b010001;
564         6'b010001:
565             cycle <= 6'b010010;
566         6'b010010:
567             cycle <= 6'b010011;
568         6'b010011:
569                                     if(valid2)
570                                         cycle <= 6'b100111;
571         6'b100111:
572             cycle <= 6'b101000;
573         6'b101000:
574             cycle <= 6'b101001;
575         6'b101001:
576             cycle <= 6'b101010;
577         6'b101010:
578             cycle <= 6'b000000;
579     endcase
580 endmodule

```