

${\bf Contador~ascendente/descendente~controlado~por} \\ {\bf UART.}$

Autor: John Aníbal Rivera Burgos.

Profesor: Nicolás Alvarez.

Institución: Universidad de Buenos Aires.

Octubre 2025.

${\rm \acute{I}ndice}$

1.	Introducción.	3
	1.1. Contexto y motivación	3
	1.2. Problema y requisitos	3
	1.2.1. Requisitos funcionales	3
	1.3. Alcances y limitaciones	3
	1.4. Objetivos	4
2.	Plataforma y Herramientas.	4
	2.1. Hardware	4
	2.2. Software	4
	2.3. Esquemático general	4
1.	Configuración del proyecto en Vivado.	6
2.	Contador up/down de 4 bits.	8
3.	Módulo UART RX	9
4.	Módulo UART TX	11
5.	Simulación funcional	13
6.	Resultados de implementación.	14
7.	Análisis de potencia.	15
8.	Análisis temporal	16
9.	Pruebas en hardware	17
10). Conclusiones	18
11	. Recomendaciones	19
12	2. Bibliografías.	20



13. Anexos			
14. Anexos.	22		
A. Archivo superior: top_uart_counter.vhd	. 22		
B. Receptor UART: uart_rx.vhd	. 24		
C. Transmisor UART: uart_tx.vhd	. 26		
D. Contador up/down: updown_counter.vhd	. 28		
E. Banco de pruebas: tb_top_uart_counter.vhd	. 29		



Este informe presenta el diseño, la simulación y la implementación de un sistema UART con un contador ascendente y descendente en la FPGA Arty Z7-10. El desarrollo utiliza VHDL en Vivado, con módulos uart_rx y uart_tx, un contador de cuatro bits y lógica de control de comandos. Se evalúan utilización de recursos, temporización y consumo de potencia. El sistema demuestra operación estable a 125 MHz y comunicación confiable a 115 200 bps en formato 8N1.

1. Introducción.

1.1. Contexto y motivación.

Interactuar con hardware por consola serie ofrece una forma directa y confiable de validar diseños RTL. UART es un estándar disponible en casi todos los sistemas embebidos y computadoras, por lo que simplifica las pruebas. Un contador controlado por UART resulta un ejemplo pedagógico útil. Integra comunicación, control secuencial y temporización en un caso concreto. Permite ver resultados inmediatos en una terminal serie y en los LEDs de la placa Arty Z7.

1.2. Problema y requisitos.

Problema: diseñar un sistema que reciba comandos por UART y controle un contador ascendente y descendente, para mostrar el estado en LEDs y monitor serial.

1.2.1. Requisitos funcionales.

- Recibir y procesar comandos desde la interfaz UART.
 - '+': incremento del contador.
 - '-': decremento del contador.
 - 's': activar modo automático.
 - 'p': pausar modo automático.
 - 'z': reiniciar.
- Mostrar el valor del conteo en los leds[3:0] y enviar el valor actual como eco en formato hexadecimal por la línea UART TX.
- Ejecutar conteo automático a una frecuencia de 10 Hz cuando el modo automático (s) esté activo.

1.3. Alcances y limitaciones.

El diseño opera con un único reloj de 125 MHz. El protocolo UART es 8N1 sin paridad ni control de flujo. El contador es de cuatro bits con rango 0–15.



1.4. Objetivos.

- Implementar un receptor y un transmisor UART 8N1 a 115 200 bps.
- Integrar un contador ascendente y descendente de cuatro bits con control por comandos.
- Verificar funcionalidad por simulación y pruebas en hardware con eco en consola.

2. Plataforma y Herramientas.

2.1. Hardware.

- Placa Arty Z7-10 basada en Zynq-7000 xc7z010clg400-1.
- Conector PMOD JA para driver UART externo.
- Cuatro LEDs de usuario que ya estan en la placa.
- Pulsador de reinicio.
- Adaptador USB-UART de 3,3 V hacia el PC.

2.2. Software.

- Vivado 2024.1 para síntesis e implementación.
- XSIM para simulación.
- Terminal serie configurado a 115200 8N1.
- Visor de ondas de XSIM para depuración.

2.3. Esquemático general.




Figura 1: Vista RTL integrada del diseño con uart_rx, lógica de control, contador y uart_tx.



La figura 1 muestra el flujo completo desde la recepción UART hasta la actualización del contador y el eco por transmisión. El diseño opera con un único reloj y utiliza registros de sincronismo, multiplexores y comparadores simples para decidir cada transición de estado. La arquitectura permanece compacta y de baja ocupación de LUTs y FFs.

- Entrada y sincronización. La señal uart_rx ingresa por el banco de E/S y atraviesa doble registro de sincronización para mitigar metastabilidad antes del receptor UART. El rst_n se distribuye a los registros de estado y contadores de forma síncrona.
- Decodificación UART RX. El bloque uart_rx realiza sobremuestreo, detecta inicio de trama y entrega data_o[7:0] junto con un pulso data_valid_o. Este pulso habilita la lógica de comandos.
- Lógica de control. Una FSM ligera interpreta los comandos '+', '-', 's', 'p' y 'z'. Genera pulsos de un ciclo step_up y step_dn, activa enable para el modo automático y produce clear cuando corresponde.
- Generación de tick. Un divisor de frecuencia produce tick_10Hz. Este pulso avanza el contador cuando el modo automático está activo. El camino de reloj se mantiene único y atraviesa un BUFG.
- Contador up/down. El bloque updown_counter suma o resta sobre cuatro bits con multiplexores que seleccionan la operación según step_up, step_dn y enable. clear fuerza el valor cero. La salida q[3:0] alimenta los LEDs.
- Interfaz de salida. La lógica de eco convierte el valor del contador a ASCII hexadecimal y solicita transmisión a uart_tx cuando tx_busy está inactivo. El camino hacia uart_tx está arbitrado para evitar colisiones.
- E/S hacia placa. q[3:0] se enruta a leds[3:0]. Las líneas uart_rx y uart_tx se fijan en los pines asignados del PMOD JA con LVCMOS33. No se usan BRAM ni DSP.



1. Configuración del proyecto en Vivado..




Figura 2: Panel de configuración del proyecto uart_up_down en Vivado.

Se preparó un proyecto en Vivado para la placa Arty Z7-10 con un diseño propio en VHDL. Se definieron pines, reloj, señales de UART y LEDs según la tarjeta. El proyecto usa parámetros simples para la velocidad serie y un pulso de 10 Hz. Se sintetizó e implementó con las opciones por defecto y sin violaciones de temporización. Los reportes muestran baja ocupación y una potencia estimada cercana a 0.095 W. La simulación envía comandos por UART, actualiza el contador y confirma el eco por transmisión. La organización de archivos es sencilla y el bitstream final se generó correctamente. El diseño quedó listo para cargar en la FPGA y probar en hardware.

```
Q 🔛 🦘 🖈 🐰 🖺 🖍 📈 🞹 🖭 🗘
  ## Clock PL 125 MHz
   set property PACKAGE PIN H16 [get ports clk]
    set property IOSTANDARD LVCMOS33 [get ports clk]
 4
    create clock -period 8.000 -name sys_clk [get ports clk]
 6
    ## Reset activo en 0 (SWO)
    set property PACKAGE_PIN M20 [get_ports rst_n]
8
    set property IOSTANDARD LVCMOS33 [get ports rst_n]
9
    set property PULLUP true [get ports rst_n]
10
11
    ## UART RX desde PMOD JA1 (TX del USB-UART → JA1)
12
    set property PACKAGE_PIN Y18 [get ports uart_rx]
13
    set property IOSTANDARD LVCMOS33 [get ports uart_rx]
    set_property PULLUP true [get_ports uart_rx]
14
15
16
    ## LEDs
17
    set_property PACKAGE_PIN R14 [get_ports {leds[0]}]
    set property PACKAGE_PIN P14 [get ports {leds[1]}]
18
    set property PACKAGE_PIN N16 [get ports {leds[2]}]
19
    set property PACKAGE_PIN M14 [get ports {leds[3]}]
20
    set property IOSTANDARD LVCMOS33 [get_ports {leds[*]}]
21
22
2.3
    ## UART TX hacia PMOD JA2 (conectar a RX del USB-UART)
    set property PACKAGE_PIN Y16 [get_ports uart_tx]
24
   set property IOSTANDARD LVCMOS33 [get ports uart tx]
```

Figura 3: Bloque updown_counter con salidas hacia leds[3:0].

El archivo XDC fija el reloj del PL a 125 MHz en el pin H16 y crea el reloj lógico sys_clk con período de 8 ns. Define el reset activo en bajo en el pin M20 con pull-up interno. Asigna



la entrada uart_rx al pin Y18 con estándar LVCMOS33 y pull-up, y la salida uart_tx al pin Y16 con LVCMOS33. Mapea leds[3:0] a R14, P14, N16 y M14. Estas restricciones aseguran la coincidencia entre los puertos RTL y la placa Arty Z7-10 y permiten a la herramienta realizar el análisis temporal con el reloj correcto y los estándares de E/S adecuados.



2. Contador up/down de 4 bits..




Figura 4: Bloque updown_counter con salidas hacia leds[3:0].

El contador implementa una cuenta módulo 16 con operación ascendente y descendente sobre un único dominio de reloj. Expone entradas clk, rst_n, clear, enable, step_up y step_dn, y entrega q[3:0] conectado directamente a leds[3:0]. rst_n es un reinicio activo en bajo que pone el valor en cero de forma síncrona. clear fuerza el conteo a cero cuando se lo activa desde la lógica de comandos. step_up y step_dn son pulsos de un ciclo que incrementan o decrementan el valor en una unidad con aritmética de "wrap" en 4 bits. enable permite el avance automático cuando llega el tick del divisor, manteniendo el valor cuando está inactivo.




Figura 5: Vista del bloque contador de 4 bits conectado a los leds.

Es un contador de 4 bits que puede subir o bajar según la orden recibida. Recibe como entradas el reloj, un reinicio activo en bajo, un borrado a cero, un habilitador de conteo y dos pulsos para incrementar o decrementar. Cuando llega un pulso de subida, el valor aumenta en una unidad. Cuando llega un pulso de bajada, el valor disminuye en una unidad. Si enable está activo, el bloque puede avanzar de forma automática con el tick del sistema. La entrada clear fuerza el valor a cero de manera inmediata y controlada. El reinicio establece el contador en un estado conocido y evita estados indeterminados. La salida q[3:0] se conecta directamente a los cuatro leds de usuario para visualizar el valor. El diseño opera en un único dominio de reloj y asegura transiciones limpias entre estados. El comportamiento es estable, simple de integrar y ocupa pocos recursos de la fpga.



3. Módulo UART RX.




Figura 6: Bloque funcional del receptor uart_rx.

El bloque recibe la señal serie por la entrada rx.i y la sincroniza al reloj del sistema. Decodifica tramas 8N1 y entrega el byte recibido en data_o[7:0]. Emite un pulso en data_valid_o para señalar que el dato está listo y estable. La entrada rst_n pone al módulo en un estado conocido y limpia cualquier recepción en curso. El diseño opera con sobremuestreo y muestreo al centro del bit para mayor robustez. La interfaz es sencilla y permite conectar el receptor a lógica de control sin señales adicionales.




Figura 7: Esquema RTL del módulo uart_rx.

La Figura 6 muestra el bloque funcional del receptor, donde se observan sus puertos principales: clk, rst_n y rx_i como entradas, y data_o[7:0] junto con data_valid_o como salidas. El objetivo del bloque es tomar la señal serie 8N1, alinearla al reloj del sistema y entregar el byte recibido acompañado de un pulso de validez. El diseño mantiene una interfaz mínima para facilitar la integración con la lógica de control.




Figura 8: Ubicación física del pin uart_rx en Y18.

La Figura 7 corresponde a la vista física en el dispositivo y resalta el sitio de E/S Y18 asignado a *uart_rx*. Se confirma que el pin está configurado como entrada LVCMOS33 y conectado a la



cadena de sincronización en el banco de $\rm E/S$. El enrutamiento hacia la lógica interna es directo y no introduce recorridos críticos apreciables, lo que favorece el margen temporal del receptor.



4. Módulo UART TX.




Figura 9: Esquema del módulo uart_tx.

El bloque representa el transmisor UART con una interfaz simple. Recibe clk y rst_n como señales de control, el byte a enviar por tx_data[7:0] y un pulso de arranque en tx_start. Genera la trama 8N1 por la salida tx_o con nivel de reposo alto y envío LSB primero. Expone tx_busy para indicar ocupación mientras dura la transmisión y evitar que se inicien tramas superpuestas. El uso de tx_start como pulso de un ciclo facilita el acoplamiento con la lógica que arbitra los envíos desde el contador.




Figura 10: Esquema RTL del módulo uart_tx.

La Figura 9 muestra el bloque funcional del transmisor, con las señales de entrada clk, rst_n , $tx_data[7:0]$ y tx_start , y las salidas tx_o y tx_busy . El módulo serializa el byte recibido en formato 8N1 y genera tx_busy mientras dura la transmisión para evitar colisiones de arranque. La interfaz es directa y permite conectar el emisor a la lógica de control sin señales adicionales.






Figura 11: Ubicación física del pin uart_tx en Y16.

La Figura 10 corresponde a la vista física del pin *uart_tx* ubicado en Y16. El pad está configurado como salida LVCMOS33 y se observa el buffer de salida asociado al banco de E/S. El enrutamiento desde el bloque UART hacia el pad es corto y regular, lo que ayuda a conservar margen temporal y una conmutación limpia en la línea serie.



5. Simulación funcional.




Figura 12: Ondas de XSIM con recepción de bytes y actualización del conteo.

El banco de pruebas instanció el diseño top_uart_counter y lo ejercitó como si los bytes llegaran por la línea uart_rx.

La secuencia de estímulos fue la siguiente.

- Se envió 'z' para limpiar el contador y dejar los leds en cero.
- Se enviaron dos veces '+' para incrementar manualmente. Tras estos dos pulsos el valor esperado en leds[3:0] es 0010 (decimal 2).
- Se envió 's' para habilitar el modo automático y se dejó contar durante un intervalo.
- Se envió 'p' para pausar el conteo automático.

Las ondas de simulación muestran que, luego del reinicio y del comando 'z', el contador queda en cero. Con cada '+' la cuenta aumenta en una unidad hasta alcanzar dos, tal como se observa en la salida de los leds. Al activar 's' el conteo progresa en forma periódica y se detiene con 'p'. Esta secuencia confirma el funcionamiento esperado del sistema.



6. Resultados de implementación..

Name ^1	Slice LUTs (17600)	Slice Registers (35200)	Slice (4400)	LUT as Logic (17600)	Bonded IOB (100)	BUFGCTRL (32)
∨ N top_uart_counter	75	101	32	75	8	1
u_cnt (updown_counter)	13	6	8	13	0	0
u_rx (uart_rx)	37	28	12	37	0	0
<pre>u_tx (uart_tx)</pre>	20	25	9	20	0	0

Figura 13: Utilización de recursos por jerarquía.

La Figura 12 resume la utilización por jerarquía y confirma un uso global muy bajo de recursos. El diseño principal ocupa decenas de LUTs y poco más de un centenar de registros, con ocho IOBs asignados para pines de usuario y un solo BUFG para el reloj. Los módulos uart_rx y uart_tx concentran la mayor parte de la lógica, mientras que el contador aporta una fracción menor.



7. Análisis de potencia..

Summary




Figura 14: Resumen de potencia estática y dinámica.

La Figura 14 muestra el resumen de potencia estimada tras la implementación. La potencia total en chip es de aproximadamente 0.095 W, dominada por el componente estático. La potencia dinámica es cercana a 0.002 W y se reparte principalmente entre la red de reloj, señales y lógica. La temperatura de unión reportada se mantiene baja y el margen térmico es amplio. Estos resultados indican que el diseño opera con consumo reducido y deja margen suficiente para futuras extensiones sin comprometer el presupuesto de potencia.



8. Análisis temporal.

Design Timing Summary

etup		Hold		Pulse Width		
Worst Negative Slack (WNS):	3,664 ns	Worst Hold Slack (WHS):	0,136 ns	Worst Pulse Width Slack (WPWS): 3,5	500 ns	
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS): 0,0)00 ns	
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints: 0		
Total Number of Endpoints:	171	Total Number of Endpoints:	171	Total Number of Endpoints: 10	2	

Figura 15: Resumen de temporización postimplementación con WNS y TNS válidos.

Tomando en cuenta que:

- \blacksquare Setup slack (WNS/TNS): margen antes del flanco de captura. Debe ser ≥ 0 ns en todas las rutas.
- \blacksquare Hold slack (WHS/THS): margen inmediatamente después del flanco de captura. Debe ser ≥ 0 ns.
- Pulse width (WPWS/TPWS): ancho mínimo de pulsos de reloj o señal. Debe ser ≥ 0 ns.
- Número de endpoints fallidos: debe ser 0.

En este diseño los *slacks* son positivos y no hay *endpoints* fallidos, por lo que se cumple la temporización a la frecuencia objetivo.



9. Pruebas en hardware.




Figura 16: Hardware conectado y en funcionamiento.

Se implementó el diseño en hardware y se programó la FPGA con el bitstream generado. La interfaz serie del sistema se conectó a un convertidor USB-serial basado en FTDI a nivel de 3,3 V, compartiendo tierra con la placa. La señal de transmisión del diseño se llevó al pin del adaptador y la recepción se conectó desde el adaptador al pin de entrada del módulo, respetando la cruz RX-TX. En la PC se utilizó la terminal AccessPort configurada a 115200 bps, 8N1 y sin control de flujo.




Figura 17: Terminal a 115 200 bps con eco del valor del contador en hexadecimal.

Durante las pruebas se enviaron los comandos z, +, -, s y p. El equipo respondió con el eco esperado y el valor del contador en hexadecimal en la ventana de la terminal. Los LEDs de usuario reflejaron el mismo conteo en todo momento. No se observaron errores de trama ni pérdidas de caracteres, lo que confirma el funcionamiento correcto de la comunicación y del control del contador en la placa.



10. Conclusiones.

Se implementó correctamente un receptor y un transmisor UART con formato 8N1 a 115 200 bps. La comunicación mostró estabilidad y no se observaron errores de trama durante las pruebas.

Se integró un contador ascendente y descendente de cuatro bits controlado por comandos recibidos por UART. Las órdenes z, +, -, s y p actuaron según lo especificado y el valor se reflejó en leds[3:0] y en el eco por consola.

La verificación por simulación y en hardware confirmó la funcionalidad del sistema. Las ondas de simulación mostraron la decodificación correcta y el pulso de validez. En la placa, el terminal serie mostró el eco esperado y la temporización cumplió a la frecuencia objetivo.

El diseño presentó baja utilización de recursos y potencia estimada reducida. La arquitectura modular facilitó la validación por partes y deja margen para escalar el ancho del contador o ajustar parámetros de UART y tick. En conjunto, los objetivos planteados se alcanzaron satisfactoriamente.



11. Recomendaciones.

- Crear y ejecutar archivos de prueba antes de pasar a implementación para detectar errores temprano y evitar tiempos perdidos en producción.
- Revisar cuidadosamente el archivo .xdc para prevenir fallos de conexión y posibles daños en pines por asignaciones incorrectas.
- Verificar la compatibilidad de niveles lógicos. La FPGA trabaja a 3,3 V LVCMOS y el módulo USB-serial debe operar al mismo nivel.
- Conectar las señales cruzadas correctamente. El pin TX del módulo externo debe ir al RX de la FPGA y el TX de la FPGA debe ir al RX del módulo.
- Confirmar que los controladores del adaptador USB—serial estén instalados y funcionando en el sistema operativo.
- Probar los módulos por separado antes de integrarlos. Validar uart_rx, uart_tx y el contador de forma individual con bancos de prueba simples.



12. Bibliografías..

Referencias

- [1] Digilent Inc., Arty Z7 Reference Manual. Disponible en: https://digilent.com/reference/programmable-logic/arty-z7/reference-manual. Accedido: octubre de 2025.
- [2] AMD Xilinx, Vivado Design Suite User Guide: Synthesis (UG901). Disponible en: https://docs.xilinx.com/. Accedido: octubre de 2025.
- [3] AMD Xilinx, Vivado Design Suite User Guide: Using Constraints (UG903). Disponible en: https://docs.xilinx.com/. Accedido: octubre de 2025.
- [4] AMD Xilinx, Vivado Design Suite User Guide: Implementation (UG904). Disponible en: https://docs.xilinx.com/. Accedido: octubre de 2025.
- [5] AMD Xilinx, *UltraFast Design Methodology Guide (UG949)*. Disponible en: https://docs.xilinx.com/. Accedido: octubre de 2025.
- [6] AMD Xilinx, 7 Series FPGAs SelectIO Resources (UG471). Disponible en: https://docs.xilinx.com/. Accedido: octubre de 2025.
- [7] Analog Devices, *UART: A Hardware Communication Protocol Understanding Universal Asynchronous Receiver/Transmitter*. Disponible en: https://www.analog.com/. Accedido: octubre de 2025.
- [8] Wikipedia, *Universal asynchronous receiver-transmitter*. Disponible en: https://en.wikipedia.org/wiki/Universal_asynchronous_receiver-transmitter. Accedido: octubre de 2025.



13. Anexos.



14. Anexos...

A. Archivo superior: top_uart_counter.vhd.

Listing 14.1: Módulo superior top_uart_counter.

```
1 library ieee;
use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
  entity top_uart_counter is
5
    generic(
      CLK_FREQ : integer := 100_000_000; -- ajusta al reloj de tu FPGA
      BAUD : integer := 115_200
8
    );
9
    port(
10
      clk : in std_logic;
11
      rst_n : in std_logic; -- activo en 0
12
13
      uart_rx : in std_logic; -- pin RX desde el adaptador USB-UART
      leds : out std_logic_vector(3 downto 0)
14
    );
15
  end entity;
16
17
18
  architecture rtl of top_uart_counter is
19
    signal rx_data : std_logic_vector(7 downto 0);
20
    signal rx_valid : std_logic;
^{21}
22
    -- Control
23
    signal en_auto : std_logic := '0';
24
    signal step_pulse : std_logic := '0';
25
    signal clr_pulse : std_logic := '0';
26
27
    -- Tick ~10 Hz para modo automtico
28
    constant TICK_HZ : integer := 10;
29
    constant TICK_DIV : integer := integer(real(CLK_FREQ)/real(TICK_HZ) + 0.5);
30
    signal tick_cnt : integer range 0 to TICK_DIV-1 := 0;
31
    signal tick_10hz : std_logic := '0';
32
33
    signal q4 : std_logic_vector(3 downto 0);
34
  begin
35
    leds \leq q4;
36
37
    -- Instancia UART RX
38
    u_rx: entity work.uart_rx
39
      generic map(
40
        CLK_FREQ => CLK_FREQ,
41
        BAUD => BAUD
42
43
44
      port map(
45
        clk => clk,
        rst_n => rst_n,
46
        rx_i => uart_rx,
47
        data_o => rx_data,
        data_valid_o => rx_valid
49
      );
50
51
```



```
-- Generador de tick 10 Hz (para conteo automtico)
52
     process(clk)
53
     begin
       if rising_edge(clk) then
55
         if rst_n = '0' then
56
           tick_cnt <= 0;</pre>
57
           tick_10hz <= '0';
58
         else
59
           if tick_cnt = TICK_DIV-1 then
60
             tick_cnt <= 0;</pre>
61
             tick_10hz <= '1';
62
           else
63
             tick_cnt <= tick_cnt + 1;</pre>
64
             tick_10hz <= '0';
65
66
           end if;
         end if;
67
       end if;
68
     end process;
69
70
     -- Decodificacin de comandos UART
71
     -- '+' o 'i' -> step
72
     -- 'z' o 'r' -> clear
73
     -- 's' -> start (enable auto)
74
     -- 'p' -> pause (disable auto)
75
     process(clk)
76
77
     begin
       if rising_edge(clk) then
78
         if rst_n = '0' then
79
           en_auto <= '0';
80
           step_pulse <= '0';</pre>
81
           clr_pulse <= '0';</pre>
82
         else
83
           step_pulse <= '0';</pre>
84
           clr_pulse <= '0';</pre>
85
86
           if rx_valid = '1' then
87
             case character'val(to_integer(unsigned(rx_data))) is
88
                when '+' | 'i' =>
89
                  step_pulse <= '1';
90
                when 'z' | 'r' =>
91
92
                 clr_pulse <= '1';</pre>
                when 's' =>
93
                 en_auto <= '1';
94
                when 'p' =>
95
                  en_auto <= '0';
                when others =>
97
                 null;
98
             end case;
99
           end if;
100
         end if;
101
       end if;
102
     end process;
103
104
     -- Instancia del contador (enable con tick si auto)
105
     u_cnt: entity work.up_counter
106
       port map(
107
         clk => clk,
108
109
         rst_n => rst_n,
```



```
enable => (tick_10hz and en_auto),
step => step_pulse,
clear => clr_pulse,
q => q4
);
end architecture;
```

B. Receptor UART: uart_rx.vhd.

Listing 14.2: Bloque uart_rx con sobremuestreo y pulso de validez.

```
library ieee;
use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
  entity uart_rx is
5
    generic(
6
      CLK_FREQ : integer := 100_000_000; -- Hz
      BAUD : integer := 115_200 -- bps
8
    );
9
    port(
10
      clk : in std_logic;
11
      rst_n : in std_logic; -- activo en 0
12
      rx_i : in std_logic; -- lnea RX desde el pin
13
      data_o : out std_logic_vector(7 downto 0);
14
      data_valid_o : out std_logic -- pulso 1 clk cuando data_o es vlida
15
    );
16
  end entity;
17
18
  architecture rtl of uart_rx is
    constant OVS : integer := 16; -- sobremuestreo x16
20
    constant BAUD_OVS : integer := BAUD * OVS;
21
    constant DIVISOR : integer := integer(real(CLK_FREQ) / real(BAUD_OVS) + 0.5); --
22
        redondeo
23
    signal tick_cnt : integer range 0 to DIVISOR-1 := 0;
24
    signal tick_ovs : std_logic := '0';
25
26
    type state_t is (IDLE, START, DATA, STOP);
27
    signal state : state_t := IDLE;
28
    signal sample_cnt : integer range 0 to OVS-1 := 0;
29
    signal bit_idx : integer range 0 to 7 := 0;
30
    signal sr : std_logic_vector(7 downto 0) := (others=>'0');
31
    signal rx_sync0, rx_sync1 : std_logic := '1';
32
    signal data_valid_r : std_logic := '0';
33
34 begin
    data_o <= sr;</pre>
35
    data_valid_o <= data_valid_r;</pre>
36
37
    -- Sincronizadores para rx_i (evitar metastabilidad)
38
    process(clk)
39
    begin
40
      if rising_edge(clk) then
41
        rx_sync0 <= rx_i;
42
        rx_sync1 <= rx_sync0;</pre>
43
      end if;
44
```



```
end process;
45
46
     -- Generador de tick a BAUD*16
47
     process(clk)
48
     begin
49
       if rising_edge(clk) then
50
          if rst_n = '0' then
51
            tick_cnt <= 0;
52
            tick_ovs <= '0';
53
          else
54
            if tick_cnt = DIVISOR-1 then
55
             tick_cnt <= 0;
56
              tick_ovs <= '1';
57
58
            else
59
              tick_cnt <= tick_cnt + 1;</pre>
              tick_ovs <= '0';</pre>
60
            end if;
61
          end if;
62
        end if;
63
     end process;
64
65
     -- FSM receptor
66
     process(clk)
67
     begin
68
       if rising_edge(clk) then
69
70
         data_valid_r <= '0';</pre>
         if rst_n = '0' then
71
           state <= IDLE;</pre>
72
            sample_cnt <= 0;</pre>
73
           bit_idx <= 0;
            sr <= (others=>'0');
75
          else
76
            if tick_ovs = '1' then
77
78
              case state is
                when IDLE =>
79
                  if rx_sync1 = '0' then -- borde de inicio
80
                    state <= START;</pre>
81
                    sample_cnt <= OVS/2; -- muestreo al medio del bit</pre>
82
                  end if;
83
84
                when START =>
85
                  if sample_cnt = 0 then
86
                    if rx_sync1 = '0' then -- start vlido
87
                      state <= DATA;</pre>
88
                      sample_cnt <= OVS-1;</pre>
                      bit_idx <= 0;
90
91
                      state <= IDLE; -- falso inicio</pre>
92
                    end if;
93
94
                    sample_cnt <= sample_cnt - 1;</pre>
95
                  end if;
96
97
                when DATA =>
98
                  if sample_cnt = 0 then
99
                    -- muestrear bit de datos LSB primero
100
101
                    sr(bit_idx) <= rx_sync1;</pre>
102
                    if bit_idx = 7 then
```



```
state <= STOP;</pre>
103
104
                        bit_idx <= bit_idx + 1;</pre>
105
                      end if;
106
                     sample_cnt <= OVS-1;</pre>
107
                   else
108
                      sample_cnt <= sample_cnt - 1;</pre>
109
                   end if;
110
111
                 when STOP =>
112
                   if sample_cnt = 0 then
113
                      -- comprobar bit de stop (opcional); se asume correcto
114
                     data_valid_r <= '1';</pre>
115
                     state <= IDLE;</pre>
116
117
                      sample_cnt <= sample_cnt - 1;</pre>
118
                   end if:
119
               end case;
120
            end if;
121
          end if;
122
        end if;
123
124
      end process;
    end architecture;
125
```

C. Transmisor UART: uart_tx.vhd.

Listing 14.3: Bloque uart_tx para tramas 8N1.

```
1 library ieee;
use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
  entity uart_tx is
6
    generic(
      CLK_FREQ : integer := 125_000_000; -- Hz
      BAUD : integer := 115_200 -- bps
8
    );
9
    port(
10
      clk : in std_logic;
11
      rst_n : in std_logic; -- activo en 0
12
      tx_start : in std_logic; -- pulso 1 clk para iniciar envo
13
      tx_data : in std_logic_vector(7 downto 0); -- byte a enviar
14
      tx_busy : out std_logic; -- '1' mientras transmite
15
      tx_o : out std_logic -- lnea TX (idle='1')
16
    );
^{17}
  end entity;
18
19
  architecture rtl of uart_tx is
20
    constant DIVISOR : integer := integer(real(CLK_FREQ)/real(BAUD) + 0.5);
21
22
    type state_t is (IDLE, START, DATA, STOP);
23
    signal state : state_t := IDLE;
24
    signal bit_cnt : integer range 0 to 7 := 0;
    signal shreg : std_logic_vector(7 downto 0) := (others=>'0');
26
27
    signal baud_cnt : integer range 0 to DIVISOR-1 := 0;
28
```



```
signal baud_tick: std_logic := '0';
29
30
     signal tx_r : std_logic := '1';
31
     signal busy_r : std_logic := '0';
32
33 begin
     tx_o <= tx_r;</pre>
34
     tx_busy<= busy_r;</pre>
35
36
     -- generador de tick a BAUD
37
     process(clk)
38
     begin
39
       if rising_edge(clk) then
40
         if rst_n = 0, then
41
           baud_cnt <= 0;</pre>
42
           baud_tick <= '0';</pre>
43
         else
44
           if baud_cnt = DIVISOR-1 then
45
             baud_cnt <= 0;</pre>
46
             baud_tick <= '1';</pre>
47
           else
48
             baud_cnt <= baud_cnt + 1;</pre>
49
             baud_tick <= '0';</pre>
           end if;
51
         end if;
52
       end if;
53
     end process;
54
55
     -- FSM de transmisin
56
     process(clk)
57
     begin
58
       if rising_edge(clk) then
59
         if rst_n = '0' then
60
           state <= IDLE;</pre>
61
           tx_r <= '1';
62
           busy_r <= '0';
63
           bit_cnt <= 0;</pre>
64
           shreg <= (others=>'0');
65
         else
66
           case state is
67
             when IDLE =>
68
               busy_r <= '0';
69
               tx_r <= '1';
70
                if tx_start = '1' then
71
                 shreg <= tx_data;</pre>
72
73
                 bit_cnt <= 0;</pre>
                 busy_r <= '1';
74
                  state <= START;</pre>
75
                end if;
76
77
             when START =>
78
                if baud_tick = '1' then
79
                 tx_r <= '0'; -- start bit
80
                  state <= DATA;</pre>
81
                end if;
82
83
             when DATA =>
84
                if baud_tick = '1' then
86
                 tx_r <= shreg(bit_cnt);</pre>
```



```
if bit_cnt = 7 then
87
                     state <= STOP;</pre>
88
                   else
                    bit_cnt <= bit_cnt + 1;</pre>
90
                   end if;
91
                end if;
92
93
              when STOP =>
94
                if baud_tick = '1' then
95
                  tx_r <= '1'; -- stop bit
96
                   state <= IDLE;</pre>
                end if;
98
            end case;
99
          end if;
100
101
        end if;
      end process;
102
   end architecture;
103
```

D. Contador up/down: updown_counter.vhd.

Listing 14.4: Contador de 4 bits con control de subida y bajada.

```
library ieee;
use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
  entity updown_counter is
5
    port(
6
      clk : in std_logic;
      rst_n : in std_logic; -- activo en 0
      enable : in std_logic; -- auto (+1 por tick, como antes)
      step_up : in std_logic; -- pulso: +1
10
      step_dn : in std_logic; -- pulso: -1
      clear : in std_logic; -- pulso: pone a 0
12
      q : out std_logic_vector(3 downto 0)
13
    );
14
  end entity;
15
16
  architecture rtl of updown_counter is
17
    signal cnt : unsigned(3 downto 0) := (others=>'0');
18
    signal step_up_d : std_logic := '0';
19
    signal step_dn_d : std_logic := '0';
20
  begin
21
    q <= std_logic_vector(cnt);</pre>
^{22}
23
    process(clk)
24
    begin
25
      if rising_edge(clk) then
26
        -- detectores de flanco
27
        step_up_d <= step_up;</pre>
28
        step_dn_d <= step_dn;
29
30
        if rst_n = '0' then
          cnt <= (others=>'0');
32
33
        elsif clear = '1' then
^{34}
```



```
cnt <= (others=>'0');
35
36
        elsif enable = '1' then
37
          -- auto: igual que antes (solo +1 por tick)
38
          if cnt = "1111" then cnt <= (others=>'0'); else cnt <= cnt + 1; end if;
39
40
        elsif (step_up = '1' and step_up_d = '0') then
41
          if cnt = "1111" then cnt <= (others=>'0'); else cnt <= cnt + 1; end if;
42
43
        elsif (step_dn = '1' and step_dn_d = '0') then
44
          if cnt = "0000" then cnt <= "1111"; else cnt <= cnt - 1; end if;
45
46
        end if;
47
      end if;
    end process;
49
  end architecture;
```

E. Banco de pruebas: tb_top_uart_counter.vhd.

Listing 14.5: Testbench con envío de comandos z, +, s y p.

```
1 library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
  entity tb_top_uart_counter is
5
  end entity;
6
  architecture sim of tb_top_uart_counter is
8
    -- Parmetros de la sim
    constant CLK_FREQ_TB : integer := 50_000_000; -- 50 MHz para sim
10
    constant BAUD_TB : integer := 1_000_000; -- 1 Mbps para hacerla corta
11
    constant TICK_HZ_TB : integer := 100; -- conteo auto ms gil en sim
12
13
    signal clk : std_logic := '0';
14
    signal rst_n : std_logic := '0';
15
    signal uart_rx : std_logic := '1'; -- lnea en reposo = '1'
16
    signal leds : std_logic_vector(3 downto 0);
^{17}
18
    -- Seales internas opcionales a monitorear (desde top con 'signal' o via waves)
19
  begin
20
    -- Reloj 50 MHz
21
    clk <= not clk after 10 ns; -- periodo 20 ns
22
23
    -- Reset
24
    process
25
    begin
26
      rst_n <= '0';
27
      wait for 200 ns;
      rst_n <= '1';
29
      wait;
30
    end process;
31
32
    -- DUT: instanciamos top con genricos ajustados
33
    dut: entity work.top_uart_counter
34
      generic map(
35
```



```
CLK_FREQ => CLK_FREQ_TB,
36
        BAUD => BAUD_TB
37
38
      port map(
39
        clk => clk,
40
        rst_n => rst_n,
41
        uart_rx => uart_rx,
42
        leds => leds
43
44
45
46
    -- Tarea/Procedimiento: enviar un byte por UART en uart_rx (8N1)
47
    ______
48
    procedure uart_send_byte(signal rx : out std_logic; constant byte : std_logic_vector
49
        (7 downto 0)) is
      constant bit_time : time := 1 sec / BAUD_TB; -- periodo de bit
50
    begin
51
      -- start bit (0)
52
      rx <= '0';
53
      wait for bit_time;
54
      -- 8 bits de datos LSB primero
55
      for i in 0 to 7 loop
56
       rx <= byte(i);</pre>
57
        wait for bit_time;
58
59
      end loop;
      -- stop bit (1)
      rx <= '1';
61
      wait for bit_time;
62
      -- un pequeo idle
63
64
      wait for bit_time/2;
    end procedure;
65
66
    -- Secuencia de estmulos
67
68
    stimulus: process
      function c2slv(ch: character) return std_logic_vector is
69
        variable tmp: std_logic_vector(7 downto 0);
70
71
        tmp := std_logic_vector(to_unsigned(character'pos(ch), 8));
72
        return tmp;
73
      end function;
74
75
    begin
      -- Espera salir de reset
76
      wait until rst_n = '1';
77
      wait for 50 us;
78
      -- z -> clear
80
      uart_send_byte(uart_rx, c2slv('z'));
81
      wait for 200 us;
82
      -- + -> step (2 veces)
84
      uart_send_byte(uart_rx, c2slv('+'));
85
      wait for 100 us;
86
      uart_send_byte(uart_rx, c2slv('+'));
87
      wait for 200 us;
88
89
      -- s -> start auto
90
      uart_send_byte(uart_rx, c2slv('s'));
91
92
```



```
-- deja correr un rato para que auto cuente
93
      wait for 50 ms;
94
95
      -- p -> pause
96
      uart_send_byte(uart_rx, c2slv('p'));
97
98
       -- espera y termina
99
       wait for 5 ms;
100
       assert false report "FIN DE LA SIMULACION" severity failure;
101
     end process;
102
103
104 end architecture;
```