

第五章、扩展模块介绍及引脚方法

1、16*16扩展模块

8X8 点阵的实际外观图如图 5.1：一共 64 个发光点构成，上下两排引脚，每排 8 个，一共 16 个点阵侧面有文字的那面对准自己。




图5.1 排列




图5.2 行列




图5.3 8*8点阵实际引脚端

8X8 点阵的显示原理：

图 5.2，8X8 点阵共由 64 个发光二极管组成，R 为列，C 为行，且每个发光二极管是放置在行线和列线的交叉点上，当对应的某一行置 1 电平，某一列置 0 电平，则相应的二极管就亮；如要将第一个点点亮，则 R1 脚接高电平 C1 脚接低电平，则第一个点就亮了；如果要将第一行点亮，则第 R1 脚要接高电平，而 C1~C8 这些引脚接低电平，那么第一行就会点亮；如要将第一列点亮。则第 R1 脚接低电平，而 C1~C8 接高电平，那么第一列就会点亮。图 5.3，实际点阵图，每个引脚对应的引脚名。




图5.4-1 点阵模块 2组8*8点阵组成




图5.5-1 40芯对应R和列引脚图




图5.4-2 点阵模块 2组8*8点阵组成




图5.5-2 40芯对应R和列引脚图

图 5.4 两种尺寸的点阵，4 组 8*8 点阵，构成 16*16 点阵模块，对应引脚在左侧四十芯上，（左→右）RA1-RA16 控制列，（上→下）CA1-CA16 控制行。LED16X16 点阵模块是由四片 8X8 点阵串联一起组成的。图 5.5 是 R 和 C 对应引脚名，根据现有的模块对照图 5.5-1(2)的引脚位，锁定引脚时根据选择开发板 J1/J2 扩展座 FPGA 引脚——对应（第二章查找引脚）。

2、电机扩展模块



图5.6 电机模块




图5.7 电机接口引脚图

图5.6，电机模块，分直流电机和四项步进电机，图5.7直流电机DM1和DM2是直流电机接口引脚，步进电机AV1/BV1/CV1/DV1是步进电机四项引脚控制端口，CNT是直流电机红外接收端口引脚，接插在上面6孔的排母上。锁定引脚时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）

3、流水灯扩展模块




图5.8 流水灯模块




图5.9 流水灯引脚图

图5.8流水灯模块，共24组LED发光管组成，其中D1~D8 8组LED横放，D9~D24 16组摆成一个圆，另外提供一个蜂鸣器，图5.9是24组LED对应于40芯座的引脚图AA1~AA24对应与D1~D24led，BEEP是蜂鸣器的引脚图，锁定引脚时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。

4、流水灯和交通灯扩展模块



图5.10 流水灯和交通模块




图5.11 流水灯和交通引脚图

图5.10流水灯和交通灯组合模块，共32组LED发光管组成，其中D1~D12 12组LED作为流水灯方式摆成一个圆，D13~D32 20个发光管组成4个路口，每个路口5个的交通灯，另外提供一个蜂鸣器，图5.11是32组LED流水灯和交通灯对应于40芯座的引脚图，共占用了32个IO，图5.10的发光管标识，比如D1对应图5.11的引脚D1，模块板标注的和原理图标识一样，锁定引脚对应即可，BEEP是蜂鸣器的对应是40脚->R_coreR_40，锁定引脚时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。

5、4X4矩阵键盘扩展模块

图5.12 4X4键盘扩展模块，以16个按键矩阵形式排列，组成4组列和行，每个列或行（4个键）各采用1根线串联形式，如图5.13共8根数据线分别是K0~K7，连接到板左端40芯排母上，8根线连接到如图5.14的40芯扩展口对应针上。锁定引脚时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5.12 4X4键盘实物图




图5.13 矩阵键盘原理图图

5.14 矩阵键盘40芯接口原理图

6、WIFI扩展模块

图 5-15 WIFI 模块，核心处理器采用了型号 XLW-210 功能板，具体手册资料及实验在“DEMO/DEMO8_8051_R2WiFi_XLW210A”文件夹里，图5-16是外接到开发板40芯接口原理图，TXDB，RTDB是对应引脚，锁定引脚时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。

另外在板左边有10芯排母，用来接US100超声波，在实验中也有提供，TXDA，RXDA是对应引脚，用户可自行订购。



图5-15 WIFI模块




图5-16 WIFI外扩到核心板40芯原理图

7、网口扩展模块

图5-17是网口采用了W5200控制芯片，图5-19是该芯片的引脚图，具体手册资料及实验在“DEMO/23_8051Core_W5200”文件夹里，图5-18是外接到开发板40芯接口原理图，MISO, MOSI, SCLK, INT, PWDN, SCS, RST是对应引脚，锁定引脚时根据选择开发板J1/J2扩展座FPGA引脚一一对应（第二章查找引脚）。



图5-17 网口模块




图5-18 网口外扩到开发板40芯原理图




图5-19 W5200控制芯片原理图

8、语音处理扩展模块

图5-20是语音处理模块采用了WM8731处理芯片，板上蓝色接口是语音输出，绿色接口是麦克输入，粉色接口是语音输入，图5-22是该芯片的引脚图，图5-21是外接到开发板外40芯接口原理图，SDIN,SCLK,MCLK,BCLK,DADAT,DALRC,ADDAT,ADLRC是对应引脚，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5-20 语音处理模块




图5-21 语音处理外扩到开发板40芯原理图




图5-22 语音处理芯片WM8731原理图

9、HDMI输入扩展模块

图5-23模块采用了ADV7611控制模式输入，分辨率无需配置，减低开发难度，HDMI输入板负责接收视频信号源信号，可以支持多种分辨率格式的信号源，从FPGA板载的VGA输出口可以输出经由FPGA处理之后的图像信息。

下面是可以支持的格式：

- 720 × 480 (480P模式) 刷新率 60Hz
- 640 × 480 (VGA模式) 刷新率 60Hz
- 800 × 600 (SVGA模式) 刷新率 60Hz
- 1024*768 (XGA模式) 刷新率 60Hz
- 1280 × 720 (720P模式) 刷新率 60Hz
- 1920*1080 (1080i模式) 刷新率 60Hz

图5-24是外接到开发板接口原理图，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5-23 HDMI输入扩展板实物图




图5-24 ADV7611处理芯片接40芯扩展口连接引脚图

10、HDMI输出扩展模块

图5-25模块采用了SiI9022控制模式输出，分辨率无需配置，减低开发难度，HDMI输出板负责视频输出，可以输出多种分辨率输出格式，其中默认输出的是720p的格式，需要与FPGA输出的信号格式一样。

下面是可以支持的格式：

720 × 480	(480P模式)	刷新率 60Hz
640 × 480	(VGA模式)	刷新率 60Hz
800 × 600	(SVGA模式)	刷新率 60Hz
1024 × 768	(XGA模式)	刷新率 60Hz
1280 × 720	(720P模式)	刷新率 60Hz
1920 × 1080	(1080i模式)	刷新率 60Hz

图5-26是外接到开发板接口原理图，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5-25 HDMI输出扩展板实物图




图5-26 Si19022处理芯片接40芯扩展口连接引脚图

11、20*4字符液晶扩展模块

图5-27是20X4字符液晶，此液晶引脚有RW RST RS E D1~D7，相关手册在文件已提供，图5-21是外接到开发板外40芯接口原理图，在板背面也标出引脚对应位置，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5-27 20*4字符液晶模块

JB1			
RS	1	2	RW
E	3	4	RST
D0	5	6	D1
D2	7	8	D3
D4	9	10	D5
GND	11	12	VCC
D6	13	14	D7
	15	16	
	17	18	
	19	20	
	21	22	
	23	24	
	25	26	
	27	28	
	29	30	
	31	32	
	33	34	
	35	36	
	37	38	
	39	40	

图5-28 20*4字符液晶对应引脚40芯原理图

12、128*64点阵液晶扩展模块

图5-29是128*64点阵液晶，此液晶引脚有VO MNT0 CS1 CS2 EF DI MNS RW RST RS E D1~D7，相关手册在文件已提供，另外此扩展板留有单片机89C51接口，用来计算机组成原理模型机数据显示用，单片机P10 P11 P12 P13 P36 P37连接到40芯座上，与FPGA通信用，如用不到单片机与FPGA通信用，可直接拔下单片机即可，图5-30是外接到开发板外40芯接口原理图，在板背面也标出引脚对应位置，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5-29 128*64点阵液晶模块

P10	1	2	P11
P12	3	4	P13
P36	5	6	P37
RW	7	8	E
CS1	9	10	DI
VCC	11	12	GND
	13	14	CS2
	15	16	
	17	18	
	19	20	
	21	22	
	23	24	
	25	26	
	27	28	
	29	30	GND
	31	32	
D0	33	34	D1
D2	35	36	D3
D4	37	38	D5
D6	39	40	D7

图5-30 128*64点阵液晶对应引脚40芯原理图

13、12位ADC\DAC扩展模块

图5-31上端是并行采样速率50MHz12位AD807处理芯片，红色皮套是专用模拟信号采用端口，标有AD_IN是针式采用端口，AGND是接地，图下端是并行转换速率165MHz12位DA902处理芯片，红色皮套是专用模拟信号输出端口，标有DA_IN是针式输出端口，AGND是接地。图5-32是AD807芯片的引脚图，图5-33是DA902芯片的引脚图，图5-34，5-35分别是AD807和DA90240芯接口原理图AD_D0~AD_D11,AD_CLK和DA_D0~DA_D11DA_CLK分别是AD807和DA902数据脚和时钟输入脚，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。



图5-31 AD807/DA902扩展板实物图




图5-32 AD807芯片原理图




图5-33 DA902芯片原理图




图5-34 AD80740芯接口引脚原理图




图5-35 DA90240芯接口引脚原理图

14、12位ADC\10位双通道DAC扩展模块

图5-36上端是并行采样速率40MHz 12位AD9224处理芯片，红色皮套是专用模拟信号采用端口，标有AD_IN是针式采用端口，AGND是接地，图下端是并行双通道转换速率140MHz 10位DA9763处理芯片，红色皮套是专用模拟信号输出端口，标有DA_OUT是针式输出端口，AGND是接地。图5-37是AD9224/9226芯片的引脚图，图5-38是DA9763芯片的引脚图，图5-39是AD9224 和DA9763 40芯接口原理图AD_D1~AD_D12,AD_CLK和双通道DA_D0~DA_D9、AD_CLK 和DA1/2_CLK分别是AD9224和双通道DA9763数据脚和时钟输入脚，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5-36 AD9224/DA9763扩展板实物图




图5-37 AD9224/9226芯片原理图




图5-38 DA9763芯片原理图




图5-39 AD9224和DA9763 40芯接口引脚原理图

15、SD+PS/2+VGA+8051运行+十芯口扩展模块

图5-40是综合接口模块，包括VGA、2组PS/2、SD卡，还有一组10芯输出口，图5-41是扩展板接40芯接口原理图，TF 引脚 分别是 D0(MISO)\D1\D2\D3(CS)\CLK\CMD(MOSI)，VGA 引脚名 分别是：RRR\GGG\BBB\HS\VS，PS/2 接口 有两个 PS2A/PS2B，引脚 分别是 PS2CLK\PS2DATA，PS2CLK2\PS2DATA2，十芯口有8组IO口可外扩，对应引脚名DD0~DD7；CPLD的用途，当运行8051核时，需与CPLD3032 4个引脚相接，分别是MT\NO\PE0\PE2,我们用到这些接口时，需根据对应40芯引脚图5-41位置，或板上标出的位置，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5-40 SD+VGA+PS2模块

CLKB0	1	2	DB0 MT
CLKB1	3	4	DB1 NO
PE0	5	6	
PE2	7	8	
DB6	9	10	
VCC	11	12	GND
D2	13	14	
CMD	15	16	D3
D0	17	18	CLK
NCD	19	20	D1
RRR	21	22	WP
BBB	23	24	GGG
VS	25	26	HS
PS2DATA	27	28	PS2CLK
VCCIO	29	30	GND
PS2DATA2	31	32	PS2CLK2
DD6	33	34	DD7
DD4	35	36	DD5
DD2	37	38	DD3
DD0	39	40	DD1

图5-41 128*64点阵液晶对应引脚40芯原理图

16、GPS扩展模块

(实验资料：8051IP_DEMO\DEMO14)

图5-42含ProGin SR87 GPS模块，最高9600波特率的GPS模块的串行接口GPS实验开发模块。ProGin SR87相应的资料在芯片手册里，/DEMO/8051Core_DEMO/DEMO14_8051Core_GPS，此模块只有两个引脚TX,RX,, 需根据对应40芯引脚图5-43位置，或板上标出的位置，再根据选择“第四章”主板的模块A\B\C\D座扩展座的FPGA引脚——对应。




图5-42 GPS模块

	1		2
	3		4
	5		6
	7		8
	9		10
GND	11		VCC
	13		14
	15		16
	17		18
	19		20
	21		22
TX	23		RX
	25		26
	27		28
	29		30
	31		32
	33		34
	35		36
	37		38
	39		40

图5-43 GPS对应引脚40芯原理图

17、36组单脉冲扩展模块

图5-43,36组按键，刚好对应扩展40芯口，其中36个IO对应按键36个，按键悬空是高电平，按下接通是低电平，在板上每个按键下面标有标号K1~K40，其中主系统40芯口中第11、12、29、30是空号，所有K11\K12\K29\K30也同样没有标出，根据标的数字号和选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图5-43 36组单脉冲模块

18、36组单脉冲扩展模块

图5-44,36组LED，刚好对应扩展40芯口，其中36个IO对应LED36个，LED没有联通是高电平，接通是低电平，在板上每个LED右面标有标号D1~D40，其中主系统40芯口中第11、12、29、30是空号，所有D11\D12\D29\D30也同样没有标出，锁定引脚时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。





图5-44 36组LED模块

19、8位ADC+8位双通道DAC模块

图5-45是8位ADC+双通道DA模块，相关原理图在“原理图”文件夹里，以下根据标识介绍此模块：



图：4-55 ADDA板实物图

ADC0	1	2	ADC1
ADC2	3	4	ADC3
ADC4	5	6	ADC5
ADC6	7	8	ADC7
ADDA	9	10	ADDB
VCC	11	12	ALEE
ADDC	13	14	ENAB
START	15	16	SCLK
EOC	17	18	DAC0
WR1	19	20	DAC1
WR2	21	22	DAC2
XFR	23	24	DAC3
ILE	25	26	DAC4
DAC1 0	27	28	
	29	30	
DAC1 1	31	32	DAC5
DAC1 2	33	34	DAC6
DAC1 3	35	36	DAC7
DAC1 4	37	38	DAC1 7
DAC1 5	39	40	DAC1 6

图：4-56 AD0809和DA0832对应40芯座接口图

标识“1”是8位ADC0809，是模拟信号转数字信号，模拟信号输入0-5V，通过此器件转换成数字信号00-FF,对模拟信号采集需要对相关端口控制，具体相关使用和引脚手册“芯片资料”文件夹里或网上查询资料。

标识“2”是ADC0809模拟信号输入端，可通过7组IN0-IN7输入模拟信号，当外接模拟信号时，需接上gnd端与待输入的模拟信号源gnd联通。

标识“3”是实验AD时方便，提供了一组的电位器，作为模拟输入到AD0809的IN0端，这样在做AD实验时，我们旋转此电位器0-5V作为模拟信号输入给AD0809。

标识“4”是2组DAC0832器件，是数字信号转换成模拟信号，8位数字00-FF，通过此器件转换成模拟信号0-5V。在这里我们提供了2组，分别是DAC1、DAC2。

标识“5”是TL082运算放大器，TL082是一通用的J-FET双运算放大器。其特点有：较低的输入偏置电压和偏移电流；输出设有短路保护；输入级具有较高的输入阻抗；内建频率补偿电路；较高的压摆率。最大工作电压： $V_{CCmax} = \pm 18V$ 。

标识“6”是对两种DAC模拟信号调幅电位器。

标识“7” “8” 分别是DAC1、DAC2输出模拟信号连接示波器观察，注意：连接示波器时，一个接“+”，一个接“-”级，不要接错。

标识“9”是 $\pm 12V$ 输入端，标识“5”中提到运算放大器，需要 $\pm$ 高压，我们在这里提供 $\pm 12V$ 输入端，注意“+”极不要接插，否则会对器件带来损坏。

标识“10”是连接ADC及两种DAC的数字信号及控制端口连接处，用来接插到实验箱或核心板对应的40芯端口。

图4-56是8组ADC0809和双通道DAC0832引脚连接的40芯座，与标识“10”的40芯对应，我们通过此图可以看出对应引脚位置：ADC0-ADC7分别是AD0809的数字信号输出端口名

ADDA\ADDB\ADDC\ALEE\START\ENAB\EOC\SCLK的端口名分别是ADC0809进行模数转换的控制端口，用户根据手册了解这些端口的作用，进行相关控制。

DAC1_0-DAC1_7分别是DAC1的这组数字信号端口名，DAC2_0-DAC2_7分别是DAC2的这组数字信号端口名.WR1\WR2\XFR\ILE分别是DA1的端口名，DA2的这组接了VCC和gnd,可以不用。


以上引脚与FPGA的IO引脚所定时，根据40芯标的所在位置，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。

20、16组LED+16组开关模块

下图4-57是16组LED+16组开关组成的模块，其中D1-D6是LED，SW1-SW16是拨码开关，拨上断开，拨下连接，左边是40芯接口，与主系统40芯扩展座连接，对应引脚关系图4-58的40芯座，根据40芯标的位置，锁定引脚时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。




图：4-57 16组开关+16组LED模块实物图




图：4-58 对应40芯座引脚图

21、2.8寸LCD模块


下图4-59是2.8寸，分辨率是320*240，具体相关手册可以查找“LCD_FILE”文件夹，这里我们了解以下此液晶屏我们是订购驱动已经做好的成品，图4-60是对应成品34脚的液晶引脚图，通过转接座我们把34脚转接到带有40芯的转接板上，对应的40引脚连接FPGA引脚图4-61，锁定时根据选择开发板J1/J2扩展座FPGA引脚——对应（第二章查找引脚）。



图：4-59 2.8寸LCD实物



图：4-60 对应34脚原理图



图：4-61 2.8寸LCD转接40芯座引脚图

