作业说明——5 输入表决器

1. 要求:


- a) 设计一个 5 输入表决器, 输入 '1' 的个数超过 '0' 时表决器输出 '1', 否则输出 '0'
- b) 所设计代码需要在测试平台上(tb.vhd)测试正确性
- c) 在课程网站提交你的作业结果 vote5.vhd 和相应的仿真波形

2. 备注:

- a) 已经提供了完整的测试平台代码 tb.vhd 和 GHDL+GTKWAVE 平台下的测试运行脚本 do.py 和 do.bat (window) (测试脚本中要修改相应程序和文件的路径信息,内容供参考)
- b) 已经提供了部分设计文件——vote5.vhd,请在上面更改,加入你的代码

3. 作业的执行步骤提示

- a) 阅读理解提供的代码框架,查阅书本和文档,确认里面每句话的含义
- b) 根据提供的"不完整"的设计代码 vote5.vhd 进行修改,实现所述功能
- c) 完成修改后,可以在 Diamond 软件环境下完成电路的仿真和验证,也可以执行脚本 do.py 或者 do.bat,利用 GHDL+GTKWAVE 软件验证你的设计
- d) 如果修改正确应该看到如下波形



4. 注意:

- a) 不要改动 vote5.vhd 的 entity 部分的端口定义
- b) 测试平台(tb.vhd)中的 bool 类型的信号 ref_out 代表输入信号中 1 的个数是否超过 0